JPS5973841U - パルス分離回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】

第１図はパーストゲートパルスや水平パルスを発生する
回路が集積回路化されたチップと上記パルスを利用する
回路が集積回路化されたチップとに於けるパルスの伝送
を説明する為の回路図、第２図はこの考案に係るパルス
分離回路の一実施例及びこの回路に供給されるような合
成パルスを得るパルス合成回路の一例を示す回路図、第
３図は第２図に示すパルス合成回路の動作を説明する為
のタイミングチャート、第４図、第５図は第２図に示す
パルス分離回路の動作を説明する為のタイミングチャー
トである。 Ｑ１３＋　Ｑ１４・・・トランジスタ、Ｒ１５，Ｒ□８
・・・抵抗、Ｄｌｌ・・・ツェナーダイオード、十Ｂ・
・・電源、１７゜１８・・・出力端子、ｘ６・・・外付
はピン。

Claims (1)

【実用新案登録請求の範囲】
1. ベースに異なる情報を有する複数のパルスを合成した第
   １、第２のパルスの合成パルスが供給される第１のスイ
   ッチングトランジスタと、前記合成パルスの電圧を分圧
   する分圧回路と、前記第１のスイッチングトランジスタ
   と同一形式でベースに前記分圧回路の分圧出力電圧が供
   給される第２のスイッチングトランジスタと、前記第１
   、第２のスイッチングトランジスタのコレクタ・エミッ
   タ電流路間に挿入される定電圧設定回路とを具備し、前
   記分圧回路の分圧出力電圧によって前記第２のスイッチ
   ングトランジスタがオン、オフされ、この第２のスイッ
   チングトランジスタがオンしている状態に一於いて、前
   記第１のスイッチングトランジスタがオンオフされるよ
   うに前記分圧回路の分圧比及び定電圧設定回路の定電圧
   を設定したことを特徴とするパルス分離回路。