JPS5972893A - デイジタル電子切換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 本発明はディジタル電子切換装置に関し、より詳しくは
データをディジタル形式で記憶する切換装置に関する。

〈発明の要約〉 本発明は特にデータを装置の１部から他の部分へ共同ハ
イウェイを用いて送る装置に関する。このような装置で
は、共同ノ・イウエイの大きさが装置の任意の２つの部
分間で同時に送ることのできるデータの量が限定される
。故に本発明の目的は同種の従来装置に比して伝送し得
るデータのｉｔを増大させるノ・イウエイ制御装置を提
供することにある。

本発明により提供されるディジタル電子切換装置では複
数の第１と第２の電子装置が％に複数の第６と第４の電
子装置を経て時分割マルチプレクスハイウエイに接続妊
れ、この時分割マルチプレクスハイウエイが第１と第２
の並列なアドレス母線と並列なデータ母線を有し、この
第１と第２のアドレス母線が谷に第１と第２のアドレス
メモリに接続され、まｆＣ特定のタイムスロットにおい
て働かせるべき特定の第１と第２の装置を識別するため
にｑ！ｒｋの第１と第２のアドレス母線によりアドレス
をデコードするためのアドレスデコード装置を前記第６
と第４の電子装置内に有し、またデータ母線が２つの並
列な母線に分割されてデータが前記特定の第１と第２の
電子装置の間で前記分割された母線に沿って単一のタイ
ムスロット期間内に双方向に伝送される。

く夾施態様〉 次に本発明の実施例に’１％１区画を参照しつつ記述す
る。

第１図において、多数の電話群１００がシェルフＳ１に
接続され、またよシ多数の電話群１０２がシェルフＳＮ
に接続される。各々のシェルフはＡ　Ｉｌｌ　”ｔ’　
Ｕ谷にシェルフインタフェース１０４゜１０６を経て３
つの７１イウエイ１０８，１１０゜１１２に接続される
。・・イウエイ１１２はデータ母線として用いられ、ま
たノ１イウエイ１０８と１１０はそれぞれアドレス母線
ＡＢＱ、ＡＢ１として用いられる。データの伝送を制御
するためにＡ側制御装置１１４が設けられる。

図の下方では同様の装置がＢ側に対して接続され、Ｂ側
は上述のＡ側と同様に機能する。

次に第２図を参照において、シェルフインタフェース１
０４がよシ詳細に図示されている。全てのシェルフイン
タフェースは実質的に等しく機能する。シェルフデータ
は図のように２つの８ビツト部分（０−７ビツトと８−
１５ビツト）として母線ドライバ２００．２０２と母線
レシーバ２０４゜２０６に送らｎる。図のように％にの
レシーバ２０８．２１０とドライバ２１２，２１４によ
ってインタシェルフ母１ＩｓＢに対する双方向アクセス
が得られる。

シェルフアドレス母線ＡＢＯに関してはビット０から１
５までがレシーバ２１６に送られ、そこでビット０から
１０までが分離されてドライバ２１８に送られ、またビ
ット１１から１５がデコーダ２２０に送られる。デコー
ダ２２０はシェルフ可能化信号を線路２２２上に与え、
またシェルフ識別コード回路２２４に接続される。

アドレス母ＭＡＢ１は同様にして図のようにレシーバ２
２６に接続され、このレシーバはシェルフ可能化信号を
線路２３２上に与えるためにドライバ２２８とデコーダ
２３０ｔ／ｃ接続される。

２つの電話コードチャネルの間で双方向接続を設置する
ために１例えば第１図のシェルフ５（１）と８Ｎ上のＡ
とＢのようにＡＢＯとＡＢｌにエントリが作成される。

ＡＢＱにおけるエントリは電話チャネルＡでアシ、また
ＡＢｌにおいてはチャネルＢである。ＡＢＯとＡＢＩの
両方について５１２の異なるエントリアドレスがある。

上述の接続のためのエントリは同一の位置、例えばタイ
ムスロット２０において挿入される。

データは以下の第１表と第２表によシ定められているよ
うにして伝送される。

表２によればシェルフ（１）のインタフェース１０４は
下位のデータ母線バイトのみを操作し。

またシェルフＮのインタフェース１０６は上位のデータ
母線バイトのみを操作する。チャネルＡとＢが同一のシ
ェルフに属する場合には、シェルフインタフェースは上
位と下位の両方のデータ母線によシ送信する。同一のシ
ェルフインタフェースもまた上位と下位の両方のデータ
母線バイトを受は取る。

めき状態では全てのシェルフインタフェースは　　。

全てのデータをインタシェルフ母線（’　Ｉ　８　Ｂ　
）から受は取ってシェルフを操作する。電話カードが伝
送すべきデータを有する場合には、それはＡＢＯかまた
はＡＢｌによυイネーブルにされる。そしてその電話カ
ードがシェルフインタフェースドライバ２００，２０２
Ｔｈ不可能化してシェルフインタフェースレシーバ２０
４．２０６をイネーブルにする信号を生成する。シェル
フデータはその電話カードが生成したデータを操作しか
つ受は取る。

するトソのシェルフインタフェースが変化して次のタイ
ムスロットにおいてシェルフを操作する。

この操作中のシェルフインタフェースを含めて全てのシ
ェルフインタフェースがそのデータ’ｅ受ｆｆ取るので
１次のタイムスロットでは全てのシェルフインタフェー
スが新しいデータによってシェルフを操作する。

他のアドレス母線によシ既に４つのタイムスロットをノ
ミネートされたカードのみがそのデータを受は取って受
納する。

あき状態では全てのシェルフインタフェース１０４．１
０６がインタシェルフ母線１１２から全てのデータ全党
けｊｌ１２＃）、このデータがドライバ２００により全
てのシェルフヘトライブされる。

Ａのような電話カードが伝送すべきデータを有する場合
、それは例えばタイムスロット２０において（第１表参
照）時分割マルチプレクス回路網制御装置１１４内のア
ドレスメモリに記憶されたアドレスＡＢＯまたはＡＢｌ
によりイネーブルにされる。すると電話カードはこの特
定の刻時期間２０においてシェルフインタフェースドラ
イバ１ ２００．２０２を不可能化しまたインタフェースレシー
バ２０４，２０６とドライバ２１２，２１４をイネーブ
ルにする信号を線路２４０上に与える。

次のタイムスロット２１ではアドレスされた電話カード
からのデータが母線レシーバ２０４に下位バイトとして
送られ、レシーバ２０４内に記憶される。線路２４０上
の抑止パルスはタイムスロット２１内では除去される。

これは装置のデータ伝送刻時速度の２倍の速さで動いて
抑止パルスの半分全タイムスロット２０に与え、また半
分をタイムスロット２１から除去することを可能にする
り■ツクによシ最も容易に達成される。いかなるデータ
伝送作用も１つのタイムスロット期間の開始時に開始さ
れねばなら外いので、ドライバ２００゜２０２は期間２
１の間中不可能化される。

次のタイムスロット２２内ではレシーバ２０４内に記憶
されたデータがインタシェルフ母＃ｉ！１１２上に出力
され、シェルフインタフェース１０６（Ｎ）により受は
取られるデータＡとシェルフインタフェース１０４（１
）により受は取られるデ２ −タＢに関してデータの「クロスオーバー」が生じる（
第１表と第２表を参照のこと）。

各々のデータはタイムスロット２２においてはシェルフ
インタフェースの％にのレシーバ２０８゜２１０に記憶
され１次にタイムスロット２３ではそれは谷りのシェル
フ母線を通じて電話カードに出力され、そのカードから
ディジタルデータが例えば電話加入者の電話機で受信す
るためのアナログ音声信号に変換される。

このようにデータは１つの電話カードＡからもう１つの
電話カードＢヘハイウエイ１１２を経て４つのクロック
パルス期間を伴う一連の４つのステップで送られるが、
ハイウェイ１１２は単一のクロックパルス期間のために
のみ用いられる。従ってこのハイウェイによるデータ伝
送は非常に効率的でアシ、このことがデータをハイウェ
イ上で送るために少なくとも２つのタイムスロットヲ必
要とした従来技術による形態よシも速く電話又換金行な
うことを可能にする。

本装置は４．０９６メガヘルツの刻時速度で機能するに
ふされしく設計されている。本装置の通話処理能力は刻
時速度を８．１９２メガヘルツにしかつ本装置のクロッ
クをシェルフインタフェース上に働かせることによ９２
倍になる。その場合シェルフインタフェースは上位バイ
トと下位バイトのデータ全インタシェルフ母線（１８Ｂ
）に送るためにパイプラインレジスタを備えねばならな
い。

【図面の簡単な説明】

第１図は本発明による装置のブロック線図。 第２図は第１図のシェルフインタフェースをよシ詳細に
示すブロック線図である。 符号の説明 １０４・・・シェルフインタフェース。 １０６・・・シェルフインタフェース。 １０８・・・アドレス母ａ。 １１０・・・アドレス母線。 １１２・・・データ母線、 １１４・・・Ａ側制御装置。 ２２０・・・デコーダ。 ２２４・・・シェルフ識別コーＦ’回Ｍ。 ２３０・・・デコーダー １５

Claims (1)

1. 【特許請求の範囲】 （１）複数の第１と第２の電子装置が各々複数の第３と
   第４の電子装置を経て時分割マルチプレクスハイウエイ
   に接続され、この時分割マルチプレクスハイウエイが第
   １と第２の並列なアドレス母線と並列なデータ母線を有
   し、この第１と第２のアドレス母線が谷に第１と第２の
   アドレスメモリに接続され、また特定のタイムスロット
   において働かせるべき特定の第１と第２の装置を識別す
   るために各々の第１と第２のアドレス母線によシアドレ
   スをデコードするためのアＰレスデコード装置を前記第
   ６と第４の電子装置内に有し、またデータ母線が２つの
   並列な母線に分割されてデータが前記特定の第１と第２
   の電子装置の間で前記分割された母線に沿って単一のタ
   イムスロット期間内に双方向に伝送されることを特徴と
   したディジタル電子切換装置。 （２、特許請求の範囲第１項記載の装置において、第１
   および第２の電子装置と第６および第４の電子装置との
   間の各接続が２つの並列なシェルフデータ母線に分割さ
   れた時分割マルチプレクスデータハイウエイを有し、デ
   ータが第１と第２の電子装置から前記２つの並列な母線
   の１番目の方によシ出力され、また前記２つの並列な母
   線の２番目の方から前記第１と第２の電子装置に入力さ
   れることを特徴としたディジタル電子切換装置。 （３）特許請求の範囲第２項記載の装置において。 第３と第４の電子装置が同一であって前記並列なシェル
   フデータ母線の１つと前記並列なデータ母線の１つとの
   間でデータを送受するために第１の母線ドライバとレシ
   ーバおよびレシーバとドライバの結合を有し、また前記
   並列なシェルフデータ母線のもう一方と前記並列なデー
   タ母線のもう一方との間でデータ全送受するために第２
   の母線ドライバとレシーバおよびレシーバとドライバの
   結合を有して１％々のレシーバが１つの刻時パルス期間
   について並列データを記憶する記憶装置を有するディジ
   タル電子切換装置。 （４）特許請求の範囲第３項記載の装置において。 前記第３の電子装置に接続された前記第１の電子装置の
   １つが前記並列なデータ母線によシデータを伝送すべく
   選択された場合に、並列データ母線に接続されたレシー
   バの機能を抑止する装置を有するディジタル電子切換装
   置。 （５）特許請求の範囲第４項記載の装置において。 前記第１と第２の電子装置が通話をディジタル形式で記
   憶しかつそれを前記第１の電子装置に接続された第１の
   電話加入者から前記第２の電子装置に接続された第２の
   電話加入者に送り届ける電話カードを有するディジタル
   電子切換装置。 （６）特許請求の範囲第５項記載において、前記第１と
   第２のアドレスメモリが各々のタイムスロット期間中に
   前記第１と第２の電子装置の特定の１つにアドレスを供
   給し、各アドレス母線上載アドレスの１つは第１と第２
   の電話加入者に伴う電話カードを選択するためにｑ！ｒ
   ｋ第６と第４の電子装置にニジデコードされ、そ扛によ
   シ後続のタイムスロット期間における前記電話加入者間
   の接続を果たすことを特徴としたディジタル電子切換装
   置。