JPS5966160A

JPS5966160A - 半導体装置およびその製造方法

Info

Publication number: JPS5966160A
Application number: JP57177250A
Authority: JP
Inventors: Noboru Nomura; 登野村; Koichi Kugimiya; 公一釘宮
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1982-10-07
Filing date: 1982-10-07
Publication date: 1984-04-14

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、半導体装置に関し、特に１ミクロンもしくは
それ以下のサブミクロンのルールを持つ半導体装置の平
面構成およびその製造方法を与えるものである。

従来例の構成とその問題点半導体装置は近年ますます高密度化され、半導体素子寸
法はサブミクロンに至ろうとしている。

このサブミクロンのパターンを形成するには、従来の紫
外線による露光はすでに限界と考えられており、最近で
は、遠紫外線、Ｘ線、電子ビーム。

イオンビーム等の露光装置が脚光をあびている。

しかし、上記のような露光装置では、装置が高価である
うえに、特に微細な露光に有効と考えられているＸ線、
電子ビーム、イオンビームによる露光装置ではビーム強
度が低く露光時間が長いため、半導体装置の量産化が困
難であった。

また、繰返し構造をもつ半導体装置としては、第１図で
示したＣＯＤがある。第１図には３電極の場合のＣＯＤ
の斜視断面図を示し、素子の動作説明を行なった。ＣＣ
Ｄは本質的にＭＯＳキャパシタを応用するものであり、
その構成は、たとえば、Ｐ型のシリコン基板１の表面に
チャンネル阻止用のイオン注入層重を形成し、酸化膜４
を介して電極Ｐ１．Ｐ２．Ｐ３を形成する。正の電圧が
Ｐｌに印加されると、シリコン中のＰ型の多数キャリア
が排除され、電位ポテンシャルウェル２が形成される。

イオン注入されたチャンネル阻止層がポテンシャルウェ
ル２の広がりを制限している。２のポテンシャルウェル
２の中には、熱的に励起された少数キャリアか蓄積され
る。電極Ｐ１．Ｐ２゜Ｐ３に順次電圧を加えてゆくと、
ポテンンヤルウェルがＰｌ、Ｐ２．Ｐ３の直下のシリコ
ン基板１を移動してゆき、少数キャリアもこのポテンン
ヤルウェルの移動とともに搬送される。第１図の例では
、Ｐ　からＰｌ　までのピッチＬば１セルにあたり、設
計によってはピッチＬが電極巾ｅの約６倍になっている
。

一般に、ＣＣＤはこのセルを９６個、２５６個等多くの
セルを連らねて、１つの機能を発揮するたとえば遅延菓
子や画像素子等の応用に限られている。この場合、トラ
ンジスタと比較すると、トランジスタの場合では三つの
電極で行なえる機能は、スイッチングや信号増幅等があ
るが、ＣＯＤにおいては、三つの電極で行なえる機能は
、少数キャリアの搬送であり、他の機能はない。ＣＯＤ
には、第１図の例の他に、２相方式のものや最小形状と
考えられるＣＡＤ構造等が提案されている。

Ｃ４Ｄの構造においては、電極の最小設計寸法の半分の
長さの実効的障壁幅をイオン注入により実現しており、
最小線巾の４倍の長さが１セル長となっている。

以上のように、ＭＯＳキャパシタを応用したＣＯＤにお
いては、最小設計寸法Ｔとセル長りとの間にＬ＝２ｋＴ　　　（ｋ＝１．２，３．・・）という関係
がある素子が実施されているが、この素子の機能（／ｉ
、電極直下の少数キャリアの搬送に限られており、用途
は狭い。一方、ＣＣＤと同様の機能を行なうｆ３１３Ｄ
においては、１４０３ＦＥＴ　のスイッチをｎ型エピタ
キシャル７９３７層に形成した接合形ＮＥＴや／ヨツト
キー障壁ＦＥＴ等トランジスタを応用した構造が提案さ
扛ているが、トランジスタを形成する１セル長の大きさ
が最小寸法によって制限できないため、ＣＯＤによって
提案されているような１セル長と最小寸法との関係はな
い。

捷／ζ、繰返しパターンの代表的な例である半導体メモ
リの場合には、パターンの最小化を行なうためケートの
位置や電極やコンタクトのｆｌめの窓の位置は、本発明
のような最小線巾Ｔの２ｋＴ倍には選ばれていない。ま
た、一つの素子中ては、ＭＯＳの場合、エンハンスメン
ト型のトランジスタと、ティプレッション型のトランジ
スタか組み合わせて用いられているが、各々のトランジ
スタの用いられ方が異なるだめ、ゲート長、ゲート幅や
ポリンリコンの配線の巾等がまちまちてあり規格統一が
なされておらず、平面構成を設計する場合は、各々のト
ランジスタを一つ一つ設計していたのが現状である。

発明の目的本発明は、このような従来例の問題点に鑑み、トランジ
スタを基本とした半導体装置の平面構成を一定ルールに
あてはめることにより、より安価な装置を用い、より能
率よく多くの機能を発揮するサブミクロンの素子寸法を
もつ半導体装置を提供可能とすることを目的としている
。

発明の構成本発明は、トランジスタの最小線巾Ｔを基本とし、この
最小線巾の２ｋＴ（ｋ＝１．２，３．・・）をトランジ
スタの形成領域とし、この形成領域を繰返すことにより
、複数個のトランジスタをもつ半導体装置を容易に形成
することを可能として、安価なレーザホログラフィ−装
置による露光を容易に行なえるようにし、サブミクロン
のパターン巾を持つ半導体装置を提供するものである。

実施例第２図は本発明による半導体装置を露光するためのレー
ザホログラフィ−装置の原理図である。

１１はコヒーレントな光の発生装置としてのレーザ発生
装置、１２はミラー、１３はレンズと空間フィルタを組
み合わせたビームエクスパンダ−１１４はコリーメータ
レンズ、１５はビームスプリッタ−１１６はレジストを
塗布した半導体ウエノ・−である。レーザとしては、Ｈ
ｅ−Ｃｄレーザ（波長、３２５０人、４４１６人）、Ａ
ｘイオンレーザ（波長４５７９人）を用いることができ
、レジストとしては通常ポジ型レジストとして用いるＡ
Ｚ１３５０（シラプレー社）が、上記のレーザの発振波
長に対して光感応領域があるだめ使用可能である○レー
ザから出だコヒーレントな光（ｒ！、、ミラー１２によ
り反射され、ビームエクスパンダ−１３によってビーム
を拡げた後、コリメータレンズ１４により平行ビームに
修正した後、ビームはスプリッタ１５により２つの方向
に分割され、再びミラー１２によって反射され、二方向
からのビームがウェハー１６上のレジストに入射される
。レーザの波長ヲλ、グレーティングのピッチをＰ１ウ
ェハー１６上のレジストに二方向から照射するレーザビ
ームのなす角を２θとすると、グレーティングピノチＰ
はＰ＝λ／２ｓｉｎθ で表わせる。

このようにして露光されたレジストを現像すると、はぼ
グレーティングピノテＰの約４の線巾の白黒パターンが
得られる。サンプルに対する入射角２θを調節すること
により、グレーティングピノチを０．２〜２μｍ程度ま
でマスクを用いることす＜、’）：ｒ−・・上にレジス
トパターンを形成することができる。

第３図にレーザホログラフィ−装置で露光できる半導体
装置の最小線巾Ｔ＝ｉもつ周期２Ｔの繰返しパターン、
すなわち、区間関数Ｆ（ｋ、ｘ）として表現すると、（たたし、ｋ−〇、１．２．・・・）このパターンとこのパターンの整数倍の周期２　ｍ　Ｔ
をもつパターン（ただし、ｍ＝１．２，３．・・・）および、これらの周期をもつパターンを組み合わせて、
２度、３度と露光することにより得られるパターンを示
した。

レジストの最小線巾Ｔは、露光時間を増減することによ
って±０．２５Ｔ程度は変化でき、半導体製造工程のプ
ロセスや回路設計によってこの最小線巾は変化を受ける
。

これらのパターンは最小線巾Ｔをベースにしており、ホ
ログラフィ−の干渉によって連続的に繰返される格子状
パターンをパターンピッチの異なる格子と組み合わせて
露光し、不必要なパターンを間引きしている。たとえは
、２’ｒｎｅ’ｒで示されたパターンでは、２Ｔの周期
のレジストパターンを露光現像して形成しておき、その
３倍の周期の６Ｔのパターンで再露光すると、３本を一
組とした格子パターンが２本露光されてしまい、現像し
た後には３本中１本のみが残るパターンとなる。

（２ＴＴ″＋６’ｒ）’で示したパターンでは、２Ｔ／
′″１６Ｔと同様の２度露光ではあるが２度目の露光の
空間的な位相を２Ｔだけずらせると３本を一組とした格
子パターンのうち一本が露光され、第３図に示しだ（２
Ｔ／′１ｅＴ）’　のパターンとすることができるＯま
た、３回の露光により形成するパターンではたとえば２
Ｔ／”１４Ｔ／１６Ｔでは、１２Ｔを一つのブロックと
した領域でとびとびに線巾Ｔのパターンを２本残すこと
ができる。

以上で述べて来た線巾Ｔは、２ミクロン程度のパターン
でもよいが、１ミクロンを切るサブミクロン領域におい
て、露光時間が短かい、装置が安価である等の利点があ
り効果が大きい。たとえば、線巾Ｔが１μｍとすれば最
小の周期が２Ｔの２μｍとなり、これと重ね合わせて露
光するパターンは、４μｍピッチとなり、この白黒パタ
ーンの繰返しが２μｍの線巾であり、従来のマスクによ
る技術領域てこれを重ね合わせ用のパターンとして利用
することかできる。

以上の本発明によるパターン形成方法による半導体装置
の具体的実施例をＰウェル方式のＣＭＯＳを例にあげ第
４図に示し、その工程図を第５図ａ。

ｂ、ｃに示す。第５図の工程図に沿って説明する。

丑ず、ｎ型の伝導を示す半導体基板２１にＳｉ　　Ｎ　
　膜２８とｂ　ｉ　Ｏ２膜２９の２重膜を全面に　　４形成し、Ｐウェルの拡散層２２を形成するためのイオン
注入（ｉ／ｉ）をレジスト３０のパターンを通して形成
する。このとき、レジストの・くターンピッチは、これ
から形成するトランジスタの形成周期Ｔとしている。レ
ジストの窓の幅はこの場合３Ｔと選んでいる。イオン注
入した後、基板は熱拡散を行ない必要な深さのｐ型伝導
を示すＰウェルを形成する（第６図ａ）。

次にンリコン基板２１上に形成された５１３Ｎ４膜２９
とＳ　１０２膜２８の一部分をエツチングして、シリコ
ン基板か酸化できるように窓をあけ、フィールド酸化層
２３をチャンネル毎に設ける。このときフィールド酸化
した部分の繰返し周期は６Ｔであり、酸化部分は３Ｔと
している（第５図ｂ）。

次に、５１３Ｎ４膜２９とＳｔ○２膜２８全２８し、ポ
リシリコン２６をゲートとして形成し、このゲートを利
用して、イオン注入にてトランジスタのソースとトレイ
ン（第５図Ｃ）ではｎ＋で表わされている）を形成する
。図ではＰウェルを形成した８ＭＯ８（Ｎ）にのみイオ
ン注入されているが、ＰＭＯ８部分（Ｐ）はレジスト３
１で覆われている。その後に、ｐｍｏｓにもイオン注入
を行ない、ポリシリコン２５を酸化膜２６で絶縁した後
、アルミ配線２７を設けてトランジスタを形成する（第
４図）０このとき、ポリン９コンゲートは、線巾Ｔであ
り６丁の周期で形成されている。これは、第３図で示し
た２Ｔ／′＋６Ｔで示されたノ々ターンで形成すること
ができる。アルミ配線は、第４図に示したように、線巾
Ｔをはさんで線巾Ｔのアルミ・（ターンか二本平行に形
成され、そのピッチは６Ｔて示される。これは、第３図
に示された（２Ｔ／１６Ｔ）’の・ぐターンで形成する
ことができる。

第６図ａ、ｂでは、ゲートを二次元に配置する場合の一
実施例を示した。まず、ａで示したように、レーサホロ
グラフィー装置によって白黒のレジスト４１のパターン
を全素子同時に得る０このパターンは、ただ平行線がピ
ッチ２Ｔで並んでいるだけであるので、希望の平面図形
は得られないＯｂでは、このパターンに再度露光を加え
て、レジスト（この場合、ポジレジスト）を・ζターフ
４２で一部分覆って、レジスト４１の一部分のみを残し
てレジストパターン４３を残すことができる。

このパターン４２は最小線巾Ｔの４倍にあたっており、
最遠線巾を０．５μｍとしても２μｍの大きさとなり、
ｆＩｒ来のマオトリングラノイー技術でマスクを形成す
ることができる。

第７図では、ゲートを二次元に形成する場合の他の実施
料を示した。第７図のパターンの基本となるのは、第３
図に示しだ（２Ｔハロｒ）′のパターンである。このレ
ジストパターン５１に再度露光を加えて、最小線巾Ｔ単
位として任意の整数位置から最小線巾の任意の整数倍の
巾をもつパターンでマスクして再開露光すると、第７図
で示したように、任意の位置に線巾Ｔを持つゲートパタ
ーンを形成することができる。壕だ第８図は、特別な場
合として、規則的に並んだパターン（この場合は、２Ｔ
へ８′ｆ）を二次元的に規則的に配列している。

また、ポリシリコンのゲート、ソースやドレイン等にア
ルミなどでコンタクトを取る場合のコンタクト窓につい
ては、線巾Ｔのパターンを形成しておき、それに垂直な
パターンを二重露光することによって得られる。

発明の効果以上、本発明で示しだ半導体装置およびその製造方法に
よれば、最小線巾Ｔの２に倍（ｋ＝１゜２．３．・・・
）の領域にトランジスタを形成することにより、容易に
サブミクロンの線巾を持つ素子を形成することができ、
半導体素子の小型化を安価に実施することができる。

【図面の簡単な説明】

第１図は従来のＣＯＤの斜視断面図、第２図はレーザホ
ログラフィ−装置の概略構成図、第３図は本発明による
露光レジストパターン例を示す図、第４図は本発明を用
いたトランジスタの一例の断面図、第５図ａ、ｂ、ｃは
第４図のトランジスタの製造工程図、第６図ａｌｂ１ｇ
７図、第８図は本発明による露光パターン例を示す図で
ある。１１　・・レーザ発生装置、１６・・・・・半導体ウェ
ハー、３０，３１．４ｊ　、５１・・・・・レジスト。代理人の氏名　弁理士　中　尾　敏　男　ほか１名−３
０４− Ｍ　６　図ｊ

Claims

【特許請求の範囲】

（１）周期２丁の正の整数倍２ｍＴ　（ｍ＝１　、２　
。３、・・・）の長さからなる領域にトランジスタを形成
し、前記トランジスタを繰返し周期２　ｍ　Ｔで複数個
形成し、かつ前記トランジスタの最小線巾が略Ｔである
ことを特徴とする半導体装置。
（２）最小線巾がＴ＋０．２５Ｔの間に形成されている
ことを特徴とする特許請求の範囲第１項記載の半導体装
置。
（３）区間関数Ｆ（ｋ、ｘ）ただし、ｋ＝ｏ、１，２．・・・区間関数Ｇ（ｋ、ｍ、ｘ）ただし、ｍ＝：１，２，３．・・・で定義される区間関数Ｆ（ｋ、ｘ）とＧ（ｋ、ｍ、ｘ）
との積関数、Ｈ（ｘ）−Ｆ（ｋ、ｘ）”（ｋ、ｍ、ｘ）
が１となる部分にパターンを形成し、かつ区間中Ｔが複
数個形成したトランジスタの最小線巾となることを特徴
とする半導体装置。
（４）積関数がＨ（ｘ）”　Ｆ（ｋ、ｘ）ｘＧｌ（ｋ、ｍ１ｘ）ｘＧ２
　（ｋ、ｍ、、　ｘ）ｘ”’ただし、区間関数”（ｋ　
、ｍ、　、　ｘ　）−１：２ｋｍ、Ｔ≦Ｘ≦（２に＋１
）ｍｉＴＯ：（２に＋１）ｍＩＴ≦Ｘ≦２（ｋ＋１）ｍ
、Ｔｍ　　−１，２，３、・・・からなることを特徴とする特許請求の範囲第３項に記載
の半導体装置。
（５）積関数Ｈ（ｘ）＝Ｆ（ｋ、ｘ）　　（ｋ、ｍ、ｘ
）が１となる×Ｇパターンが、複数種類からなる最小線巾Ｔの整数倍のパ
ターンを組み合わせだ図形内においてのみ形成されてい
ることを特徴とする特許請求の範囲第３項に記載の半導
体装置。
（６）複数個のトランジスタを同一基板上に形成するに
際し、周期２Ｔの白黒の繰返しパターンを形成する工程
、前記パターンに対して整数倍の周期（７）　パターン
を前記周期２Ｔのパターンの上にＭ’Ｈして形成する工
程とを含み、かつ前記周期２Ｔのパターンの土岐重畳し
たパターンにて前記周期２Ｔのパターンを変調すること
を特徴とする半導体゛？製造方法。
（７）周期２Ｔのパターンとこのパターンに対して整数
倍の周期のパターンとを重畳して形成したパターンの一
部分を、複数種類からなる最小線巾Ｔの整数倍のパター
ンを組み合わせた図形内においてのみ、前記重畳したパ
ターンを形成することを特徴とする特許請求の範囲第６
項に記載の半導体の製造方法。