JPS5961366A - Replacing system of error line - Google Patents

Replacing system of error line

Info

Publication number
JPS5961366A
JPS5961366A JP17124182A JP17124182A JPS5961366A JP S5961366 A JPS5961366 A JP S5961366A JP 17124182 A JP17124182 A JP 17124182A JP 17124182 A JP17124182 A JP 17124182A JP S5961366 A JPS5961366 A JP S5961366A
Authority
JP
Japan
Prior art keywords
line
data
error
memory
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17124182A
Other languages
Japanese (ja)
Other versions
JPH025351B2 (en
Inventor
Takeshi Kitahara
北原 毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP17124182A priority Critical patent/JPS5961366A/en
Publication of JPS5961366A publication Critical patent/JPS5961366A/en
Publication of JPH025351B2 publication Critical patent/JPH025351B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/41Bandwidth or redundancy reduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Facsimile Image Signal Circuits (AREA)

Abstract

PURPOSE:To process expanding in high speed and to output easily a preceding line again at error, by executing the expansion of image data and the output of result in parallel at the same time. CONSTITUTION:An expanding processing section 1 analyzes a compressing data, outputs an expanding data, an error detecting signal and a line revision signal and controls a memory rotating control section 2. A memory status 4 displays the ineffectiveness/effectiveness of the contents of a line memory 3. The expansion processing and the output of result are executed in parallel at the same time and if an error is generated in the expansion, the preceding line is outputted again without stopping the expansion.

Description

【発明の詳細な説明】 〔発明の背景〕 最近のOAの普及は目に見はるものがあり、従来のコー
ドデータ(文字、数値データ)のみではなく、音声、イ
メージデータ処理をも含む様になってきた。一般に音声
データ、イメージデータは本質B′jにデータ量が多く
、ファイルに格納する際や(データそのものとして)伝
送する場合、ハニ粗処理を施す。そしてファイルから取
り出し利用する萌、伝送の受信側では上記圧縮データを
伸張復元しな(づわ−りよならない。
[Detailed Description of the Invention] [Background of the Invention] The recent spread of OA has been remarkable, and it seems to include not only conventional code data (character and numerical data) but also voice and image data processing. It has become. In general, audio data and image data essentially have a large amount of data B'j, and are subjected to rough processing when stored in a file or transmitted (as data itself). When the data is retrieved from the file and used, the compressed data must be decompressed and restored on the receiving side of the transmission.

本発明id特に上記イメージデータの伸張Φ元する処理
装置の構成手段に防する。
The present invention is particularly directed to the constituent means of a processing device that decompresses the image data.

〔発明の従来技術〕[Prior art to the invention]

イメージデータをハ>−り扱うに飯と1−1良く知られ
るものにファクシミリがaつる。(ここで桶うファクシ
ミリと妹?4速ディジタル ファクシミリ、Group
Hlファクシミリのことでおる)該ファクシミリケよC
CITT勧告にもとづく1j1際規格に基き、データを
圧縮した形で、1H3j信する0又、その圧縮データを
通flするlL′、+ CRC、ハリティ等の地イ6エ
ラー検出用の冗長符号は便用さilず、むメ元時にデー
タ中のエラーが検出される。削算槻システムにおいて、
前記のファクシミリからの圧i:Ijテータデー用する
際も、伸張徊冗処坤する訳であ/−〉が、ここでエラー
ft4−出1.た際の処理方法として次のものが渚えら
れる。
Facsimile is one of the most well-known methods for handling image data. (This is the facsimile and my sister? 4-speed digital facsimile, Group
HL facsimile) This facsimile is C.
Based on the 1J1 international standard based on the CITT recommendations, redundant codes for error detection such as 0, 1H3J, 1H3J, 1H3J, 1L', + CRC, and Harrity, which transmit the compressed data, are convenient. Errors in the data are detected at the time of initialization. In the Katsatsuki system,
When using the pressure i:Ij data from the facsimile mentioned above, the expansion is redundant, so the error ft4-out1. The following methods can be used to deal with such cases:

(1)エラーを検出し/ζ場合、その時点で処理各終了
し、クメ1りのデータは捨てる。
(1) If an error is detected/ζ, each process is terminated at that point and data with only one mark is discarded.

(2)  エラーと4つだライ/を自ラインにlEj 
Ji’:える。
(2) Error and 4 rd lie / to own line lEj
Ji': Yes.

(3)  ニジ−となったラインな前ラインで1fシ換
える。
(3) Change the 1f position on the previous line which is now a rainbow.

不発114Jは上記の、%B 3項の構成力式に[hす
る〇従来の4、”ち成においては、マイクロノロセノザ
やIに4′り伸ツJ2結朱を廃久メモリへ71き込み、
エラーを検出した時点にふいて、前ラインの格納6XJ
する領域を現在伸張中の領域ヘブロノク転送するなとの
方法を取っていたoしかし、この〜1合、I−ノー処理
に要する時間が多く、又その間は伸張処理がストノブす
るという欠点ン′:イjしていた。
The unexploded 114J is calculated by the component force formula of the %B 3 term above [h〇In the conventional 4. Input,
When an error is detected, the previous line is stored 6XJ.
I took a method of not transferring the area that is currently being expanded to the area that is currently being expanded.However, in this ~1 case, it takes a lot of time to process I-No, and the expansion process stalls during that time. I was having fun.

〔づf;明σ′目的〕[zuf; clear σ' purpose]

本発明に、I、デーク搦削減のプこめに圧紬処J」Pを
施さJlだイメージテークを伸1t(i元する処理部l
I”におい1、少くとも3木の伸張結果枯化用の記憶1
・段と、イhぞ)1のiil、+憶手段の内容の鳴動無
効を表示する第二〇t11′憶+段と、伸張処片時にテ
ーク[含ま)1−るエラーを1・屯田する手段と、イリ
弓:、:結朱をη込むため(・C−該少くとも3本の記
憶手段を選択−ノーる手段と、1又片ヤンラインをエラ
ーなしで伸張終了した場合にのみ当該管1:憶手段と対
に置かわる前記第二の記憶手段乏有効側にセントする生
成と、伸張4−、、呆を外部へ出力う゛るために彰少く
とも3本のijL侍ヨ・1′、を選択する手段と、出力
までT1(、)に次に出力するラインにエラーのない時
にのみ当該記憶手1又と対に置かj′1.る前U己第二
の記憶手段を無効(1111にリセットする手段とを崩
し、伸張処理にエラーの発生[7た一合に仰すj史処理
を停止することなく前ラインを再出力することにより上
812欠点を細うことを目的とする。
In the present invention, the image take is expanded by applying a compression process to reduce the amount of data.
I” smell 1, memory 1 for elongation results of at least 3 trees withering
・Step 1, step 1) Display the invalidity of the contents of the storage means. Means, Iriyumi:,:To put in the red (C-Select at least three memory means-No means, and only when one or one Yang line has been extended without error, the corresponding pipe is 1: The second storage means which is placed as a pair with the storage means generates and decompresses at least three ijL samurai yo-1' in order to output the data to the outside. , and disable the second memory means () before placing it in pair with the memory hand 1 only when there is no error in the next line to be output until output T1 (,). The purpose is to eliminate the above 812 drawback by re-outputting the previous line without stopping the J-history processing, which is described above.

〔多6明の実施例〕 以1、図を示しながら実)JI!4fuを説明する。[Example of 6-mei] 1) Actual (with illustrations) JI! 4fu will be explained.

第1図は本発明の′火り1ハ例の概略ブロック図であり
、二重線で囲んだ部分に本発明が含す1.る。伸張処理
部1 r/i圧匙1データケ解析しf’l’ !1t−
iデータ、エラー検出情月、ライン更新信号を出力し、
メモリローテート制4dl )XB 2をflfij 
al スル。
FIG. 1 is a schematic block diagram of the first example of the present invention, and the portion surrounded by double lines includes 1. Ru. Expansion processing unit 1 r/i pressure spoon 1 data ke analysis f'l'! 1t-
Outputs i-data, error detection information, and line update signals,
Memory rotation system 4dl) XB 2 flfij
Al Sur.

メモリステータス4はぞれぞhラインメモリ3の内容の
鳴動、無効ン表示するラノナでバク)る。
Memory status 4 displays the contents of h-line memory 3, respectively.

第21ン1はメモリローテート制御・・1都2に含ま7
′1、るメモリ選択9.示イ、5号ηβ生し躇・iであ
る。 L)CLI。
21st unit 1 is memory rotation control...included in 1 capital 2 7
'1, memory selection 9. Therefore, No. 5 ηβ is generated. L)CLI.

DCLOは佼冗するメモリ及び復フ〔に)1+いる参1
:、1メモリZ指示する退択侶号である。DOL I 
、 1.+0LON:rJ1力するメモすをイ目示する
蓮択信ぢである。このI14: &’ll’佳よライン
メモリが3本である鴨合を想定1゜ている。
DCLO has redundant memory and recovery.
:, 1 memory Z is the withdrawal number. DOL I
, 1. +0LON: rJ1 This is Ren Selection Shinji, who shows me the memo that will be applied. This I14: &'ll' is 1° assuming a case where there are three line memories.

テムクリア状態で(d″0 (1”で礁・る。もしエラ
ー横1l8号が無けitは、ANl)ケート24がμ「
(いているので、ライン更新イ^号(ソ棟゛は圧扁デー
タ中のEOLコードの(出イi4−弓)が与えらil、
る毎に、カウンタ21はイックリメントさノし、t/L
−レジスタ22には前ザイクルのカウンタ21の1直が
ロードされる。カウンタ21の出力1)CL O、1が
’ 11 ”(′(なったときは、ライン更新11−;
号によってNANDゲート23がバ(0作して、カウン
タ211iBA人力((11)育−ロードする。従って
エラーが無い〜・ユリ力[゛ツク21は01→1o→1
1→o1  と3状態をくり返−1゜ エラー検出信号が生じるとANDゲート24は[ζ’i
UZ’+のf、  ライン更新信号が来でもカウンタ2
1の歩J1bは行なわ)1ず、レジスタ22の値C・よ
りウンタ2Iのイ直と等くなる。
In the system clear state (d″0 (1″), if there is no error side 1l8, it is ANl) Kate 24 is μ”
(Since the line is updated, the EOL code (output i4-bow) in the compression data is given.
The counter 21 increments every time t/L
- The first cycle of the counter 21 of the previous cycle is loaded into the register 22. When the output 1) of the counter 21 becomes '11'(', the line is updated 11-;
The NAND gate 23 creates a bar (0) and the counter 211iBA manually loads ((11).Therefore, there is no error.
1 → o1 and 3 states are repeated, and when a -1° error detection signal is generated, the AND gate 24 becomes [ζ'i
f of UZ'+, even if the line update signal comes, counter 2
Step J1b of 1 is performed) 1. First, the value C of the register 22 becomes equal to the value of the counter 2I.

へλ3 [’、=、iはローテート制f1・11部2の
中のメモリ選択回路でλ″・す、伸張処理部1からの1
111張データ(Din)は、IXJ、 0 、1によ
ってデマルナフレクザ25により選(−61:h、るい
ずれがのラインメモリ31〜33にイリ元さiL、丑た
1)CL 11. IICよってマルチプレクサ26に
より遠ばれるいずカ、がのラインメモ1/31〜33を
参照しつつその仏元処理は行なわれる0 さらにDOLo、1によってマルチプレクサ27により
選1’J’、 7’Lるいずれかのラインメモリ/・\
出力データとして出力さi]、る。
to λ3[',=,i is the memory selection circuit in the rotation system f1・11 section 2.
111 data (Din) is selected by Demarna Flexa 25 by IXJ, 0, 1 (-61:h, iL, 1) in line memories 31 to 33 of CL11. According to IIC, line memos 1/31 to 33 of the line memo 1/31 to 33 are referred to and processed by the multiplexer 26. Furthermore, DOLo, 1 causes the multiplexer 27 to select 1'J', 7'L. Any line memory/・\
It is output as output data.

尚、デマルチグレクザ25とマルチ−7レクザ26とは
同じDCLo、1が入力されるが、選択さi′しるライ
ンメモリは1つずれていイ)。こノ1.らマルチプレク
サ26.27及びテマルチグレクザ25の選択態様肴、
11.′l’ I=+経過に従った例で表1例7J、−
ノー。
Note that the same DCLo, 1 is input to the demultiplexer 25 and the multi-7lexer 26, but the line memory selected i' is shifted by one. This 1. The selection mode of the multiplexer 26, 27 and the multiplexer 25,
11. 'l' I = + Table 1 Example 7J, -
No.

表1.0t↓未だ自効でないメモリ 第4図は各ラインメモリ31〜33の状Iπ表示メモリ
41〜430回路であり、各状態表示メモリPi J 
−K型FFで構成され、エラーなしで1ラインの伸張が
IP:’Jしてライン史、tli イt:号が出ると、
DCLo。
Table 1.0t↓ Memories that are not yet self-effective Figure 4 shows the state Iπ display memories 41 to 430 circuits of each line memory 31 to 33, and each state display memory Pi J
- It is composed of K-type FF, and one line can be expanded without error when IP: 'J and line history, tli it: issue appear.
D.C.Lo.

1をデコーダ44でデコードしてJl;定されたFF”
がイ1効状態にセットされ、寸だ次に出力するラインに
エラーが検出されずに前ラインの出力が終了すると、該
出力終了したライン(1)OLO,lをデコーダ45で
デコードして指定)のFFが無効状態にリセットされる
。エラーがイ1つだ場合は引きUl、き不動状態に保た
れる。
1 is decoded by the decoder 44 and Jl;
is set to the I1 valid state, and when the output of the previous line is completed without detecting any error in the next line to be output, the decoder 45 decodes and specifies the line (1) OLO,l that has been output. ) is reset to an invalid state. If there is only one error, it is pulled and held in an immobile state.

〔発明の効り;〕[Efficacy of invention;]

以上のように本発明によれは、1jfl巣な回路によっ
て伸張処理とその結果の出力とが同時並行してν営〕で
きるため、高速な伸張処理が可能であシ、かつエラ一時
には容易に前ラインの1+出力がT+J Nヒとなる。
As described above, according to the present invention, the decompression process and the output of the result can be performed simultaneously in parallel using a single circuit, so that high-speed decompression processing is possible, and errors can be easily detected. The 1+ output of the previous line becomes T+JNhi.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一ダ6施例の析、略ブロック図、第2
図titメモリi%択指示回Illのブロック図、第3
図はメモリ】u択回路のブロック図、第4図はメモリ状
態表示回路のブロックl¥1である。 第1図においで、■は伸張処理部、2V↓メモリローチ
ートイ同和、1部、3はラインメモリ、4cよラインメ
モリ状態表示メモリである。 「−1 代哩人 弁理士  松 岡 人四部1 ノ 茅12
FIG. 1 is an analysis, schematic block diagram, and second embodiment of the first six embodiments of the present invention.
Figure titit memory i% selection instruction time Ill block diagram, 3rd
The figure is a block diagram of the memory u selection circuit, and FIG. 4 is a block l\1 of the memory status display circuit. In FIG. 1, ■ is an expansion processing unit, 2V↓memory low chitoi dowa, 1 part, 3 is a line memory, and 4c is a line memory status display memory. "-1 Representative Patent Attorney Matsuoka Hitoshi 4 Part 1 Noka 12

Claims (1)

【特許請求の範囲】[Claims] データ量削rffl ”ために圧縮処理を施されたイメ
ージデータを伸張板元する処理装置において、少くとも
3本の伸ツ1<、iマ、果格納用の記憶手段と、それぞ
わの6シ1億手段の向合の有りlノ、無父りを衣示する
第二の5己憶手段と、伸張処理時にデータに含1れる一
Lシラー検出1゛る手段と、伸張1禾を吉込むた21)
に品″少くとも3本の記憶手段を魁択する手段と、1ス
キヤンラインエラーなしで伸張終了しy’f−hJ 台
にのみ当該記憶手段に対応する前記第二の記1.(1手
段を有効側にセットする手段と、伸張粕呆を外M+5へ
出力するだめに該3本の記憶手段を返択する一J・段と
、出力終了11、」にυ、に出力するラインにエラーの
ない時にのみ当該記憶手段に7’−J応する小二のbl
;憔手段を無効他1にリセクトする手段とを肩し、伸張
処理にエラーの先生じた場合に伸張処理舎停止すること
l〈前ラインを再出力することを4)長とするエラーラ
イン置換え方式。
In a processing device that decompresses image data that has been compressed to reduce the amount of data, at least three extensions 1<, i, and a storage means for storing data, and each 6 There are 100,000,000 means of matching, a second 5 self-memory means that shows the unselfishness, a means of detecting 1 L Schiller included in the data during decompression processing, and a means of detecting the 1L Schiller included in the data during decompression processing. Yoshikumeta 21)
means for selecting at least three storage means for the product, and the second description 1. (one means means to set it to the valid side, 1J stage to return the three storage means in order to output the expanded lees to the outside M+5, and an error in the line to output to υ at output end 11. The second grade bl corresponding to 7'-J for the storage means only when there is no
4) Error line replacement, which takes on the responsibility of disabling the decompression means and resetting the decompression means, and stopping the decompression process when an error occurs in the decompression process; 4) re-outputting the previous line; method.
JP17124182A 1982-09-30 1982-09-30 Replacing system of error line Granted JPS5961366A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17124182A JPS5961366A (en) 1982-09-30 1982-09-30 Replacing system of error line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17124182A JPS5961366A (en) 1982-09-30 1982-09-30 Replacing system of error line

Publications (2)

Publication Number Publication Date
JPS5961366A true JPS5961366A (en) 1984-04-07
JPH025351B2 JPH025351B2 (en) 1990-02-01

Family

ID=15919653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17124182A Granted JPS5961366A (en) 1982-09-30 1982-09-30 Replacing system of error line

Country Status (1)

Country Link
JP (1) JPS5961366A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54159916U (en) * 1978-04-28 1979-11-08

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54159916U (en) * 1978-04-28 1979-11-08

Also Published As

Publication number Publication date
JPH025351B2 (en) 1990-02-01

Similar Documents

Publication Publication Date Title
JPH0545985B2 (en)
JP3237858B2 (en) Arithmetic unit
JPS63501831A (en) Method and apparatus for minimizing overhead when executing nested DO loops
JPH06162228A (en) Data flow processor device
US6901419B2 (en) Arithmetic unit
JPS5961366A (en) Replacing system of error line
JPS6089274A (en) Vector mask control system
JP2806075B2 (en) Microcomputer
JP2002140226A (en) Bit stream processor
JPH04248629A (en) Arithmetic processing system
JPS6116112B2 (en)
JPS5812053A (en) Information processor
JPH0226252B2 (en)
JPS6379144A (en) Microprocessor
JPS62221031A (en) Microprogram control system
JPS58172706A (en) Programmable logical controller
JPS60220428A (en) Constant setting system
JPH03184127A (en) Register saving control method
JPS62162142A (en) Microprogram control device
JPS62221030A (en) Microprogram control system
JPS6128140B2 (en)
JPH05122533A (en) Method for multiplexing encoding/decoding processing with arithmetic code
JPS598012A (en) Self-diagnosing system of programmable controller
JPS6116111B2 (en)
JPH06337785A (en) Information processor and its instruction execution control method