JPS5957540A - Data transmitter - Google Patents

Data transmitter

Info

Publication number
JPS5957540A
JPS5957540A JP16732482A JP16732482A JPS5957540A JP S5957540 A JPS5957540 A JP S5957540A JP 16732482 A JP16732482 A JP 16732482A JP 16732482 A JP16732482 A JP 16732482A JP S5957540 A JPS5957540 A JP S5957540A
Authority
JP
Japan
Prior art keywords
circuit
error
data
code
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16732482A
Other languages
Japanese (ja)
Inventor
Katsuya Hori
堀 克弥
Tsuneo Furuya
古谷 恒雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP16732482A priority Critical patent/JPS5957540A/en
Publication of JPS5957540A publication Critical patent/JPS5957540A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0071Use of interleaving
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041Arrangements at the transmitter end
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Optical Recording Or Reproduction (AREA)
  • Error Detection And Correction (AREA)

Abstract

PURPOSE:To simplify hardware and to attain low cost, by using the result of error detection of a main data for the error detection of control information data. CONSTITUTION:A reproducing data from a demodulation circuit 1 is applied to a sub-code separating circuit 2, where the data is divided into the data of the main channel and the sub-code. The data of the main channel is applied to an error correction circuit 3 and the sub-code is applied to a buffer memory 7. The sub- code delayed at the memory 7 is applied to a sub-code processing circuit 8 and the sub-code discriminated as correct at the circuit 8 is applied to a system controller 9. Further, an error pointer formed at the circuit 3 is applied to a pointer buffer memory 11, interleaved and applied to a discrimination circuit 12, where the number of error pointers representing the error is counted, and when the number exceeds the number of prescribed threshold values, a falg representing that the corresponding sub-code makes an error is produced and applied to the circuit 8.

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、ディジタルオーディオ信号、ディジタルビ
デオ信号などのディジタル情報信号を例えば記録媒体か
ら再生する場合に対して適用されるデータ伝送装置に関
する。
DETAILED DESCRIPTION OF THE INVENTION "Field of Industrial Application" The present invention relates to a data transmission device that is applied when reproducing digital information signals such as digital audio signals and digital video signals from, for example, a recording medium.

「背景技術とその問題点」 一例として光学式のディジタルオーディオディスク(以
下、コンパクトディスクと呼ぶ)にディジタルオーディ
オ信号を記録する場合、サブコードと称されるコントロ
ール情報データが付加されている。このサブコードは、
コンパクトディスクに記録されている曲などのプログラ
ムの区切りを示す信号、このプログラムのアドレス(ト
ラックナンバーと称される)、プログラム内の区切り。
"Background Art and Problems Therewith" For example, when a digital audio signal is recorded on an optical digital audio disc (hereinafter referred to as a compact disc), control information data called a subcode is added. This subcode is
A signal indicating the division of a program such as a song recorded on a compact disc, the address of this program (referred to as a track number), and the division within the program.

プログラム及びポーズの時間を表示するタイムコ−ド、
2チャンネルかjチャンネルかを区別した゛、 す、プリエンファシスがかけられているか否かを示すコ
ントロールデータを含む信号、静止画データ及びこれに
関連するオーディオデータなどから構成されている。そ
して、所望のプログラムを再生時に選択すると共に、メ
インのオーディオ情報と関連する静止画再生を行なうた
めなどにサブフードが用いられる。
Time code that displays program and pause times;
It consists of a signal that distinguishes between channel 2 and channel J, a signal including control data indicating whether or not pre-emphasis is applied, still image data, audio data related to this, and the like. The sub-food is used to select a desired program during reproduction and to reproduce still images associated with the main audio information.

このサブコードは、メインデータであるディジタルオー
ディオ信号と同様に重要なもので、再生時のエラーによ
る影響を受けないように、エラー訂正符号化の処理がさ
れている。ディジタルオーディオ信号は、ドロップアウ
トなどに起因するバーストエラーの影響を分散させるた
めに9元の信号順序と異なる順序とされてコンパクトデ
ィスクに記録されている。このような処理は、インター
リーブと称される。実際には、2重のインターリーブが
行なわれ、各インターリーブと関連してリードソロモン
符号を用いたエラー訂正符号化が用いられている。また
、サブコードに対するCRCを用いたエラー検出又はリ
ードソロモン符号を用いたエラー訂正符号化を行なうこ
とが考えられる。
This subcode is as important as the main data, which is the digital audio signal, and is subjected to error correction encoding so that it is not affected by errors during playback. Digital audio signals are recorded on compact discs in a different order from the nine-dimensional signal order in order to disperse the effects of burst errors caused by dropouts and the like. Such processing is called interleaving. In practice, double interleaving is performed and error correction encoding using Reed-Solomon codes is used in conjunction with each interleave. It is also conceivable to perform error detection using CRC or error correction encoding using Reed-Solomon code for the subcode.

このサブコードに対するエラー訂正符号化は、ディジタ
ルオーディオ信号に対するものと比較してより簡単なも
のとされ、冗長度が大きくなること。
Error correction encoding for this subcode is simpler and has greater redundancy than for digital audio signals.

処理時間が長くなること1回路が大規模となることが生
じないようにされる。
This prevents the processing time from increasing and one circuit from becoming large-scale.

ところで、コンパクトディスクには、ディジタルオーデ
ィオ信号及びエラー訂正用の冗長コードからなるメイン
データの所定長毎の先頭にサブコードが位置しているの
で、メインデータ及びサブコードの間でエラーに関する
相関が非常に強い。
By the way, on compact discs, subcodes are located at the beginning of each predetermined length of main data consisting of a digital audio signal and a redundant code for error correction, so there is a very high correlation regarding errors between the main data and subcodes. Strong against

このことを利用すれば、メインデータのエラー検出の結
果をサブコードのエラー検出にまで拡張することかでざ
る。
By utilizing this fact, it is possible to extend the results of main data error detection to subcode error detection.

「発明の目的」 この発明は、メインデータのエラー検出の結果をコント
ロール情報データのエラー検出に用いるものである0こ
の発明は、コントロール情報データに対する独自のエラ
ー検出及びエラー訂正が可能な符号化がなされている場
合でも有効である。
``Object of the Invention'' This invention uses the results of error detection in main data to detect errors in control information data. It is valid even if it has been done.

つまり、コントロール情報データのエラー検出の結果の
信頼性をより高めるのにメインデータのエラー検出の結
果を用いることができる。或いは。
In other words, the results of error detection of main data can be used to further increase the reliability of the results of error detection of control information data. Or.

コンパクトディスクジ1ノーヤのひとつとして、ローコ
スト化を図るために、サブコードに対するエラー検出及
びエラー訂正のための回路を省略した構成を実現する場
合において、この発明に依れば。
According to the present invention, in the case of realizing a configuration in which circuits for error detection and error correction for subcodes are omitted in order to reduce costs as one of the compact disc digital cameras, the present invention is applicable.

サブコードに対するエラー検出を実質的に行なうことが
できる。
Error detection for subcodes can be substantially performed.

「発明の概要」 この発明は、エラー訂正符号化がされたディジタル情報
信号の所定長毎にコントロール情報データが付加されて
伝送されるデータ伝送装置において、受信されたディジ
タル情報信号のエラー検出を行なう回路と、この回路か
ら出力されるエラー検出結果を用いて付加されているコ
ントロール情報データのエラー検出を行なうようにした
ものである。
"Summary of the Invention" The present invention detects errors in a received digital information signal in a data transmission device in which control information data is added to and transmitted for each predetermined length of an error correction encoded digital information signal. The circuit and the error detection results output from the circuit are used to detect errors in the control information data added.

また、この発明は、ディジタル情報信号がインターリー
ブ処理されており、一方、コントロール情報データがイ
ンターリーブ処理されていない又はディジタル情報信号
と異なるより簡単なインターリーブ処理をされている場
合に対しても適用される。
Furthermore, the present invention is also applicable to cases where the digital information signal has been subjected to interleaving processing, while the control information data has not been subjected to interleaving processing, or has been subjected to simpler interleaving processing that is different from the digital information signal. .

すなわち、この発明は1元の順序と異なる順序とするイ
ンターリーブを用いると共に、エラー訂正符号化がされ
たディジタル情報信号の所定長毎にコントロール情報デ
ータが付加されて伝送されるデータ伝送装置において、
受信されたコン)。
That is, the present invention uses interleaving in an order different from the original order, and in a data transmission apparatus in which control information data is added to and transmitted for each predetermined length of an error correction encoded digital information signal,
received con).

一層情報データを貯えるバッファメモリと、受信された
ディジタル情報信号の順序を元に戻すディンターリーブ
を行なう回路と、このディンターリーブされたディジタ
ル情報信号のエラー検出及びエラー訂正の回路とを設け
、このエラー検出の結果により上記バッファメモリに貯
えられているコントロール情報データのエラー検出を行
なうようにしたものである。
further comprising a buffer memory for storing information data, a circuit for performing dinterleaving to restore the order of the received digital information signal, and a circuit for error detection and error correction of the dinterleaved digital information signal, Based on the result of this error detection, errors in the control information data stored in the buffer memory are detected.

「実施例」 以下、この発明をコンパクトディスクプレーヤに対して
適用した一実施例について説明する。
"Embodiment" Hereinafter, an embodiment in which the present invention is applied to a compact disc player will be described.

第1図において、1は、コンパクトディスクからの再生
データを復ftl、11する復調回路を示す。コンパク
トディスクでは、所定のアルゴリズムに従ってgビット
を74’ビツトに変換する変調方法が用いられており、
復調回路1からは1gビットに戻された再生データが現
れる。この再生データがザブコード分離回路2に供給さ
れ、メインチャンネルのデータとサブコードとに分けら
れる。
In FIG. 1, reference numeral 1 denotes a demodulation circuit for demodulating data reproduced from a compact disc. Compact discs use a modulation method that converts g bits into 74' bits according to a predetermined algorithm.
From the demodulation circuit 1, reproduced data returned to 1g bits appears. This reproduced data is supplied to the subcode separation circuit 2 and is separated into main channel data and subcode.

メインチャンネルのデータは、エラー訂正回路3に供給
される。このエラー訂正回路3では、データの順序を元
に戻すディンターリーブとリードソロモン符号を用いた
エラー訂正とが行なわれる。
The main channel data is supplied to the error correction circuit 3. This error correction circuit 3 performs dinterleaving to restore the original data order and error correction using a Reed-Solomon code.

ディンターリーブは、第1段階と第2段階との2度にわ
たって行なわれると共に、各段階においてリードソロモ
ン符号の復号が行なわれる。このエラー訂正により、訂
正できないエラーを含むデータの/ワードに関するエラ
ーポインタが例えば高レベルとされる。エラーが訂正さ
れたワードに関するエラーポインタは低レベルとされる
。このようにして、エラーポインタが付加されたディジ
タA・オーディオ信号が補間回路4に供給され、エラー
が目立たないように例えば平均値補間の処理を受ける。
Dinterleaving is performed twice, at a first stage and a second stage, and the Reed-Solomon code is decoded at each stage. As a result of this error correction, the error pointer for the /word of data containing an uncorrectable error is set to a high level, for example. The error pointer for the word whose error has been corrected is set low. In this way, the digital A audio signal to which the error pointer has been added is supplied to the interpolation circuit 4 and subjected to, for example, average value interpolation processing so that the error is not noticeable.

この補間回路4の出力データがD/A:lンバータ5に
供給され、出力端子6にアナログオーディオ信号が得ら
れる。
The output data of this interpolation circuit 4 is supplied to a D/A:l inverter 5, and an analog audio signal is obtained at an output terminal 6.

コンパクトディスクに記録されているデータの7、−に
デ1、を第2.、示す。77に−A(7)先頭には、2
4’ビツトのレレーム同期信号(斜線を施す)が付加さ
れ、その後にlシンボルのサブコードが位置し、また、
/2シンボルのディジタルオーディオ信号、グシンボル
のエラー訂正用の冗長データ、/2シンボルのディジタ
ルオーディオ信号、tシンボルのエラー訂正用の冗長デ
ータが順次位置している。lシンボルが/4’ビットで
復調回路1を介されることでgビットに変換される。
7, - of the data recorded on the compact disc. ,show. 77-A (7) At the beginning, 2
A 4'-bit frame synchronization signal (shaded) is added, followed by an l symbol subcode, and
/2 symbol digital audio signal, redundant data for error correction of g symbol, /2 symbol digital audio signal, and redundant data for error correction of t symbol are located in this order. The l symbol is converted into g bits by passing through the demodulation circuit 1 as /4' bits.

図示せずも、フレーム同期信号とシンボル間、各サブフ
ード分離回路2で分離されたサブコードがバッファメモ
リ7で遅延されてサブコード処理回路8に供給される。
Although not shown in the drawings, the frame synchronization signal and symbols, and the subcodes separated by each subfood separation circuit 2, are delayed in a buffer memory 7 and supplied to a subcode processing circuit 8.

このサブコード処理回路8によって正しいと判断された
サブコードがシステムコントローラ9に供給される。ザ
ブフード処理回路8は、このエラー検出の他にサブコー
ドを複数のチャンネルに分篩する処理なとを行なう。シ
ステムコントローラ9には、操作キーが配設ぎれたキー
ボード10からのキー信号が供給され、また、光学的ピ
ックアップの送りを制御するシステムコントロール信号
などがシステムコントローラ9から発生する。
The subcode determined to be correct by the subcode processing circuit 8 is supplied to the system controller 9. In addition to detecting this error, the sub-food processing circuit 8 performs a process of dividing the subcode into a plurality of channels. The system controller 9 is supplied with key signals from a keyboard 10 provided with operation keys, and also generates system control signals for controlling the feeding of the optical pickup.

また、エラー訂正回路3においで、第1段階のディンタ
ーリーブ及び復号を行なうことで形成されるエラーポイ
ンタがポインタバッファメモリ11に供給される。この
ポインタバッファメモリ11は、エラーポインタ (/
ビット)をインターリーブし、コンパクトディスクにお
けるデータ位置に戻すものである。このように、インタ
ー1リーブされたエラーポインタが判定回路12に供給
される。前述のように、コンパクトディスクの場合には
、lフレーム内に2tシンボルのディジタルオーディオ
信号が含まれているので、ポインタバッファメモリ11
から+/フレーム当りで2tビツトのエラーポインタが
判定回路12に供給すれる。そして9判定回路12では
、21Iビツトのエラーポインタのうちで、エラーを示
すエラーポインタの個数が数えられ、所定のスレッショ
ルドの個数を越える場合に、対応するサブコードがエラ
ーであることを示すフラッグが発生する。このフラッグ
がサブコード処理回路8に供給される。
Further, in the error correction circuit 3, an error pointer formed by performing the first stage of dinterleaving and decoding is supplied to the pointer buffer memory 11. This pointer buffer memory 11 stores an error pointer (/
bits) and return them to data locations on a compact disc. In this way, the interleaved error pointer is supplied to the determination circuit 12. As mentioned above, in the case of a compact disc, since the digital audio signal of 2t symbols is included in 1 frame, the pointer buffer memory 11
An error pointer of 2t bits is supplied to the determination circuit 12 per +/frame. Then, the 9 judgment circuit 12 counts the number of error pointers indicating an error among the 21I bit error pointers, and when the number exceeds a predetermined threshold, a flag indicating that the corresponding subcode is in error is set. Occur. This flag is supplied to the subcode processing circuit 8.

上述のこの発明の一実施例の動作について第3図を参照
して説明する。説明の簡単のため、メインデータが7フ
レームにlシンボル存在し、その先頭にlシンボルのサ
ブコードが付加されるものとしている。
The operation of the embodiment of the invention described above will be explained with reference to FIG. To simplify the explanation, it is assumed that l symbols of main data exist in seven frames, and l symbols of subcodes are added to the beginning of the main data.

第3図人は、インターリーブされる前のサブコード及び
メインデータの系列を示している。第3図人におけるサ
ブコードのlシンボルS8とメインデータのグ個のシン
ボルW + 、 ’V/ 2 + ” 3 +W4とは
、コンパクトディスク上でtg 3 u Bに示ずよう
にインターリーブされて記録される。つまり、メインデ
ータのlシンボ/1’ WI HW2 、 Wl HW
4は、サブフードのシンボルを含めてtシンボルずつの
間隔をおいてコンパクトディスクに記録される。
FIG. 3 shows a sequence of subcodes and main data before being interleaved. In Figure 3, the subcode symbol S8 and the main data symbols W+, 'V/2+''3+W4 are interleaved and recorded on the compact disc as shown in tg3uB. In other words, the main data's l symbol/1' WI HW2 , Wl HW
4 are recorded on the compact disc at intervals of t symbols including the subfood symbol.

この第3図Bと同様の再生データがコンパクトディスク
から再生される。そして、再生データのうちのフレーム
F1のサブコードS、が第3図Cに示すように、バッフ
ァメモリ7のメモリーエリア13に書込まれると共に、
このフレームF、の/ インチ−タ(斜線を施した3個
のシンボル及びシンボルW1)がエラー訂正回路3のバ
ッファメモリのメモリーエリア14に斜め方向に書込ま
れる。このメモリーエリア14からのメインデータの読
出しは、縦方向になされる。フレームF、の期間では、
以前に書込まれている7シンボル(×マークで示す)が
縦方向に読出されて、エラー検出及びエラー訂正の処理
が行なわれる。このように、書込みアドレス及び読出ア
ドレスを制御することによってディンターリーブ処理が
なされる。
Reproduction data similar to that shown in FIG. 3B is reproduced from the compact disc. Then, the subcode S of frame F1 of the reproduced data is written into the memory area 13 of the buffer memory 7, as shown in FIG.
The /inchers (the three shaded symbols and the symbol W1) of this frame F are written in the memory area 14 of the buffer memory of the error correction circuit 3 in a diagonal direction. The main data is read out from the memory area 14 in the vertical direction. In the period of frame F,
Seven previously written symbols (indicated by cross marks) are read out in the vertical direction and error detection and error correction processing is performed. In this way, the dinterleaving process is performed by controlling the write address and the read address.

そして、エラー検出及びエラー訂正がなされたメインデ
ータが第3図りに示すように出力データ系列としてエラ
ー訂正回路3から取り出され、補間回路4に供給される
。このエラー訂正回路3の出力データ系列の夫々は、/
ビットのエラーポインタが付加されている0また。この
タイミングでは。
Then, the main data subjected to error detection and error correction is taken out from the error correction circuit 3 as an output data series and supplied to the interpolation circuit 4, as shown in the third diagram. Each of the output data series of this error correction circuit 3 is /
A bit error pointer is appended to the 0 bit. At this timing.

サブコードS、は、バッファメモリ7から読出されない
Subcode S is not read out from buffer memory 7.

次のフレームF2において、サブコードがバッファメモ
リTのメモリーエリア13に書込まれるト共に、エラー
訂正回路3のバッファメモリのメモリーエリア14にシ
ンボルW!を含むグ個のシンボルが書込まれる。この時
に、既に書込まれているメインデータの1個のシンボル
が読出され。
In the next frame F2, the subcode is written into the memory area 13 of the buffer memory T, and at the same time, the symbol W! is written into the memory area 14 of the buffer memory of the error correction circuit 3. The number of symbols containing the number is written. At this time, one symbol of the main data that has already been written is read out.

エラー検出及びエラー訂正の処理がされて第3図りに示
すように、出力データ系列とされる。上述のデータ処理
が第3 rffl Cに示すように、フレームF3.フ
レームF4.フレームF、の各々において同様になされ
、第3図りに示すように、フレームFl+の期間におい
て弘個のシンボルW、、W、。
After error detection and error correction processing is performed, an output data series is obtained as shown in Figure 3. As shown in the third rffl C, the data processing described above results in frame F3. Frame F4. Similarly, in each of the frames F, there are a large number of symbols W,, W, in the period of the frame Fl+, as shown in the third diagram.

W8.W4が出力データとして取り出される〇コンパク
トディスク上でサブコードs1と同一フレームF1に含
まれるメインデータ(斜線を施した3個のシンボル及び
シンボルW1)に関してエラーポインタが判るのは、フ
レームF、の期間である。このエラーポインタは、ポイ
ンタバッファメモリ11に書込まれており、関係するエ
ラーポインタのうちでエラーを示すものの個数が数えら
れ、その「1数値がスレッショルドの個数を越えた場合
に対応するサブコードがエラーシンボルと判定される。
W8. W4 is extracted as output data - The error pointer can be found regarding the main data (three hatched symbols and symbol W1) included in the same frame F1 as the subcode s1 on the compact disc during the period of frame F. It is. This error pointer is written in the pointer buffer memory 11, and the number of related error pointers that indicate an error is counted, and if the 1 value exceeds the threshold number, the corresponding subcode is Determined as an error symbol.

サブコードに対するバッファメモリ7は、第3図に示さ
れる例では、少なくとも、Sシンボル分の容量を有して
いる必要がある。また。
In the example shown in FIG. 3, the buffer memory 7 for the subcode needs to have a capacity of at least S symbols. Also.

ポインタバッファメモリ11は、サブコードS1の次の
サブコードのエラー判定に必要となるエラーポインタを
貯えておくために、第3図に示される例では、少なくと
も、10シンボルのエラーポインタ(70ビツト)の容
量を有している必要がある。
In the example shown in FIG. 3, the pointer buffer memory 11 stores at least 10 symbol error pointers (70 bits) in order to store error pointers necessary for error determination of the subcode next to subcode S1. It is necessary to have a capacity of

このポインタバッファメモリ11にエラーポインタを書
込む時のアドレス及びエラーポインタを読出す時のアド
レスを制御することにより、インターリーブを行ない、
コンパクトディスク上の同一のフレームに含まれるメイ
ンデータのシンボルのエラーポインタをまとめるように
なされる0これと異なり、ポインタバッファメモリ11
を単に遅延用として用い、この出力のうちで同一のフレ
ームに含まれるシンボルのエラーポインタを抜き取って
判定するようにしても良い。
Interleaving is performed by controlling the address when writing the error pointer to this pointer buffer memory 11 and the address when reading the error pointer,
Unlike this, the pointer buffer memory 11 is configured to collect error pointers of main data symbols included in the same frame on a compact disc.
may be used simply for delay, and error pointers of symbols included in the same frame may be extracted from this output for determination.

実際のコンパクトディスクのエラー訂正符号化では9.
2爪のインターリーブを行・4、っているので。
In actual compact disc error correction encoding, 9.
Because there is a 2-claw interleave in row 4.

第1段階のディンターリーブとエラー訂正によって発生
するエラーポインタを利用してサブコードに関する検出
を行なうようにされる。つまり9第1段階のディンター
リーブとエラー訂正がされ。
Detection regarding subcodes is performed using error pointers generated by the first stage of dinterleaving and error correction. In other words, the first stage of dinterleaving and error correction are performed.

更に第λ段階のディンターリーブとエラー訂正がされた
後では、エラー訂正符号のエラー訂正能力が高いために
、殆どのエラーが訂正されてしまい。
Furthermore, after the λ-th stage of dinterleaving and error correction, most errors are corrected because the error correction code has a high error correction ability.

エラーポインタをサブコードのエラー検出に利用できな
くなるおそれがある。この点がら、エラーポインタの個
数の計数値と比較されるスレッショルドの数は、エラー
訂正符号の訂正能力を考慮して定められる。また、エラ
ー検出用のメインデータに対してCRCコードなどのエ
ラー検出コードが付加されている場合には、このエラー
検出の結果が用いられる。更に、コンパクトディスクの
サブコードは、サブコードのシンクパターンを含んで9
gフレーム分を/単位としている。この(!rビット×
9gフレーム)のサブコードのうちの一部に対してのみ
この発明を適用しても良い。
There is a possibility that the error pointer cannot be used to detect errors in the subcode. In this respect, the number of thresholds to be compared with the count value of the number of error pointers is determined by taking into account the correction ability of the error correction code. Furthermore, if an error detection code such as a CRC code is added to the main data for error detection, the result of this error detection is used. Furthermore, the compact disc subcode contains 9 subcode sync patterns.
The unit is g frames. This (!r bit ×
The present invention may be applied only to a part of the subcodes of the 9g frame).

「発明の効果」 この発明に依れば、メインデータのエラー検出の結果を
利用してコントロール情報データのエラー検出を行なう
ので、演算回路などを含む複雑な+I′7成のエラー訂
正回路をサブコードに関して設ける必要がなく、ハード
ウェアの簡単化及びp−コスト化を図ることができる。
"Effects of the Invention" According to the present invention, errors in control information data are detected using the results of error detection in main data. There is no need to provide a code, and it is possible to simplify the hardware and reduce the p-cost.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明をコンパクトディスクプレーヤに対し
て適用した一実施例の構成を示すブロック図、第2図は
コンパクトディスクに記録されているデータのフレーム
フォーマットを示す路線図。 第3図はこの発明の一実施例の動作説明に用いる路線図
である。 2・・・・・・サブコード分離回路、3・・・・・・エ
ラー訂正回路、7・・・・・・バッファメモリ、8・・
・・・・サブコード処理回路、11・・・・・・ポイン
タノ・:ラフアメモリ0 代理人  杉 浦 正 知 第2図 第3図
FIG. 1 is a block diagram showing the configuration of an embodiment in which the present invention is applied to a compact disc player, and FIG. 2 is a route diagram showing the frame format of data recorded on the compact disc. FIG. 3 is a route map used to explain the operation of an embodiment of the present invention. 2... Subcode separation circuit, 3... Error correction circuit, 7... Buffer memory, 8...
...Subcode processing circuit, 11... Pointer no.: Rafa memory 0 Agent Masaru Sugiura Tomo Figure 2 Figure 3

Claims (1)

【特許請求の範囲】 filエラー訂正符号化がされたディジタル情報信号の
所定長毎にコントロール情報データが付加されて伝送さ
れるデータ伝送装置において、受信された上記ディジタ
ル情報信号のエラー検出を行なう回路と、この回路から
出力されるエラー検出結果を用いて付加されている上記
コントロール情報データのエラー検出を行なうようにし
たデータ伝送装置。 (2)元の順序と異なる順序とするインターリーブを用
いると共に、エラー訂正符号化がされたディジタル情報
信号の所定長毎にコントロール情報データが付加されて
伝送されるデータ伝送装置において、受信された上記フ
ン)0−ル情報データヲ貯えるパンツアメモリと、受信
された上記ディジタル情報信号の順序を元に戻すディン
ターリーブを行なう回路と、このディンターリーブされ
たディジタル情報信号のエラー検出及びエラー訂正の回
路とを設け、このエラー検出の結果により上記バッファ
メモリに貯えられているコントロール情報データのエラ
ー検出を行なうようにしたデータ伝送装置。
[Scope of Claims] A circuit for detecting errors in a received digital information signal in a data transmission device in which a digital information signal subjected to fil error correction encoding is transmitted with control information data added to each predetermined length. and a data transmission device configured to detect errors in the control information data added using the error detection results output from this circuit. (2) The above data received in a data transmission device that uses interleaving in a different order from the original order and transmits control information data added to every predetermined length of an error correction encoded digital information signal. hun) A panzer memory for storing zero-file information data, a circuit for performing dinterleaving to restore the order of the received digital information signals, and a circuit for detecting and correcting errors in the dinterleaved digital information signals. 1. A data transmission device comprising a circuit, and detects an error in control information data stored in the buffer memory based on the result of the error detection.
JP16732482A 1982-09-25 1982-09-25 Data transmitter Pending JPS5957540A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16732482A JPS5957540A (en) 1982-09-25 1982-09-25 Data transmitter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16732482A JPS5957540A (en) 1982-09-25 1982-09-25 Data transmitter

Publications (1)

Publication Number Publication Date
JPS5957540A true JPS5957540A (en) 1984-04-03

Family

ID=15847631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16732482A Pending JPS5957540A (en) 1982-09-25 1982-09-25 Data transmitter

Country Status (1)

Country Link
JP (1) JPS5957540A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55132154A (en) * 1979-03-31 1980-10-14 Fujitsu General Ltd Digital signal processing method
JPS5799881A (en) * 1980-12-15 1982-06-21 Sony Corp Pcm signal transmitter

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55132154A (en) * 1979-03-31 1980-10-14 Fujitsu General Ltd Digital signal processing method
JPS5799881A (en) * 1980-12-15 1982-06-21 Sony Corp Pcm signal transmitter

Similar Documents

Publication Publication Date Title
CA1255771A (en) Error correction system with cross-interleaved reed-solomon code
JPH0770177B2 (en) Digital signal reproducing device
US4802169A (en) Method of and device for storing and reading digital information at option protected or not by an error correcting code
JPS6276825A (en) Code error correcting method
US7058875B2 (en) Method of correcting data on a high-density recording medium
US5453964A (en) Data processing circuit for disc player
US4872171A (en) Method for recording digital data so as to avoid operational error on reproduction
JPS5957540A (en) Data transmitter
JP3520156B2 (en) Digital signal reproducing method and digital signal reproducing apparatus
JPH0795538A (en) Image recording and reproducing device
JP2656915B2 (en) Error correction device
US6226236B1 (en) Information data transfer system
JPH0449313B2 (en)
JP3259359B2 (en) Data reproducing apparatus and method
JP3282425B2 (en) Digital signal recording device
JPH0973736A (en) Device and method for reproducing digital signal
JPH08102152A (en) Digital signal recording method and disk reproducing device
KR100188662B1 (en) Audio error correction apparatus of digital video type recorder
KR0152771B1 (en) Error detecting device for digital magnetic recording/reproducing player
JP4083070B2 (en) Encoding device, decoding device, encoding method, and decoding method
KR100257622B1 (en) Data demodulation method
JP3291371B2 (en) Block identification signal processor
JPS60185262A (en) Recording and reproducing system of video format signal
JPH02143977A (en) Reproducing device
JPS59110012A (en) Recording system for pcm signal