JPS5951077B2 - Non-volatile semiconductor memory - Google Patents

Non-volatile semiconductor memory

Info

Publication number
JPS5951077B2
JPS5951077B2 JP51123217A JP12321776A JPS5951077B2 JP S5951077 B2 JPS5951077 B2 JP S5951077B2 JP 51123217 A JP51123217 A JP 51123217A JP 12321776 A JP12321776 A JP 12321776A JP S5951077 B2 JPS5951077 B2 JP S5951077B2
Authority
JP
Japan
Prior art keywords
insulating film
gate
floating gate
memory element
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51123217A
Other languages
Japanese (ja)
Other versions
JPS5348426A (en
Inventor
寿源 小平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suwa Seikosha KK
Original Assignee
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suwa Seikosha KK filed Critical Suwa Seikosha KK
Priority to JP51123217A priority Critical patent/JPS5951077B2/en
Publication of JPS5348426A publication Critical patent/JPS5348426A/en
Publication of JPS5951077B2 publication Critical patent/JPS5951077B2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/788Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881Programmable transistors with only two possible levels of programmation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)

Description

【発明の詳細な説明】 本発明は、フローティングゲートMOSFET形不揮発
性半導体メモリーに関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a floating gate MOSFET type nonvolatile semiconductor memory.

本発明は、フローティングゲートMOSFET形不揮発
性半導体メモリー素子をその電極付ゲートを基板に対し
て、常に逆バイアスを施こして用いることにより、フロ
ーティングゲート内に蓄積した電荷の飛散を防止し、メ
モリー素子の不揮発性を飛躍的に向上させることにある
The present invention uses a floating gate MOSFET type non-volatile semiconductor memory element by always applying a reverse bias to the electroded gate with respect to the substrate, thereby preventing the scattering of charges accumulated in the floating gate, and improving the memory element. The aim is to dramatically improve the non-volatility of

近年来、集積回路が高密度化、小形化、省エネルギー化
の方向に発達してきたが、記憶素子としては、フェライ
トコア等の磁石、磁性体を用いる方法から、MIS、I
Cフリップフロップ回路メモリー等、IC回路内に、I
Cと同時に作り込める記憶素子へと変つてきている。
In recent years, integrated circuits have developed in the direction of higher density, smaller size, and energy savings.
In an IC circuit such as a C flip-flop circuit memory, I
It is becoming a memory element that can be manufactured at the same time as C.

MOSFETは、基板に対して、ゲート電極へ電圧を加
える事によつて、ドレインソース間の電気抵抗を変えて
、増幅作用、スイッチング等を行なうものであるが、こ
の場合、ゲート電極へ電圧を加える代りに、ゲート絶縁
膜中にポテンシャルの丼を作り、これに電子を蓄積し、
この蓄積された電子の電果効果を用ぃて、MISFET
を「ON」させて用いるのが、一般的なMISFET形
記憶素子である。ここにおいて、ゲート絶縁膜中に設け
たポテンシャルの丼に蓄積された電子がリークせず、半
永久的に、そのポテンシャルの丼の中に留まれば、この
MISFET形記素子は、常に導通状態を続け、つまり
、不揮発性記憶素子として、従来における、IC基板中
に同時に、あるいは、IC製作工程と、ほぼ同様な工程
により製作することが可能となる。
MOSFETs perform amplification, switching, etc. by changing the electrical resistance between the drain and source by applying voltage to the gate electrode with respect to the substrate.In this case, applying voltage to the gate electrode Instead, a potential bowl is created in the gate insulating film and electrons are stored in it.
Using the electric effect of the accumulated electrons, MISFET
A general MISFET type memory element is used by turning it "ON". Here, if the electrons accumulated in the potential bowl provided in the gate insulating film do not leak and remain semi-permanently in the potential bowl, this MISFET type element will always remain in a conductive state. In other words, it is possible to manufacture the nonvolatile memory element simultaneously in a conventional IC substrate or by using substantially the same process as the IC manufacturing process.

又この様なMISFET形記憶素子は、MOSトランジ
スターとほぼ同程度の大きさに作る事が出来、1素子が
1ビットとして使うことができる為に、多数ビットを非
常に小さくする事が可能である。MISFET型不揮発
性記憶素子として、現在までに考えられているものは大
別して、2種類あり、1つは、ゲート絶縁膜をシリコン
基板と平行に2種類の絶縁物質を重ね合わせて設け、こ
の2層の絶縁膜の界面中に、ポテンシャルの丼を生じさ
せ、その界面中のポテンシャルの丼に、電子を蓄積せし
めて用いるものと、他の1つは、ゲートI絶縁膜内にフ
ローティングゲートと称する、電荷保持特性の良い物質
を外界と隔絶して、設け、このフローティングゲートに
電子を蓄積して、この電子の電界効果により、MOSト
ランジスターのゲート電極に電圧を加えた状態と等しい
効果を得夕るものである。この場合のフローティングゲ
ートとしては、半導体物質である、ケイ素の多結晶体、
又はそのケイ素の多結晶体をP形、あるいはN形に不純
物拡散をしたもの、及び導体金属が考えられている。し
かるに前者における、MISFET形不揮発性記憶素子
では、2層の絶縁膜界面面積はチヤンネル部面積より大
きく、つまり実効的に必要な2層界面或以外にも、ポテ
ンシヤルの丼が生じており、チヤンネル部真上の界面以
外に電子が移動したり、又、さらに二層界面が切れてい
る所では、電子は、素子外にリークし、記憶素子の不揮
発性が十分に達成できない。
Also, such a MISFET type memory element can be made to be approximately the same size as a MOS transistor, and since one element can be used as one bit, it is possible to make multiple bits extremely small. . There are two types of MISFET type non-volatile memory elements that have been considered up to now.One is that the gate insulating film is formed by overlapping two types of insulating materials in parallel with the silicon substrate. One is to generate a potential bowl in the interface of the insulating film of the layer and accumulate electrons in the potential bowl in the interface, and the other is called a floating gate in the gate I insulating film. , a material with good charge retention characteristics is provided isolated from the outside world, and electrons are accumulated in this floating gate, and the electric field effect of these electrons produces an effect equivalent to that of applying a voltage to the gate electrode of a MOS transistor. It is something that In this case, the floating gate is a polycrystalline silicon material, which is a semiconductor material.
Alternatively, silicon polycrystals with impurities diffused into P-type or N-type, and conductive metals are considered. However, in the former MISFET type non-volatile memory element, the area of the interface between the two layers of insulating films is larger than the area of the channel part.In other words, in addition to the effectively necessary two-layer interface, a potential bowl is created, and the area of the interface between the two layers is larger than the area of the channel part. If electrons move to areas other than the interface directly above, or where the two-layer interface is broken, electrons leak out of the element, making it impossible to achieve sufficient non-volatility of the memory element.

後者における不揮発性記憶素子の場合、フローテイング
ゲートに蓄積された電子は、そのフローテイングゲート
の回りを同一物質の絶縁膜でおおわれている場合であつ
ても、プレーナー技術により製造する限り、フローテイ
ングゲートの下方の絶縁膜と上部の絶縁膜は同時に作る
事ができず、2回に分けて、主にSiO2を用いて作り
込んでいるので、その接合界面の不整により、電荷のト
ラツプができやすく、その界面を通して電子が逃げ易い
。さらにフローテイングゲート形の場合は、特にそのフ
ローテイングゲートを囲んでいる絶縁膜自身を通して逃
げる電子の量が問題となる。又さらには、フローテイン
グゲートの下方の絶縁膜は製作工程上、比較的ち密な良
質なSiO。膜が形成されるのに反して上部の絶縁膜の
場合は、気相反応を用いて、低温でSiO。を形成する
為にトラツプが生じやすく、よつて、この上部の絶縁膜
を通して、フローテイングゲートに蓄積した電子が時間
と共に飛散してしまう事が重要な問題点となつている。
本発明は、フローテイングゲートMISFET不.揮発
性記憶素子において、かかる欠点を除去し、蓄積された
電荷を半永久的に保持せしめたものである。
In the case of the latter type of non-volatile memory element, the electrons accumulated in the floating gate will not float as long as they are manufactured using planar technology, even if the floating gate is covered with an insulating film of the same material. The insulating film below the gate and the insulating film above the gate cannot be formed at the same time, and are made in two steps, mainly using SiO2, so the irregularity of the bonding interface can easily cause charge traps. , electrons can easily escape through that interface. Furthermore, in the case of a floating gate type, the amount of electrons escaping through the insulating film itself surrounding the floating gate poses a problem. Furthermore, the insulating film below the floating gate is made of relatively dense and high-quality SiO due to the manufacturing process. On the other hand, in the case of the upper insulating film, the SiO film is formed at low temperature using a gas phase reaction. A major problem is that the electrons accumulated in the floating gate will scatter over time through the upper insulating film.
The present invention provides a floating gate MISFET. This is a volatile memory element that eliminates these drawbacks and retains accumulated charges semi-permanently.

第1図は代表的なMOSFETの断面図であつて、基板
1にドレイン2、ソース3の拡散をし、jそのチヤンネ
ル部にゲート絶縁膜4を介して、ゲート電極7を設け、
ドレイン、ソースより、各々電極8,6を取り出してあ
る。
FIG. 1 is a cross-sectional view of a typical MOSFET, in which a drain 2 and a source 3 are diffused in a substrate 1, and a gate electrode 7 is provided in the channel portion via a gate insulating film 4.
Electrodes 8 and 6 are taken out from the drain and source, respectively.

ゲート電極7に基板に対して電圧を加えるとチヤンネル
部に反転層が生じ、電極6,8間が導通状態となる。こ
のよ4うにチヤンネル部に反転層を生じさせる為に、ゲ
ート電極に、電圧を加える代りにチヤンネル上部の絶縁
膜中に、フローテイングゲートを設け、このフローテイ
ングゲートに電荷を蓄積して、その電界効果により、ド
レイン、ソース間を導通状態にする装置がフローテイン
グゲートMISFET形不揮発性記憶素子であり、その
代表的なものの断面構造を示したものが第2図であつて
、9は基板、10,11はそれぞれ、ソース、ドレイン
拡散、12はゲート絶縁膜、13はフローテイングゲー
ト、14はSiO2絶縁膜、15,16はソース、ドレ
イン電極である。さらに本発明を実施したフローテイン
グゲートMISFET型不揮発性記′憶素子の構造を示
す断面図が第3図であつて、17が基板であり、18,
19がそれぞれソース、ドレイン拡散部、20がゲート
絶縁膜、21がフローテイングゲート、22がは気相反
応により形成したSiO,絶縁膜、23が電極付ゲート
AL24,25がそれぞれソース、ドレイン電極である
。この記憶素子は、常に電極付ゲート23を基板17に
対して、逆にバイアスして用いる事により、フローテイ
ング21に蓄積した電荷が、そのフローテイングゲート
上部の絶縁膜22を通して逃げるのを阻止し、フローテ
イングゲートの電荷の保持を半永久的にする事ができる
。つまり、Pチヤンネル形の場合は、基板17はN形基
板を用いソース、ドレイン19にP形不純物を拡散し、
このPN接合のアバランシユ降伏により、電子をフロー
テイングゲート21に注入する。そしてこの装置の使用
時には常に電極付ゲート23を基板17に対して、負電
圧にバイアスしておけば、その電界により、フローテイ
ングゲート内の電子は、絶縁膜22方向へは全く逃げる
事ができずに、電子の保持特性がきわめて良好となり、
この記憶素子の不揮発性が飛躍的に増大するものと思わ
れる。本発明における構造のフローテイングゲートMI
SFET形不揮発性記憶素子は、従来におけるフローテ
イングゲートMISFET形不揮発性記憶素子の製造工
程とほとんど同様な手順により作り出す事が可能であり
、製造装置の変更をほとんどしな<ても、不揮発特性の
良好な記憶素子の製造が可能である。
When a voltage is applied to the gate electrode 7 with respect to the substrate, an inversion layer is generated in the channel portion, and the electrodes 6 and 8 become electrically conductive. In order to generate an inversion layer in the channel portion in this way, instead of applying voltage to the gate electrode, a floating gate is provided in the insulating film at the top of the channel, and charges are accumulated in this floating gate. A floating gate MISFET type nonvolatile memory element is a device that brings conduction between the drain and the source using an electric field effect, and FIG. 2 shows a cross-sectional structure of a typical device. 10 and 11 are source and drain diffusions, 12 is a gate insulating film, 13 is a floating gate, 14 is an SiO2 insulating film, and 15 and 16 are source and drain electrodes. Further, FIG. 3 is a cross-sectional view showing the structure of a floating gate MISFET type nonvolatile memory element embodying the present invention, in which 17 is a substrate, 18,
19 is a source and drain diffusion part, 20 is a gate insulating film, 21 is a floating gate, 22 is an SiO insulating film formed by a gas phase reaction, 23 is a gate with an electrode AL24 and 25 are a source and drain electrode, respectively. be. In this memory element, the gate 23 with an electrode is always biased in the opposite direction to the substrate 17, thereby preventing the charges accumulated in the floating 21 from escaping through the insulating film 22 above the floating gate. , it is possible to semipermanently retain the charge on the floating gate. In other words, in the case of a P channel type, an N type substrate is used as the substrate 17, and P type impurities are diffused into the source and drain 19.
Electrons are injected into the floating gate 21 by this avalanche breakdown of the PN junction. When using this device, if the gate 23 with electrode is always biased to a negative voltage with respect to the substrate 17, the electric field will prevent the electrons in the floating gate from escaping towards the insulating film 22. The electron retention properties are extremely good without any
It is believed that the nonvolatility of this memory element will be dramatically increased. Floating gate MI of the structure in the present invention
SFET-type non-volatile memory elements can be produced using almost the same manufacturing process as conventional floating-gate MISFET-type non-volatile memory elements, and the non-volatile characteristics can be maintained even with almost no changes to the manufacturing equipment. It is possible to manufacture a good memory element.

これはNチヤンネル形の場合にも同様に有効であり、こ
の場合には、フローテイングゲートに正電荷を蓄積して
使用されるから、その電荷の保持の為には、電極付ゲー
ト23に、基板17に対して、正電圧を加えて使用する
ものとする。さらに電極付ゲート23は大きい程、電荷
飛散阻止の効果が大であり、出来得る限り大きくすれば
、いつそう不揮発特性が向上する。上述の如く、本発明
は、ゲート電極には記憶保持時、該半導体基板に対して
逆バイアス電圧が印加されたから、フローテイングゲー
ト内に蓄積された電荷の飛散を防止し、メモリー素子の
不揮発性を飛躍的に向上することができる。
This is similarly effective in the case of the N-channel type. In this case, positive charges are stored in the floating gate and used, so in order to retain the charges, the electroded gate 23 must be It is assumed that a positive voltage is applied to the substrate 17 during use. Furthermore, the larger the electroded gate 23 is, the greater the effect of preventing charge scattering, and if it is made as large as possible, the non-volatile characteristics will be improved. As described above, in the present invention, since a reverse bias voltage is applied to the gate electrode with respect to the semiconductor substrate during storage, the charge accumulated in the floating gate is prevented from scattering, and the non-volatile state of the memory element is improved. can be dramatically improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は代表的なMOSFETの1例の断面図を示した
ものであり、第2図は、従来におけるフカーテイングゲ
ートMISFET形不揮発性記憶素子の代表的な構造を
示す断面図であり、第3図は本発明を実施した不揮発性
記憶素子の構造の1例を示す断面図である。 1,9,17・・・・・・基板、2,10,18・・・
・・・ソース拡散部、3,11,19・・・・・・ドレ
イン拡散部、4,12,20・・・・・・ゲート絶縁被
膜、5・・・・・・酸化絶縁被膜、14,22・・・・
・・CVD−SiO2絶縁被膜、13,21・・・・・
・フローテイングゲート、8,15,24・・・・・・
ソース電極、6,16,25・・・・・・ドレイン電極
、7・・・・・・ゲート電極、23・・・・・・電極付
ゲート。
FIG. 1 shows a cross-sectional view of one example of a typical MOSFET, and FIG. 2 shows a cross-sectional view of a typical structure of a conventional floating gate MISFET type nonvolatile memory element. FIG. 3 is a sectional view showing an example of the structure of a nonvolatile memory element embodying the present invention. 1, 9, 17... substrate, 2, 10, 18...
... Source diffusion part, 3, 11, 19... Drain diffusion part, 4, 12, 20... Gate insulating film, 5... Oxide insulating film, 14, 22...
・・CVD-SiO2 insulation coating, 13, 21...
・Floating gate, 8, 15, 24...
Source electrode, 6, 16, 25...Drain electrode, 7...Gate electrode, 23...Gate with electrode.

Claims (1)

【特許請求の範囲】[Claims] 1 半導体基板内に設けたソースドレインと、該ソース
ドレイン間のチャンネル上に設けた第1絶縁膜と、該第
1絶縁膜に設けられたフローティングゲートと、該フロ
ーティングゲートを被覆して形成された第2絶縁膜と、
該第2絶縁膜上に設けられたゲート電極とからなる不揮
発性半導体メモリーにおいて、該ゲート電極には記憶保
持時、該半導体基板に対して逆バイアス電圧が印加され
てなることを特徴とする不揮発性半導体メモリー。
1. A source/drain provided in a semiconductor substrate, a first insulating film provided on a channel between the source/drain, a floating gate provided on the first insulating film, and a device formed by covering the floating gate. a second insulating film;
A nonvolatile semiconductor memory comprising a gate electrode provided on the second insulating film, wherein a reverse bias voltage is applied to the gate electrode with respect to the semiconductor substrate during memory retention. sexual semiconductor memory.
JP51123217A 1976-10-14 1976-10-14 Non-volatile semiconductor memory Expired JPS5951077B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP51123217A JPS5951077B2 (en) 1976-10-14 1976-10-14 Non-volatile semiconductor memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51123217A JPS5951077B2 (en) 1976-10-14 1976-10-14 Non-volatile semiconductor memory

Publications (2)

Publication Number Publication Date
JPS5348426A JPS5348426A (en) 1978-05-01
JPS5951077B2 true JPS5951077B2 (en) 1984-12-12

Family

ID=14855087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51123217A Expired JPS5951077B2 (en) 1976-10-14 1976-10-14 Non-volatile semiconductor memory

Country Status (1)

Country Link
JP (1) JPS5951077B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5998397A (en) * 1982-11-26 1984-06-06 Mitsubishi Electric Corp Nonvolatile semiconductor storage device
JP5811800B2 (en) 2011-11-18 2015-11-11 富士通株式会社 Control circuit and electronic equipment

Also Published As

Publication number Publication date
JPS5348426A (en) 1978-05-01

Similar Documents

Publication Publication Date Title
US4360900A (en) Non-volatile semiconductor memory elements
US6777282B2 (en) Method of manufacturing a semiconductor memory device having a memory cell portion including MISFETs with a floating gate and a peripheral circuit portion with MISFETs
JP2817500B2 (en) Nonvolatile semiconductor memory device
US6229175B1 (en) Nonvolatile memory
KR20050035895A (en) Dielectric storage memory cell (monos) having high permittivity top dielectric and method therefor
US4257056A (en) Electrically erasable read only memory
JPH11135654A (en) Split-gate flash memory cell structure
KR0138312B1 (en) Manufacturing method of non-volatile semiconductor memory device
TW201740490A (en) Method of manufacturing semiconductor device
US4019198A (en) Non-volatile semiconductor memory device
US4233616A (en) Semiconductor non-volatile memory
US4242737A (en) Non-volatile semiconductor memory elements
US5019881A (en) Nonvolatile semiconductor memory component
JPS5951077B2 (en) Non-volatile semiconductor memory
US20070194378A1 (en) Eeprom memory cell for high temperatures
JPH02295169A (en) Nonvolatile semiconductor memory
JP2000269367A (en) Semiconductor storage device
JPH0450754B2 (en)
JPH0227773A (en) Manufacture of nonvolatile semiconductor memory
JPH03132079A (en) Semiconductor involatile memory device
JPS5939910B2 (en) Fukihatsu Seiki Oxoshi
US20060003516A1 (en) Flash memory devices on silicon carbide
JP2016213300A (en) Semiconductor memory device
JP2782501B2 (en) Method for manufacturing nonvolatile semiconductor memory device
JPH0964210A (en) Semiconductor integrated circuit device and manufacture method thereof