JPS5949745B2 - クロック選択方式 - Google Patents
クロック選択方式Info
- Publication number
- JPS5949745B2 JPS5949745B2 JP55123428A JP12342880A JPS5949745B2 JP S5949745 B2 JPS5949745 B2 JP S5949745B2 JP 55123428 A JP55123428 A JP 55123428A JP 12342880 A JP12342880 A JP 12342880A JP S5949745 B2 JPS5949745 B2 JP S5949745B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- clock
- rectangular wave
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
本発明はデータ信号をこのデータ信号の周波数と実質的
に同一の周波数のクロック信号でサップ’リングするた
めのクロック選択方式に関する。
に同一の周波数のクロック信号でサップ’リングするた
めのクロック選択方式に関する。
一般に、ディジタル通信における受信装置においては、
データ信号をサンプリングする場合、デー〜夕信号から
抽出したクロック信号によつてサンプリングしている。
このために、ＰＬＬ回路（位相ロックループ回路）によ
り構成されたクロック抽出回路を備えなければならない
。これに対し、最近、ある地域に共通のクロックを設置
し、このクロックからのクロック信号をデイストリビユ
ータにより各局に供給するようにし、この結果、各局に
おけるデータ信号のサンプリングをこのクロック信号に
よつて行うようになつた。しかしながら、データ信号お
よびクロック信号も伝送路を介して供給されるのでジッ
ターを含んでおり、たとえ周波数が同一でも位相関係は
不明である。従つて、データ信号をこのクロック信号で
そのままサンプリングを行うと、データ信号の不確定領
域（”１”より”ｏ’’もしくは”０”より” １”へ
データが変化する遷移時間帯）がサンプリングされる可
能性があり、この結果、データ読取誤り発生確率が大で
あるという問題点がある。本発明の目的は、クロック信
号の立下りもしくは立上りがデータ信号の不確定領域に
あるか否かを判別して、立下りが不確定領域にあるとき
には立上りでデータ信号をサンプリンダし、逆に立上り
が不確定領域にあるときには立下りでデータ信号をサン
プリングするという構想にもとづき、データ信号の不確
定領域のサンプリングをなくし、従つて、データ読取誤
り発生確率を小にして、前述の従来方式の問題点を解決
することにある。
データ信号をサンプリングする場合、デー〜夕信号から
抽出したクロック信号によつてサンプリングしている。
このために、ＰＬＬ回路（位相ロックループ回路）によ
り構成されたクロック抽出回路を備えなければならない
。これに対し、最近、ある地域に共通のクロックを設置
し、このクロックからのクロック信号をデイストリビユ
ータにより各局に供給するようにし、この結果、各局に
おけるデータ信号のサンプリングをこのクロック信号に
よつて行うようになつた。しかしながら、データ信号お
よびクロック信号も伝送路を介して供給されるのでジッ
ターを含んでおり、たとえ周波数が同一でも位相関係は
不明である。従つて、データ信号をこのクロック信号で
そのままサンプリングを行うと、データ信号の不確定領
域（”１”より”ｏ’’もしくは”０”より” １”へ
データが変化する遷移時間帯）がサンプリングされる可
能性があり、この結果、データ読取誤り発生確率が大で
あるという問題点がある。本発明の目的は、クロック信
号の立下りもしくは立上りがデータ信号の不確定領域に
あるか否かを判別して、立下りが不確定領域にあるとき
には立上りでデータ信号をサンプリンダし、逆に立上り
が不確定領域にあるときには立下りでデータ信号をサン
プリングするという構想にもとづき、データ信号の不確
定領域のサンプリングをなくし、従つて、データ読取誤
り発生確率を小にして、前述の従来方式の問題点を解決
することにある。
以下、図面により本発明を説明する。第１図は本発明の
一実施例としてのデイジタル受信装置のブロツク回路図
である。
一実施例としてのデイジタル受信装置のブロツク回路図
である。
第１図において、変化点検出回路１は遅延回路１１（遅
延時間τ）と排他的論理和回路１２と備えており、デー
夕信号Ｓ１の変化点を検出して時間幅τの矩形波信号Ｓ
３を送出する。この場合、矩形波信号Ｓ３の゛１”状態
はデータ信号Ｓ１の不確定領域を包含する様に依り決め
られた保護時間帯を示す。立下りおよび立上り微分回路
２は、クロツク信号Ｓ４を反転するインバータ２１．イ
ンバータ２１の出力信号Ｓ５を遅延させる遅延回路２２
（遅延時間τ）、クロツク信号Ｓ４と遅延回路２２の
出力信号Ｓ６とのノア論理演算を行うノア回路２３を備
えている。これら３つの素子２１， ２２， ２３はク
ロツク信号Ｓ４の立下りを検出して時間幅τの矩形波信
号Ｓ８を送出する。さらに、立下りおよび立上り微分回
路２は、信号Ｓ６を反転するインバータ２４と、インバ
ータ２４の出力信号Ｓ７とインバータ２１の出力信号Ｓ
５とのノア論理演算を行うノア回路２５とを備えている
。これらの素子２１， ２２， ２４， ２５はクロツ
ク信号Ｓ４の立上りを検出して時間幅τの矩形彼信号Ｓ
９を送出する。ナンド回路により構成される位相比較回
路３は信号Ｓ３と信号Ｓ８との位相を比較するものであ
る。
延時間τ）と排他的論理和回路１２と備えており、デー
夕信号Ｓ１の変化点を検出して時間幅τの矩形波信号Ｓ
３を送出する。この場合、矩形波信号Ｓ３の゛１”状態
はデータ信号Ｓ１の不確定領域を包含する様に依り決め
られた保護時間帯を示す。立下りおよび立上り微分回路
２は、クロツク信号Ｓ４を反転するインバータ２１．イ
ンバータ２１の出力信号Ｓ５を遅延させる遅延回路２２
（遅延時間τ）、クロツク信号Ｓ４と遅延回路２２の
出力信号Ｓ６とのノア論理演算を行うノア回路２３を備
えている。これら３つの素子２１， ２２， ２３はク
ロツク信号Ｓ４の立下りを検出して時間幅τの矩形波信
号Ｓ８を送出する。さらに、立下りおよび立上り微分回
路２は、信号Ｓ６を反転するインバータ２４と、インバ
ータ２４の出力信号Ｓ７とインバータ２１の出力信号Ｓ
５とのノア論理演算を行うノア回路２５とを備えている
。これらの素子２１， ２２， ２４， ２５はクロツ
ク信号Ｓ４の立上りを検出して時間幅τの矩形彼信号Ｓ
９を送出する。ナンド回路により構成される位相比較回
路３は信号Ｓ３と信号Ｓ８との位相を比較するものであ
る。
つまり、データ信号Ｓ１の不確定領域とクロツク信号Ｓ
４の立下りとが重畳しているか否かを判別している。重
畳していなければ位相比較回路３の出力信号Ｓ１０は”
１”状態が保持される。逆に、重畳したときには出力信
号Ｓ１０ば１゛状態から゛０”状態に変る。同様に、ナ
ンド回路により構成される位相比較回路４は信号Ｓ３と
信号Ｓ，との位相を比較するものであつて、デ一夕信号
Ｓ１の不確定領域とクロツク信号Ｓ４の立上り （反転
信号Ｓ５の立下り）とが重畳しているか否かを判別して
いる。クロツク選択回路５は、位相比較回路３，４に接
続されたラツチ回路５１．およびナンド回路５２， ５
３， ５４を備えている。ラツチ回路５１の第１の状態
、すなわち、信号Ｓ１２およびＳ１３がそれぞれ”０”
および８ビの状態は、信号Ｓ１０が”１”に保持されて
いる状態である。従つて、この場合には、クロツク信号
Ｓ４の立下りはデータ信号Ｓ１の不確定領域に重畳して
いなく、且つ、クロツク信号Ｓ４の反転信号Ｓ５がナン
ド回路５３， ５４を通過して信号Ｓ１４となる。この
信号Ｓ１４の立上り（タロツク信号Ｓ４の立下りに相当
）によつてＤフリツプフロツプ６がトリガされてデータ
信号Ｓ１が転送される。また、ラツチ回路５１の第２の
状態、すなわち、信号Ｓ１。およびＳ１３がそれぞれ゛
１゛および゛０゛の状態は信号Ｓ１１が”１゛に保持さ
れている状態である。従つて、この場合には、クロツク
信号Ｓ４の立上りはデータ信号Ｓ１の不確定領域に重畳
していなく、且つ、クロツク信号Ｓ４がナンド回路５２
， ５４を通過して信号Ｓ１４となる。この信号Ｓ１４
の立上り （クロツク信号Ｓ４の立上りに相当）によつ
てＤフリツプフロツプ６がトリガされてデータ信号Ｓ１
が転送される。なお、夕ロツク信号Ｓ４の立下りおよび
立上りいずれもデータ信号Ｓ１の不確定領域に重畳して
いなければ、信号Ｓ１０およびＳ１１の両方とも゛１”
であり、従つて、ラツチ回路５１は不変である。この場
合には、以前の状態における動作に依存する。たとえば
、クロツク信号Ｓ４の立下りによつてＤフリツプフロツ
プ６がトリガされていれば、以後もクロツク信号Ｓ４の
立下りによつてトリガされる。第２図１〜第２図１３は
第１図の回路内に現われる信号のタイミング図である。
第２図１〜第２図１３を参照してさらに第１図の回路動
作を説明する。変化点検出回路１において、第２図１に
示すデータ信号Ｓ１は遅延回路１１によつて時間τだけ
遅延されて第２図２に示す信号Ｓ２が得られる。信号Ｓ
１と信号Ｓ２との一致、不一致が排他的論理回路１２に
よつて演算され、第２図３に示す矩形波信号Ｓ３が得ら
れる。他方、立下りおよび立下り微分回路２においては
、第２図４に示すタロツク信号Ｓ４はインバータ２１に
よつて反転されて第２図５に示す反転信号Ｓ５が得られ
る。反転信号Ｓ５は遅延回路２２によつて時間τだけ遅
延されて第２図６に示す信号Ｓ６が得られる。さらに、
信号Ｓ６はインバータ２４によつて反転され、第２図７
に示す信号Ｓ７が得られる。２つの信号Ｓ４およびＳ６
のノア”論理をノア回路２３によつて行うと、第２図８
に示す矩形波信号Ｓ８が得られる。
４の立下りとが重畳しているか否かを判別している。重
畳していなければ位相比較回路３の出力信号Ｓ１０は”
１”状態が保持される。逆に、重畳したときには出力信
号Ｓ１０ば１゛状態から゛０”状態に変る。同様に、ナ
ンド回路により構成される位相比較回路４は信号Ｓ３と
信号Ｓ，との位相を比較するものであつて、デ一夕信号
Ｓ１の不確定領域とクロツク信号Ｓ４の立上り （反転
信号Ｓ５の立下り）とが重畳しているか否かを判別して
いる。クロツク選択回路５は、位相比較回路３，４に接
続されたラツチ回路５１．およびナンド回路５２， ５
３， ５４を備えている。ラツチ回路５１の第１の状態
、すなわち、信号Ｓ１２およびＳ１３がそれぞれ”０”
および８ビの状態は、信号Ｓ１０が”１”に保持されて
いる状態である。従つて、この場合には、クロツク信号
Ｓ４の立下りはデータ信号Ｓ１の不確定領域に重畳して
いなく、且つ、クロツク信号Ｓ４の反転信号Ｓ５がナン
ド回路５３， ５４を通過して信号Ｓ１４となる。この
信号Ｓ１４の立上り（タロツク信号Ｓ４の立下りに相当
）によつてＤフリツプフロツプ６がトリガされてデータ
信号Ｓ１が転送される。また、ラツチ回路５１の第２の
状態、すなわち、信号Ｓ１。およびＳ１３がそれぞれ゛
１゛および゛０゛の状態は信号Ｓ１１が”１゛に保持さ
れている状態である。従つて、この場合には、クロツク
信号Ｓ４の立上りはデータ信号Ｓ１の不確定領域に重畳
していなく、且つ、クロツク信号Ｓ４がナンド回路５２
， ５４を通過して信号Ｓ１４となる。この信号Ｓ１４
の立上り （クロツク信号Ｓ４の立上りに相当）によつ
てＤフリツプフロツプ６がトリガされてデータ信号Ｓ１
が転送される。なお、夕ロツク信号Ｓ４の立下りおよび
立上りいずれもデータ信号Ｓ１の不確定領域に重畳して
いなければ、信号Ｓ１０およびＳ１１の両方とも゛１”
であり、従つて、ラツチ回路５１は不変である。この場
合には、以前の状態における動作に依存する。たとえば
、クロツク信号Ｓ４の立下りによつてＤフリツプフロツ
プ６がトリガされていれば、以後もクロツク信号Ｓ４の
立下りによつてトリガされる。第２図１〜第２図１３は
第１図の回路内に現われる信号のタイミング図である。
第２図１〜第２図１３を参照してさらに第１図の回路動
作を説明する。変化点検出回路１において、第２図１に
示すデータ信号Ｓ１は遅延回路１１によつて時間τだけ
遅延されて第２図２に示す信号Ｓ２が得られる。信号Ｓ
１と信号Ｓ２との一致、不一致が排他的論理回路１２に
よつて演算され、第２図３に示す矩形波信号Ｓ３が得ら
れる。他方、立下りおよび立下り微分回路２においては
、第２図４に示すタロツク信号Ｓ４はインバータ２１に
よつて反転されて第２図５に示す反転信号Ｓ５が得られ
る。反転信号Ｓ５は遅延回路２２によつて時間τだけ遅
延されて第２図６に示す信号Ｓ６が得られる。さらに、
信号Ｓ６はインバータ２４によつて反転され、第２図７
に示す信号Ｓ７が得られる。２つの信号Ｓ４およびＳ６
のノア”論理をノア回路２３によつて行うと、第２図８
に示す矩形波信号Ｓ８が得られる。
この矩形波信号Ｓ８はクロツク信号Ｓ４の立下り変化点
を示している。また、２つの信号Ｓ５およびＳ７のノア
論理をノア回路２５によつて行うと、第２図９に示す矩
形波信号Ｓ９が得られる。この矩形波信号Ｓ，は反転信
号Ｓ５の立下り変化点を示しており、つまり、クロツク
信号Ｓ４の立上り変化点を示している。このようなクロ
ツク信号Ｓ４の立下り変化点（信号Ｓ８に相当）および
立上り変化点（信号Ｓ９相当）がデータ信号Ｓ１の不確
定領域に重畳しているか否かの判別が位相比較器３およ
び４によつて行われる。
を示している。また、２つの信号Ｓ５およびＳ７のノア
論理をノア回路２５によつて行うと、第２図９に示す矩
形波信号Ｓ９が得られる。この矩形波信号Ｓ，は反転信
号Ｓ５の立下り変化点を示しており、つまり、クロツク
信号Ｓ４の立上り変化点を示している。このようなクロ
ツク信号Ｓ４の立下り変化点（信号Ｓ８に相当）および
立上り変化点（信号Ｓ９相当）がデータ信号Ｓ１の不確
定領域に重畳しているか否かの判別が位相比較器３およ
び４によつて行われる。
位相比較回路３， ４の出力信号Ｓ１０およびＳ１１は
、それぞれ、第２図１０および第２図１１に示すように
なる。このように、信号Ｓ１０に”０”状態が発生して
いることは、クロツク信号Ｓ４の立下り変化点がデータ
信号の不確定領域に重畳していることを意味する。従つ
て、この場合には、タロツク選択回路５のラツチ回路５
１は第２の状態に保持され、すなわち、信号Ｓ１２，Ｓ
１３が、それぞれ、”１”，”Ｏ”に保持される。この
結果、クロツク信号Ｓ４がナンド回路５２，５４を通過
して信号Ｓ１４となり、従つて、データ信号Ｓ１はクロ
ツク信号Ｓ４の立上りによつてサンプリングされること
になる。このサンプリング結果は、第２図１３に示すよ
うな信号Ｓ１５となる。このように、クロツク信号Ｓ４
の立上り変化点がデー汐信号Ｓ１の不確定領域に重畳し
た場合には、データ信号Ｓ１はクロツク信号Ｓ１の立上
りによつてサンプリングされる。これとは逆に、クロツ
ク信号Ｓ４の立上り変化点がデータ信号Ｓ１の不確定領
域に重畳した場合には、データ信号Ｓ１はクロツク信号
Ｓ１の立下りによつてサンプリングされる。ただし、図
においては、反転信号Ｓ５の立上りによつてサンプリン
グされることになる。なお、第２図において、遅延回路
１１および２２の遅延時間を同一のτとしたが、必ずし
も同一である必要はない。
、それぞれ、第２図１０および第２図１１に示すように
なる。このように、信号Ｓ１０に”０”状態が発生して
いることは、クロツク信号Ｓ４の立下り変化点がデータ
信号の不確定領域に重畳していることを意味する。従つ
て、この場合には、タロツク選択回路５のラツチ回路５
１は第２の状態に保持され、すなわち、信号Ｓ１２，Ｓ
１３が、それぞれ、”１”，”Ｏ”に保持される。この
結果、クロツク信号Ｓ４がナンド回路５２，５４を通過
して信号Ｓ１４となり、従つて、データ信号Ｓ１はクロ
ツク信号Ｓ４の立上りによつてサンプリングされること
になる。このサンプリング結果は、第２図１３に示すよ
うな信号Ｓ１５となる。このように、クロツク信号Ｓ４
の立上り変化点がデー汐信号Ｓ１の不確定領域に重畳し
た場合には、データ信号Ｓ１はクロツク信号Ｓ１の立上
りによつてサンプリングされる。これとは逆に、クロツ
ク信号Ｓ４の立上り変化点がデータ信号Ｓ１の不確定領
域に重畳した場合には、データ信号Ｓ１はクロツク信号
Ｓ１の立下りによつてサンプリングされる。ただし、図
においては、反転信号Ｓ５の立上りによつてサンプリン
グされることになる。なお、第２図において、遅延回路
１１および２２の遅延時間を同一のτとしたが、必ずし
も同一である必要はない。
又、本説明中で用いた時定数τ３種は同一値であつても
、あるいは、それぞれが独立な値であつても良い。以上
説明したように本発明によれば、データ信号の不確定領
域のサンプリングをなくすことができ、従つて、データ
読取誤り発生確率を小にすることができ、前述の従来方
式の問題点の解決に役立つものである。
、あるいは、それぞれが独立な値であつても良い。以上
説明したように本発明によれば、データ信号の不確定領
域のサンプリングをなくすことができ、従つて、データ
読取誤り発生確率を小にすることができ、前述の従来方
式の問題点の解決に役立つものである。
第１図は本発明の一実施例としてのデイジタル受信装置
の論理回路図、第２図１〜第２図１３は第１図の回路内
に現われる信号のタイミング図である。 １・・・変化点検出回路、２・・・立下りおよび立上り
微分回路、３・・・位相比較回路（第１）、４・・・位
相比較回路（第２）、５・・・クロツク選択回路、６・
・・Ｄフリツプフロツプ、Ｓ１・・・データ信号、Ｓ３
・・・矩形波信号（第１）、Ｓ４・・・クロツク、Ｓ８
・・・矩形波信号（第２）、Ｓ９・・・矩形波信号（第
３）、Ｓ１４・・・選択されたクロツク信号、Ｓ１５・
・・サンプリングされたデー夕信号。
の論理回路図、第２図１〜第２図１３は第１図の回路内
に現われる信号のタイミング図である。 １・・・変化点検出回路、２・・・立下りおよび立上り
微分回路、３・・・位相比較回路（第１）、４・・・位
相比較回路（第２）、５・・・クロツク選択回路、６・
・・Ｄフリツプフロツプ、Ｓ１・・・データ信号、Ｓ３
・・・矩形波信号（第１）、Ｓ４・・・クロツク、Ｓ８
・・・矩形波信号（第２）、Ｓ９・・・矩形波信号（第
３）、Ｓ１４・・・選択されたクロツク信号、Ｓ１５・
・・サンプリングされたデー夕信号。
Claims (1)
- １ データ信号を該データ信号の周波数と実質的に同一
の周波数のクロック信号によりサンプリングするための
クロック選択方式において、前記データ信号の変化点を
検出して第１の矩形波信号を発生する変化点検出回路と
、前記クロック信号の立下りを検出して第２の矩形波信
号を発生する立下り微分回路と、前記クロック信号の立
上りを検出して第３の矩形波信号を発生する立上り微分
回路と、前記第１の矩形波信号および前記第２の矩形波
信号の位相を比較する第１の位相比較回路と、前記第１
の矩形波信号および第３の矩形波信号の位相を比較する
第２の位相比較回路と、を具備し、前記第１の位相比較
回路により前記第１および第２の矩形波信号の重畳が検
出されたときには前記データ信号を前記クロック信号の
立上りによつてサンプリングし、前記第２の位相比較回
路により前記第１および第３の矩形波信号の重畳が検出
されたときには前記データ信号を前記クロック信号の立
下りによつてサンプリングするようにしたことを特徴と
するクロック選択方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55123428A JPS5949745B2 (ja) | 1980-09-08 | 1980-09-08 | クロック選択方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55123428A JPS5949745B2 (ja) | 1980-09-08 | 1980-09-08 | クロック選択方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5748841A JPS5748841A (en) | 1982-03-20 |
| JPS5949745B2 true JPS5949745B2 (ja) | 1984-12-04 |
Family
ID=14860315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55123428A Expired JPS5949745B2 (ja) | 1980-09-08 | 1980-09-08 | クロック選択方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5949745B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2569070B1 (fr) * | 1984-08-10 | 1991-04-19 | Milon Jean | Procede et dispositif d'acquisition rapide du rythme et de la phase d'un signal numerique |
| ATE128296T1 (de) * | 1990-03-26 | 1995-10-15 | Siemens Ag | Taktsynchronisationsschaltung. |
| JP2616583B2 (ja) * | 1991-10-31 | 1997-06-04 | オムロン株式会社 | データ伝送装置 |
| TWI316329B (en) | 2006-04-26 | 2009-10-21 | Realtek Semiconductor Corp | Phase selector, data receiving device, data transmitting device utilizing phase selector and clock-selecting method |
-
1980
- 1980-09-08 JP JP55123428A patent/JPS5949745B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5748841A (en) | 1982-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5164966A (en) | Nrz clock and data recovery system employing phase lock loop | |
| US5811998A (en) | State machine phase lock loop | |
| JPH1013397A (ja) | シリアル・データ流の高速データ捕獲のシステムと方法 | |
| KR960012812A (ko) | 중첩형 디지탈 위상 동기 루프 회로 및 센터 비트 샘플링 방법 | |
| JPS6010458B2 (ja) | フエ−ズ・ロツクド・ル−プ回路 | |
| JPH04320109A (ja) | データエツジ遷移位相判別回路 | |
| EP1884057B1 (en) | Data edge-to-clock edge phase detector for high speed circuits | |
| US4841548A (en) | Method and apparatus for extracting an auxiliary data clock from the clock and/or the clock-phase of a synchronous or plesiochronic digital signal | |
| US6421404B1 (en) | Phase-difference detector and clock-recovery circuit using the same | |
| US4628271A (en) | Differential phase shift keying demodulator | |
| US4686482A (en) | Clock signal arrangement for regenerating a clock signal | |
| JPS5949745B2 (ja) | クロック選択方式 | |
| US4714892A (en) | Differential phase shift keying demodulator | |
| US6954510B2 (en) | Phase-locked loop lock detector circuit and method of lock detection | |
| JPH09214333A (ja) | 半導体集積回路 | |
| US7023944B2 (en) | Method and circuit for glitch-free changing of clocks having different phases | |
| US6218907B1 (en) | Frequency comparator and PLL circuit using the same | |
| US4891824A (en) | Muting control circuit | |
| TWI666879B (zh) | 快速鎖定的數位鎖相迴路及其快速鎖定方法 | |
| JP2638286B2 (ja) | 位相比較回路 | |
| JPH0693628B2 (ja) | Ｐｌｌロツク検出回路 | |
| US4975594A (en) | Frequency detector circuit | |
| CN114421957B (zh) | 一种失锁检测电路和失锁检测方法 | |
| US6680991B1 (en) | Detection of frequency differences between signals | |
| EP0572135B1 (en) | State machine phase lock loop |