JPS5946115B2 - Multilayer stamp circuit and its manufacturing method - Google Patents

Multilayer stamp circuit and its manufacturing method

Info

Publication number
JPS5946115B2
JPS5946115B2 JP14953176A JP14953176A JPS5946115B2 JP S5946115 B2 JPS5946115 B2 JP S5946115B2 JP 14953176 A JP14953176 A JP 14953176A JP 14953176 A JP14953176 A JP 14953176A JP S5946115 B2 JPS5946115 B2 JP S5946115B2
Authority
JP
Japan
Prior art keywords
circuit pattern
circuit
pattern
cross
stamp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP14953176A
Other languages
Japanese (ja)
Other versions
JPS5373362A (en
Inventor
康行 田中
隆 金井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Mektron KK
Original Assignee
Nippon Mektron KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Mektron KK filed Critical Nippon Mektron KK
Priority to JP14953176A priority Critical patent/JPS5946115B2/en
Publication of JPS5373362A publication Critical patent/JPS5373362A/en
Publication of JPS5946115B2 publication Critical patent/JPS5946115B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】 本発明は、一般的にはスタンピングダイによつて金属箔
を基板上に押圧すると同時に所要回路パターンを打抜き
形成するスタンプサーキットおよびその製造方法に関し
、更に詳細に云えば、斯かるスタンプサーキットに形成
された所要回路パターンの一部に対してクロスオーバー
する他の回路ノ々ターンを備えた多層スタンプサーキッ
ト並びにその製造方法に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention generally relates to a stamp circuit and a method for manufacturing the same, in which a metal foil is pressed onto a substrate using a stamping die and a desired circuit pattern is punched out at the same time, and more specifically, The present invention relates to a multilayer stamp circuit having other circuit turns that cross over a part of a required circuit pattern formed on such a stamp circuit, and a method for manufacturing the same.

絶縁性基板上に適宜表面処理を施した銅箔の如き金属箔
を重ね合せ、この金属箔をスタンピングダイで上記基板
に押圧して所要の回路パターンを打抜き形成するスタン
プサーキットは、その製造方法をも含めて一般的には公
知であるが、スタンピングダイそのものは、回路パター
ンに合致した閉ループ伏の刃物の集合体から構成されて
いるため、たとえば上記回路パターンの一部に対して絶
縁状態を保つて交叉するような他の回路ノ々ターンを作
ることは斯かる従来手法の一連の工程によつては形成不
可能である。
Stamp circuits are manufactured by overlapping a metal foil such as copper foil with an appropriate surface treatment on an insulating substrate, and pressing this metal foil against the substrate with a stamping die to stamp out a desired circuit pattern. Although it is generally known that the stamping die itself is composed of a set of closed-loop blades that match the circuit pattern, it maintains an insulating state with respect to a part of the circuit pattern, for example. It is impossible to create other circuit no-turns that intersect with each other by such a series of steps in the conventional method.

而して、実装密度の向上化などに伴い複雑な回路構成を
要望される場合においては、上記のような一方の回路パ
ターンの一部に対して他方の回路パターンを絶縁下にク
ロスさせて設けるという必要性は極めて大きなものがあ
る。本発明の目的は、上記の如き交叉回路パターンを所
要の回路パターンの一部に有するようなスタンプサーキ
ットを提供すると同時にその為の好適な製造方法をも併
せて提供しようとするものであつて、本発明によれば、
絶縁性基板上に形成した回路パターンの所要部分にクロ
スオーバーさせて絶縁性接着層の介在下に他の回路パタ
ーンを設けてなる多層スタンプサーキットを製造するた
めに、先ず金属箔をスタンピングダイで絶縁性基板上に
押圧して所要回路ノゞターンを打抜き形成したのち、該
回路パターンの一部において交叉させる必要のある該当
部分にクロスノゞターンを設げるべく予め所定部分を穿
孔したものであつて裏面に絶縁性接−着層を有する他の
金属箔を用意してこれを前記回路パターン上に重ね合せ
て配置し、最後に前記クロスパターンに該当する部分を
もたない他のスタンピングダイで、上記他の金属箔を前
記基板上に押圧して所要の交叉回路パターンを打抜き形
成するという各工程が簡易迅速に実施される。
Therefore, if a complicated circuit configuration is required due to improved packaging density, etc., a part of one circuit pattern as described above may be crossed with the other circuit pattern under insulation. There is an extremely great need for this. An object of the present invention is to provide a stamp circuit having the above-mentioned crossover circuit pattern as a part of a required circuit pattern, and at the same time to provide a suitable manufacturing method therefor. According to the invention,
In order to manufacture a multilayer stamp circuit in which a circuit pattern formed on an insulating substrate is crossed over to a desired part and another circuit pattern is provided with an insulating adhesive layer interposed, first, a metal foil is insulated with a stamping die. After punching and forming the required circuit pattern by pressing it onto the standard substrate, holes are pre-drilled at predetermined portions to provide cross-circuit turns in the corresponding portions of the circuit pattern that need to intersect. Prepare another metal foil having an insulating adhesive layer on the back side and place it over the circuit pattern, and finally use another stamping die that does not have a part corresponding to the cross pattern. The steps of pressing the other metal foil onto the substrate and punching out a desired cross-circuit pattern can be carried out simply and quickly.

添附図面は、上記本発明を更に詳細に説明するために一
実施例挙げこれを図解したものであつて、第1図に示す
ように、この種のスタンプサーキツトに極合した絶縁性
基板10上に形成された所要の回路パターン11は、こ
の回路パターン11の形状と一致するように形成された
閉ループ状の刃部を備えたスタンピングダイ(図示せず
)を基板10上に載置した(図示しない)金寓箔に加熱
しながら押圧し、該金属箔を上記スタンピングダイの刃
物でせん断して回路パターン11を打抜き、スタンピン
グダイの引続く押圧工程によつて打抜いた回路パターン
11を基板10に接合形成するものである。
The accompanying drawings illustrate an embodiment of the present invention in order to explain the invention in more detail, and as shown in FIG. A required circuit pattern 11 formed on the substrate 10 was obtained by placing a stamping die (not shown) equipped with a closed loop blade formed to match the shape of the circuit pattern 11 on the substrate 10 ( The circuit pattern 11 is punched out by pressing the metal foil with heat (not shown) and shearing the metal foil with the blade of the stamping die. 10.

本発明は、上記の如くして形成された所要の回路パター
ン11を有するスタンプサーキツトS/Cに予め製作し
た他の金属箔12を重ね合せて載置するものである。
In the present invention, another metal foil 12 prepared in advance is superimposed and placed on the stamp circuit S/C having the required circuit pattern 11 formed as described above.

この金寓箔12は、その裏面に適宜な絶縁接着層13を
有するものであつて、図示の如く、上記回路パターン1
1のいずれかの個所で交叉すべきクロスパターン12A
を備えるべく該クロスパターン12Aの両側は適当な大
きさの略半円状の孔12Bを形成できるように穿孔され
ている。従つて、斯かる金属箔12をスタンプサーキツ
トS/Cの回路パターン11に重ねて載置すると、クロ
スパターン12Aは回路パターン11の一部を横切るよ
うに接着層13を介して交叉すべく配置されることとな
る。このような金寓箔12の載置工程を了えた段階で第
2図に示すスタンピングダイ14で金萬箔12の押圧工
程に入るが、このスタンピングダイ14は少なくとも金
属箔12に設けた前記クロスパターン12Aに相当する
個所に設けた陥部15Aを除いて突出形成した交叉回路
ノぐターンのための交叉用刃部15を備えているので、
第3図および第4図のように、金寓箔12を上記スタン
ピングダイ14で押圧するときには、回路パターン11
を切断等することなく、この上に重ねられたクロスパタ
ーン12Aが陥部15Aによつて押圧されずに交叉用刃
部15においてクロスパターン12Aの両端に連続する
パターン部分12Cを打抜き形成してこれを基板10に
接合することとなる。これによつて形成されたパターン
部分12Cはその輪郭線が上記孔12Bに達しているの
で、金寓箔12の残部を取り去ることによつて第5図に
示すような多層スタンプサーキツトM/Cを得ることが
出来る。同図の如く、得られた多層スタンプサーキツト
MS/Cは、所要回路パターン11に対してその上を交
叉するクロスパターン12Aとこの両端に相連続するパ
ターン部12Cからなる交叉回路パターンを備えるよう
になり、かつ、所要回路パターン11とクロスパターン
12Aとの電気的絶縁はこれら両パターンの間に介在す
る接着層13によつて良好に確保されている。ここで、
交叉回路パターンのための交叉用刃部15を持つスタン
ピングダイ14は、たとえばフオトエツチング法等の手
段で所要回路パターン11を打抜き形成するスタンピン
グダイのそれと同様に製作できる。
This gold leaf 12 has a suitable insulating adhesive layer 13 on its back surface, and as shown in the figure, the above-mentioned circuit pattern 1
Cross pattern 12A that should intersect at any point in 1
In order to provide this, both sides of the cross pattern 12A are perforated to form approximately semicircular holes 12B of appropriate size. Therefore, when the metal foil 12 is placed over the circuit pattern 11 of the stamp circuit S/C, the cross pattern 12A is arranged to intersect with the adhesive layer 13 so as to cross a part of the circuit pattern 11. It will be done. After completing the process of placing the gold leaf 12, the stamping die 14 shown in FIG. 2 starts the pressing process of the gold leaf 12. Since the cross cutting blade part 15 for the cross circuit nog turn is formed in a protruding manner except for the recessed part 15A provided at the location corresponding to the pattern 12A,
As shown in FIGS. 3 and 4, when pressing the gold foil 12 with the stamping die 14, the circuit pattern 11
Without cutting or the like, the cross pattern 12A superimposed on the cross pattern 12A is not pressed by the recessed part 15A, and pattern portions 12C are punched out to form continuous pattern portions 12C at both ends of the cross pattern 12A at the crossing blade part 15. will be bonded to the substrate 10. Since the outline of the pattern portion 12C thus formed reaches the hole 12B, by removing the remaining part of the gold foil 12, a multilayer stamp circuit M/C as shown in FIG. can be obtained. As shown in the figure, the obtained multilayer stamp circuit MS/C includes a cross circuit pattern consisting of a cross pattern 12A that crosses over the required circuit pattern 11, and pattern portions 12C that are continuous at both ends of the cross pattern 12A. In addition, electrical insulation between the required circuit pattern 11 and the cross pattern 12A is well ensured by the adhesive layer 13 interposed between these two patterns. here,
The stamping die 14 having the intersecting blade portion 15 for forming the intersecting circuit pattern can be manufactured in the same manner as a stamping die for punching out the desired circuit pattern 11 by means such as photo etching.

本発明による上記多層スタンプサーキツトは、所要の回
路パターンの必要な個所に絶縁伏態を保持した交叉回路
パターンを有するものであつて、これにより部品実装密
度の向上化等に伴なつて生じる複雑な回路構成の仕様に
対してもよりコンパクトかつ高品質の回路基板を提供可
能である。
The above-mentioned multilayer stamp circuit according to the present invention has a cross-circuit pattern that maintains an insulated state at the necessary parts of the required circuit pattern, and this reduces the complexity that arises as the density of component mounting increases. It is possible to provide a more compact and high-quality circuit board even for specific circuit configuration specifications.

また、かかる多層スタンプサーキツトは、これを極めて
簡易迅速に製造できるものであるから、製品を安価に供
給できる等、スタンプサーキツトとして最適である。
In addition, such a multilayer stamp circuit can be manufactured extremely easily and quickly, and therefore products can be supplied at low cost, making it ideal as a stamp circuit.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は所要回路パターンを形成したスタンプサーキツ
ト上に交叉回路パターンを設けるための金属箔を配置す
る状態を示す概念的斜視図、第2図は交叉回路パターン
打抜き用スタンピングダイの概念的拡大斜視図、第3図
は交叉回路パターンの打抜き工程を示す説明図、第4図
は打抜いて得られた交叉回路パターンの概念的拡大平面
図、第5図は完成した多層スタンプサーキツトの概念的
拡大斜視図である。 10・・・・・・絶縁性基板、11・・・・・・所要回
路パターン、12・・・・・・金寓箔、12A・・・・
・・クロスパターン、12B・・・・・・透孔、12C
・・・・・・パターン部分、15・・・・・・交叉用刃
部、15A・・・・・・陥部。
Fig. 1 is a conceptual perspective view showing a state in which a metal foil for forming a cross-circuit pattern is placed on a stamp circuit on which a desired circuit pattern has been formed, and Fig. 2 is a conceptual enlargement of a stamping die for punching a cross-circuit pattern. A perspective view, FIG. 3 is an explanatory diagram showing the punching process of the cross circuit pattern, FIG. 4 is a conceptual enlarged plan view of the cross circuit pattern obtained by punching, and FIG. 5 is a concept of the completed multilayer stamp circuit. FIG. 10...Insulating substrate, 11...Required circuit pattern, 12...Kinji foil, 12A...
...Cross pattern, 12B...Through hole, 12C
...Pattern part, 15...Cross blade part, 15A...Recessed part.

Claims (1)

【特許請求の範囲】 1 絶縁性基板上に形成した回路パターンの所要部分に
クロスオーバーさせて絶縁性接着層の介在下に他の回路
パターンを設けたことを特徴とする多層スタンプサーキ
ット。 2 金属箔をスタンピングダイによつて絶縁性基板上に
押圧して所要の回路パターンを打抜き形成し、次いで裏
面に絶縁性接着層を有し、かつ、上記回路パターンとの
所要交叉該当部分にクロスパターンを形成するように予
め所定部分を穿孔した他の金属箔を上記回路パターン上
に配置した後、前記クロスパターンに該当する個所を除
いて形成した他のスタンピングダイによつて上記他の金
属箔を前記絶縁性基板上に押圧して所要の交叉回路パタ
ーンを打抜き形成することを特徴とする多層スタンプサ
ーキットの製造方法。
[Scope of Claims] 1. A multilayer stamp circuit characterized in that a circuit pattern formed on an insulating substrate is provided with another circuit pattern in a crossover manner at a required portion with an intervening insulating adhesive layer. 2. A metal foil is pressed onto an insulating substrate using a stamping die to form a desired circuit pattern, and then an insulating adhesive layer is provided on the back side, and a cross is formed at the desired intersection with the above circuit pattern. After placing another metal foil with pre-perforated holes in predetermined portions to form a pattern on the circuit pattern, another stamping die is used to stamp the other metal foil except for the areas corresponding to the cross pattern. A method for manufacturing a multilayer stamp circuit, characterized in that a desired cross-circuit pattern is punched out by pressing the stamp onto the insulating substrate.
JP14953176A 1976-12-13 1976-12-13 Multilayer stamp circuit and its manufacturing method Expired JPS5946115B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14953176A JPS5946115B2 (en) 1976-12-13 1976-12-13 Multilayer stamp circuit and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14953176A JPS5946115B2 (en) 1976-12-13 1976-12-13 Multilayer stamp circuit and its manufacturing method

Publications (2)

Publication Number Publication Date
JPS5373362A JPS5373362A (en) 1978-06-29
JPS5946115B2 true JPS5946115B2 (en) 1984-11-10

Family

ID=15477163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14953176A Expired JPS5946115B2 (en) 1976-12-13 1976-12-13 Multilayer stamp circuit and its manufacturing method

Country Status (1)

Country Link
JP (1) JPS5946115B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH018182Y2 (en) * 1984-07-06 1989-03-03

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH018182Y2 (en) * 1984-07-06 1989-03-03

Also Published As

Publication number Publication date
JPS5373362A (en) 1978-06-29

Similar Documents

Publication Publication Date Title
US4121044A (en) Flexible through-contacted printed circuits
US4255644A (en) Micro-soldering tool
JPS5946115B2 (en) Multilayer stamp circuit and its manufacturing method
JP2002076571A (en) Manufacturing method for circuit board
JPH118157A (en) Manufacture of laminated electronic component
JPH04154188A (en) Manufacture of single-sided printed wiring board
JP2749685B2 (en) Circuit board manufacturing method
JPH088279B2 (en) Film material for manufacturing film carrier and method for manufacturing film carrier
JPH0513516Y2 (en)
JPH0730240A (en) Printed wiring board and its manufacture
JPS6126879B2 (en)
JP3245231B2 (en) Manufacturing method of flat cable circuit
JPS5932151Y2 (en) Multilayer connection structure of flexible printed wiring board
JPS58168293A (en) Method of producing printed circuit board
JPH07254770A (en) Manufacturing method of flexible printed wiring board
JPS58154291A (en) Method of producing printed circuit board
JPH01137691A (en) Manufacture of printed wiring board device
JPS6246296Y2 (en)
JPH021821Y2 (en)
JPH07147486A (en) Manufacture of multilayer printed wiring board provided with through-hole
JPH01228196A (en) Manufacture of printed wiring board
JPH0747904Y2 (en) Composite multilayer printed wiring board
JPH01302893A (en) Manufacture of circuit board
JPS5926620Y2 (en) printed wiring board
JPH02271592A (en) Structure of wiring material and method of wiring printed board using same