JPS5943643A - Ｆｍ受信機 - Google Patents
Ｆｍ受信機Info
- Publication number
- JPS5943643A JPS5943643A JP57154224A JP15422482A JPS5943643A JP S5943643 A JPS5943643 A JP S5943643A JP 57154224 A JP57154224 A JP 57154224A JP 15422482 A JP15422482 A JP 15422482A JP S5943643 A JPS5943643 A JP S5943643A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- circuit
- amplifier
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
- H03D1/22—Homodyne or synchrodyne circuits
- H03D1/2209—Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders
- H03D1/2236—Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders using a phase locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stereo-Broadcasting Methods (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はクワドラチャＦＭ検波回路を有するＦＭ受信機
に関するものである。
に関するものである。
第１図はクワドラチャＦＭ検波方式を用いたＦＭ受信機
の概略ブロック図であり、ＦＭ信号入力はリミッタ１に
おいて、振幅変動成分が除去されて次段のクワドラチャ
検波回路２へ入力される。
の概略ブロック図であり、ＦＭ信号入力はリミッタ１に
おいて、振幅変動成分が除去されて次段のクワドラチャ
検波回路２へ入力される。
この検波回路２は移相器２１と乗算器２２とからなるも
のであり、移相器２１はＦＭ信号の周波数に比例した移
相量を有する構成とされ、ＦＭ信号の中心周波数（ＦＭ
−ＩＦ信号周波数であって１０．７ＭＨｚである）に対
し９０°の移相量を有するよう構成されている。この移
相出力とＦＭ信号との乗算が乗算器２２に於てなされ、
この乗算出力がアンプ３により増幅されてステレオコン
ポジット信号となるのである。
のであり、移相器２１はＦＭ信号の周波数に比例した移
相量を有する構成とされ、ＦＭ信号の中心周波数（ＦＭ
−ＩＦ信号周波数であって１０．７ＭＨｚである）に対
し９０°の移相量を有するよう構成されている。この移
相出力とＦＭ信号との乗算が乗算器２２に於てなされ、
この乗算出力がアンプ３により増幅されてステレオコン
ポジット信号となるのである。
このステレオコンポジット信号からサブ信号（左右チャ
ンネル信号の差）を得るために、サブ信号復調回路４が
設けられており、ＰＬＬ（フェイズロックドループ）回
路４１及び乗算器４２からなっている。ＰＬＬ回路４１
において、ステレオパイロット信号に同期した３８ＫＨ
ｚのサブキャリヤ信号が発生されて、アンプ３の出力で
あるステレオコンポジット信号とこのサブキャリヤ信号
との乗算が乗算器４２において行われる。この乗算出力
とアンプ３の出力とがマトリックス回路５に入力されて
左右チャンネル信号が互いに分離導出されることになる
。
ンネル信号の差）を得るために、サブ信号復調回路４が
設けられており、ＰＬＬ（フェイズロックドループ）回
路４１及び乗算器４２からなっている。ＰＬＬ回路４１
において、ステレオパイロット信号に同期した３８ＫＨ
ｚのサブキャリヤ信号が発生されて、アンプ３の出力で
あるステレオコンポジット信号とこのサブキャリヤ信号
との乗算が乗算器４２において行われる。この乗算出力
とアンプ３の出力とがマトリックス回路５に入力されて
左右チャンネル信号が互いに分離導出されることになる
。
かかる構成において、リミッタ１の出力におけるＦＭ信
号を簡単のために、 ｅ１（ｔ）＝ｓｉｎωｔ・・・・・・・・・・・・・・
・・・・・・・・（１）とすると、移相器２１を経た信
号ｅ２（ｔ）は、ｅ２（ｔ）＝Ａ（ω）ｓｉｎ｛ωｔ＋
ψ（ω）｝・・・・・・・・・・・（２）となる。ここ
にＡ（ω）は移相器２１の振幅特性、ψ（ω）はその位
相特性である。従って、乗算器２２の出力ｅ３（ｔ）は
、 となる。尚、乗算器２２のゲインを１としている。
号を簡単のために、 ｅ１（ｔ）＝ｓｉｎωｔ・・・・・・・・・・・・・・
・・・・・・・・（１）とすると、移相器２１を経た信
号ｅ２（ｔ）は、ｅ２（ｔ）＝Ａ（ω）ｓｉｎ｛ωｔ＋
ψ（ω）｝・・・・・・・・・・・（２）となる。ここ
にＡ（ω）は移相器２１の振幅特性、ψ（ω）はその位
相特性である。従って、乗算器２２の出力ｅ３（ｔ）は
、 となる。尚、乗算器２２のゲインを１としている。
この（３）式で示されるｅ３（ｔ）をＬＰＦ（ローパス
フィルタ）を通すことにより、第２項を除去すれば第１
項のみが検波出力として取り出せることになる。すなわ
ち、ＦＭ信号ｅ１（ｔ）＝ｓｉｎωｔの角周波数ωに比
例した移相量ψ（ω）を有する信号ｃｏｓψ（ω）がク
ワドラチャ検波器２の出力として導出されるもので、Ｆ
Ｍ信号の中心角周波数ω０に対して移相量ψ（ω０）＝
π／２となるように設定されており、よって、その時の
検波出力ｃｏｓψ（ω０）＝０となり、ω０±Δωに対
して±Δωに比例した検波出力が得られるのである。
フィルタ）を通すことにより、第２項を除去すれば第１
項のみが検波出力として取り出せることになる。すなわ
ち、ＦＭ信号ｅ１（ｔ）＝ｓｉｎωｔの角周波数ωに比
例した移相量ψ（ω）を有する信号ｃｏｓψ（ω）がク
ワドラチャ検波器２の出力として導出されるもので、Ｆ
Ｍ信号の中心角周波数ω０に対して移相量ψ（ω０）＝
π／２となるように設定されており、よって、その時の
検波出力ｃｏｓψ（ω０）＝０となり、ω０±Δωに対
して±Δωに比例した検波出力が得られるのである。
こうして得られた検波出力は、いわゆるステレオコンポ
ジット信号であり、 と表わされる。ここに、Ｌ，Ｒは左右チャンネル信号、
ωｓはサブキャリヤ信号の角周波数、Ｐはステレオパイ
ロット信号の振幅を示す。このコンポジット信号からサ
ブ信号（Ｌ−Ｒ）を得るために、ＰＬＬ回路４１の出力
ｓｉｎωｓｔと（４）式のｅ３（ｔ）とが乗算器４２に
て乗算される。従って、その出力ｅ４（ｔ）は、となる
。（５）式のオーディオ成分のみを考えれば、１／２（
Ｌ−Ｒ）となり、サブ信号が復調されたことになる。よ
って、マトリックス回路５において、コンポジット信号
中のメイン信号（Ｌ＋Ｒ）と（５）式のサブ信号（Ｌ−
Ｒ）とが加減算処理されて、左右チャンネル信号となる
のである。
ジット信号であり、 と表わされる。ここに、Ｌ，Ｒは左右チャンネル信号、
ωｓはサブキャリヤ信号の角周波数、Ｐはステレオパイ
ロット信号の振幅を示す。このコンポジット信号からサ
ブ信号（Ｌ−Ｒ）を得るために、ＰＬＬ回路４１の出力
ｓｉｎωｓｔと（４）式のｅ３（ｔ）とが乗算器４２に
て乗算される。従って、その出力ｅ４（ｔ）は、となる
。（５）式のオーディオ成分のみを考えれば、１／２（
Ｌ−Ｒ）となり、サブ信号が復調されたことになる。よ
って、マトリックス回路５において、コンポジット信号
中のメイン信号（Ｌ＋Ｒ）と（５）式のサブ信号（Ｌ−
Ｒ）とが加減算処理されて、左右チャンネル信号となる
のである。
かかる従来の構成では、クワドラチャ検波回路２におい
てステレオコンポジット信号を得た後、このコンポジッ
ト信号とサブキャリヤ信号とによりサブ信号を復調する
という２段階からなる復調処理が必要となってくる。そ
の結果信号の伝送経路か長くなってＳ／Ｎや歪が劣化す
るという欠点がある。また、コンポジット信号とサブキ
ャリヤ信号との乗算においては、回路の簡素化等のため
に３８ＫＨｚの短形波を用いてコンポジット信号をスイ
ッチングする方法が採られる。この場合、３８ＫＨｚの
短形波の奇数次高調波と近接放送局とのビートが生じて
ビート妨害が発生して悪影響を与える欠点がある。
てステレオコンポジット信号を得た後、このコンポジッ
ト信号とサブキャリヤ信号とによりサブ信号を復調する
という２段階からなる復調処理が必要となってくる。そ
の結果信号の伝送経路か長くなってＳ／Ｎや歪が劣化す
るという欠点がある。また、コンポジット信号とサブキ
ャリヤ信号との乗算においては、回路の簡素化等のため
に３８ＫＨｚの短形波を用いてコンポジット信号をスイ
ッチングする方法が採られる。この場合、３８ＫＨｚの
短形波の奇数次高調波と近接放送局とのビートが生じて
ビート妨害が発生して悪影響を与える欠点がある。
この発明は上述した従来欠点を排除するためになされた
ものであって、その目的とするところは、信号伝送経路
を短くすると共にビート妨害の発生をなくすようにした
ＦＭ受信機を提供することにある。
ものであって、その目的とするところは、信号伝送経路
を短くすると共にビート妨害の発生をなくすようにした
ＦＭ受信機を提供することにある。
本発明によるＦＭ受信機は、メイン信号の復調にクワド
ラチャ検波回路を用い、このクワドラチャ検波回路の移
相器の出力とＦＭ信号と更には３８ＫＨｚサブキャリヤ
信号との乗算をなす乗算回路を別に設けてこの乗算出力
からサブ信号を導出するようにしたことを特徴としてい
る。
ラチャ検波回路を用い、このクワドラチャ検波回路の移
相器の出力とＦＭ信号と更には３８ＫＨｚサブキャリヤ
信号との乗算をなす乗算回路を別に設けてこの乗算出力
からサブ信号を導出するようにしたことを特徴としてい
る。
以下に図面を用いて本発明を説明する。
第２図は本発明の原理を示すブロック図であり、第１図
と同等部分は同一符号により示す。リミッタ１を経たＦ
Ｍ信号は、メイン信号（Ｌ＋Ｒ）の復調のためのクワド
ラチャ検波回路２へ入力される。この回路２は第１図に
示したクワドラチャ検波回路２と同等であり、この検波
出力がアンプ３を経てマトリックス回路５へ入力される
。
と同等部分は同一符号により示す。リミッタ１を経たＦ
Ｍ信号は、メイン信号（Ｌ＋Ｒ）の復調のためのクワド
ラチャ検波回路２へ入力される。この回路２は第１図に
示したクワドラチャ検波回路２と同等であり、この検波
出力がアンプ３を経てマトリックス回路５へ入力される
。
サブ信号（Ｌ−Ｒ）の復調のために別の乗算回路６が設
けられており、ここでは、ＦＭ信号と、移相器２１の出
力と、更には３８ＫＨｚの正弦波サブキャリヤ信号との
乗算処理が行われる。サブキャリヤ信号、アンプ３の出
力であるステレオコンポジット信号中のステレオパイロ
ット信号をＰＬＬ回路４１にて抽出して得られたもので
ある。乗算回路６の出力がアンプ７を介してマトリック
ス回路５の入力となっている。
けられており、ここでは、ＦＭ信号と、移相器２１の出
力と、更には３８ＫＨｚの正弦波サブキャリヤ信号との
乗算処理が行われる。サブキャリヤ信号、アンプ３の出
力であるステレオコンポジット信号中のステレオパイロ
ット信号をＰＬＬ回路４１にて抽出して得られたもので
ある。乗算回路６の出力がアンプ７を介してマトリック
ス回路５の入力となっている。
かかる構成において、ＦＭ信号を（１）式のｅ１（ｔ）
で示し、また移相器２１の出力を（２）式のｅ２（ｔ）
で示したとすると、クワドラチャ検波回路２の出力ｅ３
（ｔ）は同様に（３）式で表わされ、これが（４）式で
示されてメイン信号（Ｌ＋Ｒ）が得られる。
で示し、また移相器２１の出力を（２）式のｅ２（ｔ）
で示したとすると、クワドラチャ検波回路２の出力ｅ３
（ｔ）は同様に（３）式で表わされ、これが（４）式で
示されてメイン信号（Ｌ＋Ｒ）が得られる。
乗算回路６においては、ｅ１（ｔ），ｅ２（ｔ）及びｓ
ｉｎωｓｔの乗算が行われるから、その出力ｅ５（ｔ）
は、ｅ５（ｔ）＝ｅ１（ｔ）・ｅ２（ｔ）・ｓｉｎωｓ
ｔ＝ｅ３（ｔ）・ｓｉｎωｓｔ・・・・・・・・・・・
・・・・（６）となる。Ｃ，（ｔ）は（４）式で示さ扛
ることがら、となる。この（７）式において、オーディ
オ成分は１／２（Ｌ−Ｒ）であるから、サブ信号が復調
されたことになるのである。
ｉｎωｓｔの乗算が行われるから、その出力ｅ５（ｔ）
は、ｅ５（ｔ）＝ｅ１（ｔ）・ｅ２（ｔ）・ｓｉｎωｓ
ｔ＝ｅ３（ｔ）・ｓｉｎωｓｔ・・・・・・・・・・・
・・・・（６）となる。Ｃ，（ｔ）は（４）式で示さ扛
ることがら、となる。この（７）式において、オーディ
オ成分は１／２（Ｌ−Ｒ）であるから、サブ信号が復調
されたことになるのである。
第３図は本発明の実施例の具体的回路を示す図であり、
ＦＭ信号は差動アンプ構成のリミッタ１へ入力される。
ＦＭ信号は差動アンプ構成のリミッタ１へ入力される。
このリミッタ１は、基本的には差動トランジスタＱ１，
Ｑ２と、エミッタフォロワトランジスタＱ４，Ｑ５と更
にはダイオードＤ２，Ｄ３とからなっており、トランジ
スタＱ３，ダイオードＤ１，抵抗Ｒ１，Ｒ２，Ｒ３とに
より差動トランジスタＱ１，Ｑ２の電流源が構成されて
いる。抵抗Ｒ３，Ｒ０は差動トランジスタＱ１，Ｑ２の
負荷抵抗であり、また、抵抗Ｒ９，Ｒ１０はエミッタフ
ォロワトランジスタＱ４，Ｑ５のエミッタ抵抗である。
Ｑ２と、エミッタフォロワトランジスタＱ４，Ｑ５と更
にはダイオードＤ２，Ｄ３とからなっており、トランジ
スタＱ３，ダイオードＤ１，抵抗Ｒ１，Ｒ２，Ｒ３とに
より差動トランジスタＱ１，Ｑ２の電流源が構成されて
いる。抵抗Ｒ３，Ｒ０は差動トランジスタＱ１，Ｑ２の
負荷抵抗であり、また、抵抗Ｒ９，Ｒ１０はエミッタフ
ォロワトランジスタＱ４，Ｑ５のエミッタ抵抗である。
尚、抵抗Ｒ４，Ｒ７，Ｒ８はバイアス用抵抗を示す。
トランジスタＱ６，Ｑ７及びトランジスタＱ１７，抵抗
Ｒ１１により差動アンプが構成されており、次段の移相
器２１を駆動するドライブアンプとして動作する。抵抗
Ｒ１２の両端からＦＭ信号が出力されて、コイルＬ１〜
Ｌ３、コンデンサＣ３，Ｃ４及び抵抗Ｒ１３，Ｒ１４か
らなる移相器２１へ印加される。この移相器２１の出力
は、トランジスタＱ９と抵抗Ｒ１６とからなるバッファ
を介して、乗算器２２と６とへ入力される。
Ｒ１１により差動アンプが構成されており、次段の移相
器２１を駆動するドライブアンプとして動作する。抵抗
Ｒ１２の両端からＦＭ信号が出力されて、コイルＬ１〜
Ｌ３、コンデンサＣ３，Ｃ４及び抵抗Ｒ１３，Ｒ１４か
らなる移相器２１へ印加される。この移相器２１の出力
は、トランジスタＱ９と抵抗Ｒ１６とからなるバッファ
を介して、乗算器２２と６とへ入力される。
乗算器２２は、いわゆるダブルバランス型の差動アンプ
構成であり、トランジスタＱ１０〜Ｑ１５からなる。ト
ランジスタＱ１４，Ｑ１５のベース間にＦＭ信号が印加
され、トランジスタＱ１０，Ｑ１２とＱ１１，Ｑ１３と
のベース間に移相器２１の出力が印加されている。
構成であり、トランジスタＱ１０〜Ｑ１５からなる。ト
ランジスタＱ１４，Ｑ１５のベース間にＦＭ信号が印加
され、トランジスタＱ１０，Ｑ１２とＱ１１，Ｑ１３と
のベース間に移相器２１の出力が印加されている。
トランジスタＱ１６，抵抗Ｒ１７とにより電流源が構成
され、トランジスタＱ１８と抵抗Ｒ２０とによりトラン
ジスタＱ１１，Ｑ１３のベースバイアスが発生されてい
る。抵抗Ｒ１８，Ｒ１９の両端からクワドラチャ検波出
力が取り出されて、アンプ３の入力となっている。
され、トランジスタＱ１８と抵抗Ｒ２０とによりトラン
ジスタＱ１１，Ｑ１３のベースバイアスが発生されてい
る。抵抗Ｒ１８，Ｒ１９の両端からクワドラチャ検波出
力が取り出されて、アンプ３の入力となっている。
アンプ３はオペアンプＯＰ１と抵抗Ｒ２１，Ｒ２２とか
らなり、このアンプ３の出力のオーディオ成分がメイン
信号（Ｌ＋Ｒ）となっている。尚、トランジスタＱ８，
ダイオードＺ１及び抵抗Ｒ１５により定電圧源が構成さ
れ、リミッタ１と移相器２１とに電源を供給している。
らなり、このアンプ３の出力のオーディオ成分がメイン
信号（Ｌ＋Ｒ）となっている。尚、トランジスタＱ８，
ダイオードＺ１及び抵抗Ｒ１５により定電圧源が構成さ
れ、リミッタ１と移相器２１とに電源を供給している。
サブ信号検波のための乗算器６として、２個のダブルバ
ランス型差動アンプが用いられている。
ランス型差動アンプが用いられている。
第１のダブルバランス型差動アンプは、トランジスタＱ
１９〜Ｑ２２からなり、その入力には移相器２１の出力
（Ｆ）が用いられている。第２のダブルバランス型差動
アンプは、トランジスタＱ２３〜Ｑ２６からなり、その
入力にはＦＭ信号（Ｃ）が用いられている。この第２の
ダブルバランス型差動アンプの電流源として、トランジ
スタＱ２７，Ｑ２８，抵抗Ｒ２５，Ｒ２６からなる回路
が設けられており、トランジスタＱ２７，Ｑ２８の各ベ
ースに３８ＫＨｚの正弦波サブキャリヤの正逆相信号が
夫々供給されている。
１９〜Ｑ２２からなり、その入力には移相器２１の出力
（Ｆ）が用いられている。第２のダブルバランス型差動
アンプは、トランジスタＱ２３〜Ｑ２６からなり、その
入力にはＦＭ信号（Ｃ）が用いられている。この第２の
ダブルバランス型差動アンプの電流源として、トランジ
スタＱ２７，Ｑ２８，抵抗Ｒ２５，Ｒ２６からなる回路
が設けられており、トランジスタＱ２７，Ｑ２８の各ベ
ースに３８ＫＨｚの正弦波サブキャリヤの正逆相信号が
夫々供給されている。
従って、その各コレクタ電流出力（Ａ），（Ｂ）がサブ
キャリヤに応じて変化することになる。この第２のダブ
ルバランス型差動アンプの出力（Ｄ），（Ｅ）が第１の
ダブルバランス型差動アンプの各電流源となっており、
この第１のダブルバランス型差動アンプの出力（Ｇ），
（Ｈ）がアンプ７により増幅され、サブ信号（Ｌ−Ｒ）
となる。このアンプ７はオペアンプＯＰ２と抵抗Ｒ２７
，Ｒ２８とからなる。
キャリヤに応じて変化することになる。この第２のダブ
ルバランス型差動アンプの出力（Ｄ），（Ｅ）が第１の
ダブルバランス型差動アンプの各電流源となっており、
この第１のダブルバランス型差動アンプの出力（Ｇ），
（Ｈ）がアンプ７により増幅され、サブ信号（Ｌ−Ｒ）
となる。このアンプ７はオペアンプＯＰ２と抵抗Ｒ２７
，Ｒ２８とからなる。
この第３図における乗算器６の部分の各信号（Ａ）〜（
Ｈ）の波形が第４図（Ａ）〜（Ｈ）に夫々対応して示さ
れている。トランジスタＱ２７，Ｑ２８によるコレクタ
電流出力は図（Ａ），（Ｂ）に示すように一定値Ｉ０を
中心として正弦波状の正逆相サブキャリヤ電流となる。
Ｈ）の波形が第４図（Ａ）〜（Ｈ）に夫々対応して示さ
れている。トランジスタＱ２７，Ｑ２８によるコレクタ
電流出力は図（Ａ），（Ｂ）に示すように一定値Ｉ０を
中心として正弦波状の正逆相サブキャリヤ電流となる。
第２のダブルバランス型差動アンプの入力には図（Ｃ）
に示す如きＦＭ信号が印加されているから、このアンプ
の出力には、図（Ｄ），（Ｅ）に示す如く３８ＫＨｚサ
ブキャリヤがＦＭ信号により振幅変調（ＤＳＢ：ダブル
サイドバンド）した波形と等価となり、結果的に３８Ｋ
ＨｚサブキャリヤとＦＭ信号との乗算出力が得られる。
に示す如きＦＭ信号が印加されているから、このアンプ
の出力には、図（Ｄ），（Ｅ）に示す如く３８ＫＨｚサ
ブキャリヤがＦＭ信号により振幅変調（ＤＳＢ：ダブル
サイドバンド）した波形と等価となり、結果的に３８Ｋ
ＨｚサブキャリヤとＦＭ信号との乗算出力が得られる。
この乗算出力（Ｅ），（Ｄ）に更に移相器出力（Ｆ）が
、第１のダブルバランス型差動アンプにおいて乗算され
るから、その出力は図（Ｇ），（Ｈ）に示すようになる
。ここで、移相器２１の出力（Ｆ）の波形はＦＭ信号（
Ｃ）の波形に対しπ／２だけ位相差を有するものとして
いる。よって，出力（Ｇ），（Ｈ）には（６）式すなわ
ち（７）式で示される乗算信号が得られ、その低域成分
（オーディオ成分）にはサブ信号（Ｌ−Ｒ）が得られる
ことになる。
、第１のダブルバランス型差動アンプにおいて乗算され
るから、その出力は図（Ｇ），（Ｈ）に示すようになる
。ここで、移相器２１の出力（Ｆ）の波形はＦＭ信号（
Ｃ）の波形に対しπ／２だけ位相差を有するものとして
いる。よって，出力（Ｇ），（Ｈ）には（６）式すなわ
ち（７）式で示される乗算信号が得られ、その低域成分
（オーディオ成分）にはサブ信号（Ｌ−Ｒ）が得られる
ことになる。
第５図はサブキャリヤ信号を発生するＰＬＬ回路４１の
ブロック図であり、ＦＭコンポジット信号は位相比較器
１０の１入力となり、比較出力はＬＰＦ１１及びＤＣア
ンプ１２を介してＶＣＯ（電圧制御型発振器）１３の制
御信号となる。このＶＣＯ１３の出力は１／２分周器１
４により分周されＬＰＦｌ５により３８ＫＨｚ正弦波と
なる。この信号がＰＬＬ出力となると共に、波形整形回
路１６に入力されて矩形波となり、１／２分周器１７に
おいて１９ＫＨｚとなる。この分周出力とコンポジット
信号とが位相比較器１０にて位相比較される如き構成で
あり、周知のもの故に詳述しない。
ブロック図であり、ＦＭコンポジット信号は位相比較器
１０の１入力となり、比較出力はＬＰＦ１１及びＤＣア
ンプ１２を介してＶＣＯ（電圧制御型発振器）１３の制
御信号となる。このＶＣＯ１３の出力は１／２分周器１
４により分周されＬＰＦｌ５により３８ＫＨｚ正弦波と
なる。この信号がＰＬＬ出力となると共に、波形整形回
路１６に入力されて矩形波となり、１／２分周器１７に
おいて１９ＫＨｚとなる。この分周出力とコンポジット
信号とが位相比較器１０にて位相比較される如き構成で
あり、周知のもの故に詳述しない。
第６図及び第７図は、第５図に示したＰＬＬ回路４１に
よる３８ＫＨｚサブキャリヤ信号を電流に変換するため
の回路例である。第６図を参照するに、サブキャリヤ信
号はトランジスタＱ２９，Ｑ３０及び電流源■１からな
る差動アンプへ入力されて電流変換され、トランジスタ
Ｑ３１，ダイオードＤ４及び抵抗Ｒ２９，Ｒ３０からな
るカレントミラー負荷により電流出力として導出され、
電流源トランジスタＱ２７（第３図参照）のベース入力
となる。尚、トランジスタＱ３２，抵抗Ｒ３１及び電流
源Ｉ２とからなる回路によってトランジスタＱ３０のベ
ースを駆動している。尚、抵抗Ｒ３２，Ｒ３３は各トラ
ンジスタＱ２９，Ｑ３０のベースバイアス用である。ま
たトランジスタＱ２９のコレクタ出力を、トランジスタ
Ｑ３３〜Ｑ３５，電流源■３及び抵抗Ｒ３４，Ｒ３５よ
りなる差動アンプヘ印加してトランジスタＱ３３のエミ
ッタ出力により電流源トランジスタＱ２８のベース入力
としている。
よる３８ＫＨｚサブキャリヤ信号を電流に変換するため
の回路例である。第６図を参照するに、サブキャリヤ信
号はトランジスタＱ２９，Ｑ３０及び電流源■１からな
る差動アンプへ入力されて電流変換され、トランジスタ
Ｑ３１，ダイオードＤ４及び抵抗Ｒ２９，Ｒ３０からな
るカレントミラー負荷により電流出力として導出され、
電流源トランジスタＱ２７（第３図参照）のベース入力
となる。尚、トランジスタＱ３２，抵抗Ｒ３１及び電流
源Ｉ２とからなる回路によってトランジスタＱ３０のベ
ースを駆動している。尚、抵抗Ｒ３２，Ｒ３３は各トラ
ンジスタＱ２９，Ｑ３０のベースバイアス用である。ま
たトランジスタＱ２９のコレクタ出力を、トランジスタ
Ｑ３３〜Ｑ３５，電流源■３及び抵抗Ｒ３４，Ｒ３５よ
りなる差動アンプヘ印加してトランジスタＱ３３のエミ
ッタ出力により電流源トランジスタＱ２８のベース入力
としている。
第７図を参照するに、３８ＫＨｚサブキャリヤ信号は、
トランジスタＱ３６，Ｑ３７及び電流源Ｉ４からなる差
動アンプにより電流変換され、トランジスタＱ３７のコ
レクタ負荷であるカレントミラーにより導出されて電流
源トランジスタＱ２７のベースへ印加されている。カレ
ントミラーはトランジスタＱ３８，ダイオードＤ５から
なっている。また、逆相側の電流源トライジスタＱ２８
は、トランジスタＱ３８，Ｑ３９，電流源Ｉ７よりなる
差動アンプにより駆動される。この差動アンプのコレク
タ負荷として、トランジスタＱ４０，ダイオードＤ６か
らなるカレントミラーが設けられている。尚、Ｉ５，Ｉ
６はトランジスタＱ２７，Ｑ２８のエミッタ電流源であ
り、抵抗Ｒ３６，Ｒ３７はトランジスタＱ３６，Ｑ３８
のベースバイアス用である。
トランジスタＱ３６，Ｑ３７及び電流源Ｉ４からなる差
動アンプにより電流変換され、トランジスタＱ３７のコ
レクタ負荷であるカレントミラーにより導出されて電流
源トランジスタＱ２７のベースへ印加されている。カレ
ントミラーはトランジスタＱ３８，ダイオードＤ５から
なっている。また、逆相側の電流源トライジスタＱ２８
は、トランジスタＱ３８，Ｑ３９，電流源Ｉ７よりなる
差動アンプにより駆動される。この差動アンプのコレク
タ負荷として、トランジスタＱ４０，ダイオードＤ６か
らなるカレントミラーが設けられている。尚、Ｉ５，Ｉ
６はトランジスタＱ２７，Ｑ２８のエミッタ電流源であ
り、抵抗Ｒ３６，Ｒ３７はトランジスタＱ３６，Ｑ３８
のベースバイアス用である。
第２図及び第６，７図に示した回路例は単に例を示すに
すぎず、これに限定されることなく種々の変形が可能で
あることは勿論である。
すぎず、これに限定されることなく種々の変形が可能で
あることは勿論である。
叙上の如く、本発明によればメイン信号とサブ信号とを
並列に復調できるので信号経路長が従来例に比しより矩
くなってＳ／Ｎや歪の劣化がなくなる。また、等価的に
３８ＫＨｚに正弦波サブキャリヤによるリニアな（アナ
ログ的）乗算処理による復調であるために、３８ＫＨｚ
矩形波のスイッチング処理によって生じる近接放送局と
のビート妨害の影響をなくすことができる利点がある。
並列に復調できるので信号経路長が従来例に比しより矩
くなってＳ／Ｎや歪の劣化がなくなる。また、等価的に
３８ＫＨｚに正弦波サブキャリヤによるリニアな（アナ
ログ的）乗算処理による復調であるために、３８ＫＨｚ
矩形波のスイッチング処理によって生じる近接放送局と
のビート妨害の影響をなくすことができる利点がある。
第１図は従来のＦＭ受信機の概略ブロック図、第２図は
本発明の原理を示すブロック図、第３図は本発明の実施
例の具体的回路図、第４図は第３図の回路の動作波形図
、第５図はＰＬＬ回路のブロック図、第６図及び第７図
は第５図のＰＬＬ回路により得られたサブキャリヤ信号
を電流変換するための回路例を夫々示す図である。 主要部分の符号の説明 ２・・・・・・クワドラチャ検波回路 ６，２２・・・乗算回路 ２１・・・・・移相器 ４１・・・・・ＰＬＬ回路
本発明の原理を示すブロック図、第３図は本発明の実施
例の具体的回路図、第４図は第３図の回路の動作波形図
、第５図はＰＬＬ回路のブロック図、第６図及び第７図
は第５図のＰＬＬ回路により得られたサブキャリヤ信号
を電流変換するための回路例を夫々示す図である。 主要部分の符号の説明 ２・・・・・・クワドラチャ検波回路 ６，２２・・・乗算回路 ２１・・・・・移相器 ４１・・・・・ＰＬＬ回路
Claims (1)
- ＦＭ信号を入力としこのＦＭ信号の周波数に対応した移
相量を有する移相器と、この移相器の出力と前記ＦＭ信
号との乗算をなす乗算器とからなるクワドラチャＦＭ検
波回路を有するＦＭ受信機であって、前記ＦＭ信号、前
記移相器の出力、更にはＦＭサブキャリヤ信号の３つの
信号の乗算をなす乗算手段を有し、前記クワドラチャ検
波回路からメイン信号を導出し、前記乗算手段からサブ
信号を導出するようにしたことを特徴とするＦＭ受信機
。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57154224A JPS5943643A (ja) | 1982-09-04 | 1982-09-04 | Ｆｍ受信機 |
| US06/529,781 US4523329A (en) | 1982-09-04 | 1983-09-06 | FM receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57154224A JPS5943643A (ja) | 1982-09-04 | 1982-09-04 | Ｆｍ受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5943643A true JPS5943643A (ja) | 1984-03-10 |
| JPH0332250B2 JPH0332250B2 (ja) | 1991-05-10 |
Family
ID=15579558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57154224A Granted JPS5943643A (ja) | 1982-09-04 | 1982-09-04 | Ｆｍ受信機 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4523329A (ja) |
| JP (1) | JPS5943643A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4771464A (en) * | 1986-01-30 | 1988-09-13 | Broadcast Technology Partners | FM stereophonic broadcasting system utilizing simultaneous companding and modulation/demodulation |
| US6137353A (en) * | 1998-06-29 | 2000-10-24 | Philips Electronics North America Corporation | Linearized integrated FM demodulator using a plurality of cascaded all-pass filters or a bessel filter |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2511098C2 (de) * | 1975-03-13 | 1983-01-05 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur Decodierung eines frequenzmodulierten Stereo-Rundfunksignals |
| US4117410A (en) * | 1977-10-13 | 1978-09-26 | Motorola, Inc. | Phase locked loop signal demodulator and squelch circuit |
-
1982
- 1982-09-04 JP JP57154224A patent/JPS5943643A/ja active Granted
-
1983
- 1983-09-06 US US06/529,781 patent/US4523329A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0332250B2 (ja) | 1991-05-10 |
| US4523329A (en) | 1985-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4953182A (en) | Gain and phase correction in a dual branch receiver | |
| KR840008232A (ko) | Rf신호용 수신기 | |
| JPS585038A (ja) | 受信系 | |
| US5212825A (en) | Synthetic heterodyne demodulator circuit | |
| US4599743A (en) | Baseband demodulator for FM and/or AM signals | |
| US4218586A (en) | Compatible AM stereo broadcast system | |
| JPH01135223A (ja) | 周波数差検出器 | |
| JPH0656970B2 (ja) | 勾配補償回路を制御する装置 | |
| US4334125A (en) | Stereo demodulator circuit | |
| JPS5943643A (ja) | Ｆｍ受信機 | |
| US4164624A (en) | Demodulation circuits of FM stereophonic receivers | |
| US4502148A (en) | FM Stereo demodulator for demodulating stereo signals directly from an FM intermediate frequency signal | |
| US4232189A (en) | AM Stereo receivers | |
| JPS6256705B2 (ja) | ||
| JPS5853805B2 (ja) | パイロット信号の除去装置 | |
| US4362906A (en) | FM Receiver | |
| US4164623A (en) | AM stereo receiver with improved correction signals | |
| US4539697A (en) | FM Stereo demodulating circuit | |
| JPS6342454B2 (ja) | ||
| JPH029241A (ja) | ステレオ復調回路 | |
| US4648114A (en) | AM stereo demodulator | |
| JPH0424669Y2 (ja) | ||
| JP2777717B2 (ja) | Ｆｍ放送受信装置 | |
| JPS581352A (ja) | Ｆｍステレオ復調装置 | |
| US4459552A (en) | Low-noise video preamplifier |