JPS594044B2 - Channel relocation mechanism - Google Patents
Channel relocation mechanismInfo
- Publication number
- JPS594044B2 JPS594044B2 JP51023295A JP2329576A JPS594044B2 JP S594044 B2 JPS594044 B2 JP S594044B2 JP 51023295 A JP51023295 A JP 51023295A JP 2329576 A JP2329576 A JP 2329576A JP S594044 B2 JPS594044 B2 JP S594044B2
- Authority
- JP
- Japan
- Prior art keywords
- channel
- address
- data
- page
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Description
【発明の詳細な説明】 この発明は、チャネル再配置機構に関するものである。[Detailed description of the invention] The present invention relates to a channel relocation mechanism.
チャネル再配置機構は、仮想アドレスで書かれたチャネ
ル、プログラムをチャネル装置が実アドレスに変換しな
がらチャネル装置を動作させる。チャネル再配置動作は
、チャネル索引緩衝機構によつて行なわれる。The channel relocation mechanism operates the channel device while converting the channel and program written in virtual addresses into real addresses. Channel relocation operations are performed by a channel lookup buffer.
チャネル索引緩衝機構は、仮想データ・アドレス、仮想
指令アドレス、I/O開始時に送られたサブチャネルの
セグメント。テーブル起点ワード等を保持する仮想アド
レス・スタックを有している。チャネル動作は、チャネ
ル・アドレス・ワード(CAW)を実記憶領域からチヤ
ネルヘ転送するスタートI/O(SIO)命令の実行に
よつて開始され、CAW中の仮想指命アドレスは、この
チャネル索引緩衝機構へ送られ、そこで主記憶装置のア
クセスのために仮想アドレスから実アドレスヘの変換が
行なわれる。The channel index buffer contains virtual data addresses, virtual command addresses, and segments of subchannels sent at the start of I/O. It has a virtual address stack that holds table origin words, etc. A channel operation is initiated by execution of a start I/O (SIO) instruction that transfers a channel address word (CAW) from real storage to the channel; , where a virtual address to real address translation is performed for main memory access.
変換によつて得られた実アドレスはユニット・コントロ
ール・ワード(UCW)に保持され、対応する仮想アド
レス及び実アドレスの上位部分は、仮想アドレス・スタ
ックに保持される。チャネル・プログラムが開始される
と、データ・アドレスは8ずつ歩進されることによつて
逐次に取り出される。The real address obtained by the translation is held in the unit control word (UCW), and the corresponding virtual address and the upper part of the real address are held in the virtual address stack. When a channel program is initiated, data addresses are fetched sequentially by incrementing by eight.
もし、データ・アドレスがページ境界を越えなければ、
各データ取り出し動作において仮想アドレスを実アドレ
スに変換する必要はない。従つて仮想アドレス及び実ア
ドレスの上位部分は仮想アドレス・スタックに保持され
、新しいデータ・アドレスのバイト部と組合わされて新
しい実アドレスを供給する。チャネル・コマンド・ワー
ド(CCW)を取り出すのに使用される指令アドレスに
ついても同じことが言える。もし、データ・アドレスが
ページ境界を越え、アドレス変換時にページ障害が生じ
ると、チャネルはページ障害割込みを起こし、必要とさ
れたページを使用可能にするようにI/O監視プログラ
ムに知らせ、ページ使用可能後エラー回復プログラムに
よつて510命令を再開させることによりチャネル・プ
ログラムを回復させる。If the data address does not cross a page boundary,
There is no need to translate virtual addresses to real addresses on each data retrieval operation. The high portions of the virtual and real addresses are therefore held in the virtual address stack and combined with the byte portion of the new data address to provide the new real address. The same is true for the command address used to retrieve the channel command word (CCW). If a data address crosses a page boundary and a page fault occurs during address translation, the channel raises a page fault interrupt, notifying the I/O supervisor to make the required page available, and The channel program is recovered by restarting the 510 instruction by the post-possible error recovery program.
この方法であると、データ・アドレスがページ境界を越
えたときに初めてページ障害の有無のチェックが可能で
あり以下のような問題点がある。(1)データ転送が多
数ページにまたがつているとき、ページ境界で毎回ペー
ジ障害が起こる可能性があり、大きなオーバヘツドとな
る。With this method, it is possible to check whether there is a page fault for the first time when the data address crosses the page boundary, and there are the following problems. (1) When data transfer spans many pages, there is a possibility that a page failure will occur every time at a page boundary, resulting in a large overhead.
(2)データプロツクの転送途中でページ障害が起こる
と、データ転送再開時、もう一度データプロツクの先頭
からデータ転送を行なう必要があり、大きなオーバヘツ
ドとなる。(2) If a page failure occurs during data block transfer, when data transfer is restarted, data must be transferred again from the beginning of the data block, resulting in a large overhead.
この発明の目的とするところは、前記の如き従来の問題
点を除去するものであり、データ転送前にページフオー
ルトを知ることができるという効果を有するチヤネル再
配置装置を提供すとことにある。An object of the present invention is to provide a channel relocation device which eliminates the above-mentioned conventional problems and has the effect of being able to detect page faults before data transfer. .
この発明の特徴とするところは、チヤネルがデータ転送
に必要とするページを前もつて計算し、ページ障害のチ
エツクを行なわしめることである。A feature of the present invention is that the pages required by the channel for data transfer are calculated in advance and a page fault check is performed.
次に本発明の実施例につき図面を用いて詳細に説明する
。図は本発明の一実施例であるチヤネル再配置機構のペ
ージ境界を前もつて知るための装置である。CCWlは
、データ転送をすべき主記憶装置の先頭アドレスと、転
送バイト数を保持している。この先頭アドレスと転送バ
イト数を加算器2を使つて加え、データ転送の最終アド
レスを求める。セレクタ3,4により、データ転送の先
頭ページアドレス、最終ページアドレスの上位12ビツ
トを選択し、加算器5により減算し、データ転送に必要
なページ数を求める。この先頭ページアドレスと必要ペ
ージ数の情報より、データ転送を行なう前にページ障害
のチエツクを行なうことができる。このことにより、デ
ータ転送中にページ障害が起こることを防止でき、ペー
ジ障害によるソフトウエアのオーバヘツド.データの再
転送等のオーバヘッドを減少し、チヤネル再配置機構を
使用した計算機の効率向上をはかることができる。Next, embodiments of the present invention will be described in detail using the drawings. The figure shows a device for knowing in advance the page boundaries of a channel relocation mechanism, which is an embodiment of the present invention. CCWl holds the start address of the main storage device to which data should be transferred and the number of bytes to be transferred. This start address and the number of transferred bytes are added using adder 2 to obtain the final address of data transfer. The selectors 3 and 4 select the upper 12 bits of the first page address and the last page address of the data transfer, and the adder 5 subtracts them to find the number of pages required for the data transfer. Based on the information on the first page address and the required number of pages, it is possible to check for page failures before data transfer. This prevents page failures from occurring during data transfer and reduces software overhead due to page failures. It is possible to reduce overhead such as data retransfer and improve the efficiency of a computer using a channel relocation mechanism.
図はこの発明の一実施例を示すプロツク図である。
1・・・・・・チヤネルコマンド語、2・・・・・・加
算器、3・・・・・・セレクタ、4・・・・・・セレク
タ、5・・・・・・加算器。The figure is a block diagram showing one embodiment of the present invention. 1... Channel command word, 2... Adder, 3... Selector, 4... Selector, 5... Adder.
Claims (1)
されるチャネル再配置機構において、データ転送が始ま
る前にチャネル・コマンド・ワードが保持するデータ転
送をすべき主記憶装置の先頭アドレスと転送バイト数と
に基づいて、チャネルが使用するページを検知する装置
を備え、データ転送に必要となるすべてのページについ
てページ障害をデータ転送に先だつて検知することを特
徴とするチャネル再配置機構。1. In a channel relocation mechanism used in a data processing system that operates on a virtual memory method, the start address of the main memory to which data is to be transferred, the number of bytes to be transferred, and the number of bytes to be transferred, which are held in the channel command word, are held before data transfer begins. A channel relocation mechanism is provided with a device for detecting pages used by a channel based on the above, and detects page faults for all pages required for data transfer prior to data transfer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP51023295A JPS594044B2 (en) | 1976-03-05 | 1976-03-05 | Channel relocation mechanism |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP51023295A JPS594044B2 (en) | 1976-03-05 | 1976-03-05 | Channel relocation mechanism |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS52106643A JPS52106643A (en) | 1977-09-07 |
JPS594044B2 true JPS594044B2 (en) | 1984-01-27 |
Family
ID=12106607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51023295A Expired JPS594044B2 (en) | 1976-03-05 | 1976-03-05 | Channel relocation mechanism |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS594044B2 (en) |
-
1976
- 1976-03-05 JP JP51023295A patent/JPS594044B2/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS52106643A (en) | 1977-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4163280A (en) | Address management system | |
US4999770A (en) | Command controlled multi-storage space protection key pretesting system permitting access regardless of test result if selected key is predetermined value | |
US4419725A (en) | Cache/disk subsystem with tagalong copy | |
US3701107A (en) | Computer with probability means to transfer pages from large memory to fast memory | |
JPS594044B2 (en) | Channel relocation mechanism | |
JPS6240736B2 (en) | ||
JPH05250263A (en) | Virtual processor system and nonvolatile storage system | |
JP3157673B2 (en) | Virtual storage system | |
JPS63197254A (en) | Virtual memory controller | |
JP3009168B2 (en) | Data processing device | |
JPH03269628A (en) | Exception processing system | |
JPH03271823A (en) | High speed writing system for disk controller | |
JP2594567B2 (en) | Memory access control device | |
JP2845746B2 (en) | Micro program controller | |
JPH0212530A (en) | Data processing system | |
JPH044443A (en) | Data saving system | |
JPS6243737A (en) | Interruption control system | |
JPH1078884A (en) | Method for restoring data using virtual storage | |
JPH07295807A (en) | Microprogram controller | |
JPS6126100B2 (en) | ||
JPS6044709B2 (en) | Buff retry method | |
JPS59111558A (en) | Disk cache device | |
JPH0157374B2 (en) | ||
JPS58215779A (en) | Data processor | |
JPH0159611B2 (en) |