JPH0212530A - Data processing system - Google Patents

Data processing system

Info

Publication number
JPH0212530A
JPH0212530A JP16440588A JP16440588A JPH0212530A JP H0212530 A JPH0212530 A JP H0212530A JP 16440588 A JP16440588 A JP 16440588A JP 16440588 A JP16440588 A JP 16440588A JP H0212530 A JPH0212530 A JP H0212530A
Authority
JP
Japan
Prior art keywords
control
data processing
guest
save area
interrupt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16440588A
Other languages
Japanese (ja)
Inventor
Hisao Takane
高根 久雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP16440588A priority Critical patent/JPH0212530A/en
Publication of JPH0212530A publication Critical patent/JPH0212530A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent overhead in the control of a control program from being increased even in an interruption processing by withdrawing a program state word to a second retracting area managed by the control of a guest OS (operating system), and starting up the guest OS by recovering the content of a first retracting area after performing the simulation of interruption. CONSTITUTION:When the interruption is generated in a guest OS mode, a processing procedure DP withdraws the program state word to the first retracting area M1 according to an interruption instruction when no interruption processing by the control of the guest OS is required, and withdraws the program state word to the second retracting area M2 when it is required. The content of the first retracting area M1 is recovered according to the execution start instruction of the guest OS after completing the simulation of the interruption by the control of a control program when no interruption processing is required, and the content of the second retracting area M2 is recovered when it is required. In such a way, it is possible to reduce the overhead of the processing due to the control of the control program, and to improve the performance of a virtual computer device.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、仮想計算機装置のデータ処理方式に利用する
。特に、仮想計算機装置のゲストオペレーティングシス
テム(以下、ゲストO8という。)実行中に発生した例
外処理または割込処理に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention is applied to a data processing method of a virtual computer device. In particular, it relates to exception processing or interrupt processing that occurs during execution of the guest operating system (hereinafter referred to as guest O8) of the virtual machine device.

〔概要〕〔overview〕

本発明はデータ処理方式において、 ゲスl−OSモード時にフォルトまたは割込が発生した
場合にこのフォルトまたは割込の発生原因がゲストO8
の制御によるフォルト処理または割込処理を必要としな
い場合にはプログラム状態1吾を制御プログラムの制御
により管理される第一退避領域に退避させ、必要とする
場合にはゲストO8制御により管理される第二退避領域
に退避させ、制御プログラムの制御による割込のシミュ
レーション後に30MO3命令に基づいて第一退避領域
または第二退避領域の内容を復帰してゲス)O3を起動
することにより、 ゲストオペレーティングシステムの告I卸のフォルト処
理または割込処理を必要とする場合でも制御プログラム
の制御のオーバヘッドの増加を防止できるようにしたも
のである。
In the data processing method of the present invention, when a fault or interrupt occurs in the guest OS mode, the cause of the fault or interrupt is the guest O8.
When fault processing or interrupt processing under the control of the control program is not required, the program state 1 is evacuated to the first save area managed under the control of the control program, and when necessary, it is managed under the control of the guest O8. The guest operating system is saved to the second save area, and after simulating an interrupt under the control of the control program, the contents of the first save area or the second save area are restored based on the 30MO3 instruction and the guest operating system is activated. Even when fault processing or interrupt processing is required, an increase in control overhead of the control program can be prevented.

〔従来の技術〕[Conventional technology]

一般に、仮想計算機装置ではゲス)O3にすべての命令
の実行を許しているわけではないために、入出力動作を
措定する命令等のような特別な命令を実行しようとする
場合には、フォルト(例外)を発生させる。また、実計
算装置におけるのと同様に入出力動作の完了、許容アド
レス外へのメモリアクセス、レジスタのオーバフロまた
は故障等が発生した場合に、ハードウェアが割込を発生
する。そして、これらのフォルトおよび割込(以下、割
込という。)は、−度制御プログラム(以下CPという
。)の制御でシミコレートシ、その後で制御権をゲスト
O8に戻すことが行われる。
In general, virtual machine devices do not allow the Guess) O3 to execute all instructions, so when attempting to execute a special instruction such as an instruction that assumes input/output operations, a fault ( exception). Further, as in a real computing device, the hardware generates an interrupt when an input/output operation is completed, a memory access to an address other than the allowable address, a register overflow, a failure, etc. occurs. These faults and interrupts (hereinafter referred to as interrupts) are simulated under the control of a control program (hereinafter referred to as CP), and then control is returned to the guest O8.

従来、仮想計算機装置のデータ処理方式は、このような
場合に、まずゲストO8はそのときの中央処理装置の状
態をCP制御により管理される第一退避領域に退避させ
、モードをCPモードとし、CPは第一退避領域に格納
されているデータを用いて割込をシミニレートシ、ゲス
トO8制御によるフォルト処理または割込処理が必要な
場合には、第一退避領域に退避させていたデータをゲス
トO8制御により管理される第二退避領域に移した後に
中央処理装置内のレジスタに格納し、また割込処理が不
用な場合にはシミュレーション後に、直ちに第一退避領
域に格納されているデータを中央処理装置内のレジスタ
に格納し、モードをゲストOSモードとし、該当するゲ
ートO8を起動させるソフトウェア命令を実行するよう
にしていた。
Conventionally, in a data processing method of a virtual computer device, in such a case, the guest O8 first saves the state of the central processing unit at that time to a first save area managed by CP control, sets the mode to CP mode, The CP uses the data stored in the first save area to simulate interrupts, and if fault processing or interrupt processing by guest O8 control is required, the data saved in the first save area is saved to the guest O8. After moving the data to the second save area managed by control, it is stored in a register in the central processing unit, and if interrupt processing is not required, the data stored in the first save area is immediately processed by the central processing unit after the simulation. The information is stored in a register within the device, the mode is set to guest OS mode, and a software instruction is executed to activate the corresponding gate O8.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかし、このような従来のデータ処理方式では、ゲスト
O8制御による割込処理を必要とする場合には、第一退
避領域に格納されているデータを第二退避領域に移す必
要があり、この動作には多数のソフトウェア命令を要す
るのでCP制御のオーバヘッドが増加する問題点があっ
た。
However, in such conventional data processing methods, when interrupt processing by guest O8 control is required, it is necessary to move the data stored in the first save area to the second save area, and this operation Since this method requires a large number of software instructions, there is a problem in that the overhead of CP control increases.

本発明は上記の問題点を解決するもので、オペ1/−テ
ィングシステムの制御による割込処理を必要とする場合
でも制御プログラムの制御のオーバヘッドの増加を防止
できるデータ処理方式を提供することを目的とする。
The present invention solves the above problems, and aims to provide a data processing method that can prevent an increase in the control overhead of a control program even when interrupt processing is required under the control of an operating system. purpose.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、制御プログラムの制御により管理される第−
退領域およびゲストオペレーティングシステムの制御に
より管理される第二退避領域を含む主記憶装置と、ホス
トオペレーティングシステムの命令を実行する処理手段
を含むデータ処理装置とを備え、上記処理手段は、ゲス
トオペlノーティングシステムの実行時に割込が発生し
たとき割込命令に従ってプログラム状態語を退避させる
手段と、上記制御プログラムの制御による割込のシミュ
レーション終了後に上記ゲストオペレーティングシステ
ムの実行開始命令に従って上記プログラム状態語を復帰
させる手段とを含むデータ処理方式において、上記退避
させる手段は、上記ゲストオペレーティングシステムの
制御による割込処理が必要か否かに基づいて区分して上
記第一退避領域または上記第二退避領域に移させる手段
を含み、上記実行開始命令に上記ゲストオペ1/−ティ
ングシステムの制御による割込処理が必要か否かを示す
情報を付加する手段を備え、上記復帰させる手段は、こ
の情報に基づいて上記第一退避領域の内容または上記第
二退避領域の内容を上記データ処理装置に復元させる手
段を含むことを特徴とする。
The present invention is directed to the
A main storage device including a backup area and a second backup area managed under the control of the guest operating system, and a data processing device including processing means for executing instructions of the host operating system, and the processing means includes a guest operating system. means for saving the program state word according to an interrupt instruction when an interrupt occurs during execution of the operating system; and means for saving the program state word according to the execution start instruction of the guest operating system after the simulation of the interrupt under the control of the control program is completed. In the data processing method, the saving means classifies the data into the first save area or the second save area based on whether interrupt processing under the control of the guest operating system is necessary. and means for adding information indicating whether interrupt processing under the control of the guest operating system is necessary to the execution start command, and the returning means based on this information. It is characterized by including means for restoring the contents of the first save area or the contents of the second save area to the data processing device.

〔作用〕[Effect]

ゲス)OSモード時に割込が発生したときに割込命令に
従って処理手段はゲストO8制御による割込処理が必要
でないときにはプログラム状態語を第一退避領域に退避
させ、ゲストO8制御による割込処理が必要なときには
第二退避領域に退避させる。制御プログラム制御による
割込のシミュレーション終了後にゲストO8の実行開始
命令に従ってゲストO8制御による割込処理が必要でな
いときには第一退避領域の内容を復帰させ、必要なとき
には第二退避領域の内容を復帰させる。以上の動作によ
りゲストオペレーティングシステムの制御による割込処
理を必要とする場合でも制御プログラムの制御のオーバ
ヘッドの増加を防止できる。
(Guess) When an interrupt occurs in the OS mode, the processing means according to the interrupt instruction saves the program status word to the first save area when the interrupt processing by the guest O8 control is not necessary, and the interrupt processing by the guest O8 control is executed. When necessary, it is evacuated to the second evacuation area. After the simulation of an interrupt under control program control is completed, the contents of the first save area are restored when interrupt processing under guest O8 control is not necessary, and the contents of the second save area are restored when necessary, in accordance with the execution start command of guest O8. . The above operation can prevent an increase in the control overhead of the control program even when interrupt processing is required under the control of the guest operating system.

〔実施例〕〔Example〕

本発明の実施例について図面を参照して説明する。第1
図は本発明一実施例データ処理系のブロック構成図であ
る。第1図において、データ処理系は、CPの制御によ
り管理される第−退領域Mおよびゲス)O3の制御によ
り管理される第二退避領域2を含む主記憶装置MMUと
、ホストO8の命令を実行する処理手段DPを含むデー
タ処理装置CPUとを備え、処理手段DPは、ゲストO
8の実行時に割込が発生したとき割込命令に従ってプロ
グラム状態語を退避させる手段と、上記制御プログラム
の制御による割込のシミュレーンヨン終了後に上記ゲス
トO8の実行開始命令に従って上記プログラム状態語を
復帰させる手段とを含み、 データ処理装置CPUは、ゲストOSモードまたはCP
モードが設定されるモードレジスタMRと、命令が設定
される命令レジスタIRと、主記憶装置MMUにアクセ
スするアクセス手IMAとを含む。
Embodiments of the present invention will be described with reference to the drawings. 1st
The figure is a block diagram of a data processing system according to an embodiment of the present invention. In FIG. 1, the data processing system includes a main memory MMU including a first save area M managed under the control of the CP and a second save area 2 managed under the control of the second save area 2, and a second save area 2 managed under the control of the host O3. A data processing device CPU including a processing means DP to execute the processing means DP, and the processing means DP
means for saving the program state word in accordance with an interrupt instruction when an interrupt occurs during execution of the above-mentioned guest O8; the data processing device CPU is in a guest OS mode or
It includes a mode register MR in which a mode is set, an instruction register IR in which an instruction is set, and an accessor IMA that accesses the main memory MMU.

ここで本発明の特徴とするところは、上記退避させる手
段は、上記ゲス)O3制御による割込処理が必要か否か
に基づいて区分して第一退避領域Mlまたは第二退避領
域M2に移させる手段を含み、上記実行開始命令にゲス
)O3制御による割込処理が必要か否かを示す情報を付
加する手段を備え、上記復帰させる手段は、この情報に
基づい゛て第一退避領域Mlの内容または第二退避領域
M2の内容をデータ処理装置CP tJに復元させる手
段を含むことにある。
Here, the feature of the present invention is that the evacuation means classifies and moves to the first evacuation area Ml or the second evacuation area M2 based on whether or not interrupt processing by the above-mentioned O3 control is necessary. and means for adding information to the execution start command indicating whether interrupt processing by the O3 control is necessary, and the restoring means is configured to restore the first save area Ml based on this information. or the contents of the second save area M2 in the data processing device CP tJ.

このような構成のデータ処理系の動作について説明する
。第2図は本発明のデータ処理系のデータ処理装置の動
作を示すフローチャートである。
The operation of the data processing system having such a configuration will be explained. FIG. 2 is a flowchart showing the operation of the data processing system of the present invention.

第3図は本発明のデータ処理系のソフトウェア環境を示
す図である。第4図は本発明のデータ処理系のゲストオ
ペレーティングシステムと制御プログラムとの関係を示
す図である。
FIG. 3 is a diagram showing the software environment of the data processing system of the present invention. FIG. 4 is a diagram showing the relationship between the guest operating system and control program of the data processing system of the present invention.

まず、第3図を参照すると、本実施例のソフトウェアは
ホストオペレーティングシステム(ホストO8)の制御
のもとにCPまたはジョブを実行し、さらにCP制御も
とに複数のゲストO8を実行し、ゲス)O3制御のちと
にジョブを実行できるような多層レベル構成となってい
る。
First, referring to FIG. 3, the software of this embodiment executes a CP or a job under the control of the host operating system (host O8), further executes a plurality of guests O8 under the control of the CP, and executes a guest operating system (host O8). ) It has a multi-level configuration that allows jobs to be executed after O3 control.

次に第1図を参照すると、本実施例のハードウェアは、
データ処理装置CPUと主記憶装置MMUとを備え、デ
ータ処理装置CPUは処理手段DP1メモリアクセス手
段MA、命令レジスタIRおよびモードレジスタMRを
、また、主記憶装置MMUは第一退避領域Ml および
第二退避領域M2を有している。
Next, referring to FIG. 1, the hardware of this embodiment is as follows:
The data processing device CPU includes a processing means DP1, a memory access means MA, an instruction register IR and a mode register MR, and the main memory device MMU has a first save area Ml and a second save area MMU. It has a retreat area M2.

データ処理装置CPUは、処理手段DP、メモリアクセ
ス手段MA、命令レジスタIRおよびモードレジスタM
Rを含み、モードレジスタMRに設定されるOSモード
またはCPモードに対応してゲストO8またはCPを実
行できるようになっている。なお、第1図では説明を簡
単化するために、データ処理装置CPUが一つの場合を
例示したが、複数個であっても良い。ただし、データ処
理装置CPUが複数個ある場合には、それぞれに対応し
て第一退避領域および第二退避領域を主記憶装置MMU
に設ける必要がある。
The data processing device CPU includes a processing means DP, a memory access means MA, an instruction register IR and a mode register M.
The guest O8 or CP can be executed according to the OS mode or CP mode set in the mode register MR. In addition, in order to simplify the explanation, FIG. 1 illustrates a case where there is one data processing device CPU, but there may be a plurality of data processing devices CPU. However, if there are multiple data processing devices CPU, the first save area and the second save area are stored in the main storage MMU corresponding to each CPU.
It is necessary to provide

第一退避領域Mlおよび第二退避領域M2はCPおよび
ゲス)O3の制御でそれぞれ管理されるプログラム状態
語であるデータ処理装置CPUの状態を示すデータの退
避領域であり、メモリアクセス手段MAによって通常の
データエリアと同様に読書きされる。また、処理手段D
Pはデータ処理装置CPUにおいて命令を実行する手段
であり、モードレジスタMRに設定されるモード措定お
よび命令レジスタIRに設定される命令に基づいてまた
適時にメモリアクセス手段MAによって主記憶装置MM
UをアクセスしながらO3またはCPを実行していく。
The first save area Ml and the second save area M2 are save areas for data indicating the state of the data processing device CPU, which is a program status word managed under the control of the CP and the controller O3, respectively, and are normally controlled by the memory access means MA. It is read and written in the same way as the data area. In addition, processing means D
P is a means for executing an instruction in the data processing device CPU, and is based on the mode setting set in the mode register MR and the instruction set in the instruction register IR, and also in a timely manner by the memory access means MA to execute the instruction in the main memory MM.
O3 or CP is executed while accessing U.

第4図はゲス)O3とCPとの関係の概略を示した図で
あり、ゲストO8の下でデータ処理装置CPUが、ジョ
ブを実行しているときに、上述したような割込が発生す
ると、この割込に対するシミュレーションがデータ処理
装置CPUで行われ、その後にスタートバーチャルマシ
ンオペレーティングシステムモード命令(以下、SVM
O3命令という。)が実行される。
FIG. 4 is a diagram schematically showing the relationship between the guest O3 and the CP, and shows that when the above-mentioned interrupt occurs while the data processing device CPU is executing a job under the guest O8, , a simulation for this interrupt is performed in the data processing unit CPU, and then a start virtual machine operating system mode instruction (hereinafter SVM
It's called an O3 command. ) is executed.

SVMO3命令は仮想計算機装置にO8の実行開始を措
示する命令であり、この命令は命令コードとタグとから
なり、ゲストCPからO8に制御権が移るときに、以前
のジョブの続きを即時に引継いで実行するか、または、
割込処理を実行してから以前のジョブの続きを引継ぐか
をタグによって指定できる。
The SVMO3 instruction is an instruction that instructs the virtual machine device to start executing O8. This instruction consists of an instruction code and a tag, and when control is transferred from the guest CP to O8, it immediately continues the previous job. Take over and execute, or
You can use a tag to specify whether to continue the previous job after executing the interrupt process.

次に第1図および第2図を参照して本実施例を詳細に説
明する。
Next, this embodiment will be described in detail with reference to FIGS. 1 and 2.

データ処理装置CPIJがゲス)O3制御のもとに、ジ
ョブを実行中に(S l−33) 、割込が発生すると
(S5)、処理手段DPはデータ処理装置CPUの状態
を示すデータを退避領域へ退避させる。このときに割込
の発生原因がゲス)O3の割込処理を必要としない場合
には(36)、データ処理CPUの状態を示すデータを
第一退避領域M、へ退避させ(S7)、割込処理を必要
とする場合には(S6)、データ処理装置CPUの状態
を示すデータを第二退避領域M2へ退避させる(38)
When the data processing device CPIJ is executing a job under O3 control (S l-33) and an interrupt occurs (S5), the processing means DP saves data indicating the state of the data processing device CPU. Evacuate to area. At this time, if the cause of the interrupt does not require interrupt processing (36), the data indicating the state of the data processing CPU is saved to the first save area M (S7), and If the data processing is required (S6), the data indicating the state of the data processing device CPU is saved to the second save area M2 (38).
.

次にデータ処理装置CPUはモードレジスタMRの設定
内容をCPモードに変更しくS9)、次いでCPを起動
する(310)。このときに、データ処理装置CPUの
状態を示すデータを第一退避領域M+ または第二退避
領域M2に退避させたかをCPに通知する必要があるた
めに、CPの起動時にどちらかの退避領域に退避させた
かに従って、CPの異なったプログラム人口を起動する
Next, the data processing device CPU changes the setting contents of the mode register MR to the CP mode (S9), and then starts the CP (310). At this time, it is necessary to notify the CP whether the data indicating the state of the data processing device CPU has been saved to the first save area M+ or the second save area M2. Activate different program populations of the CP depending on what has been evacuated.

CPは割込のシミュ1/−ジョンを行った後にく5ll
)、ステップ312〜S19からなるS VMOS命令
を実行する。SVMO3命令のタグには、データ処理装
置CPUの状態を示すデータを第一退避領域M、に退避
させた場合には「0」が指定され、それ以外の全ての場
合にはrljが指定される。
After CP simulates the interrupt,
), the S VMOS instruction consisting of steps 312 to S19 is executed. In the tag of the SVMO3 instruction, "0" is specified when data indicating the state of the data processing device CPU is saved to the first save area M, and rlj is specified in all other cases. .

svMos命令に対して処理手段DPは、タグが「0」
め場合には第一退避領域M、のデータをデータ処理装置
CPUのレジスタにロードL(S14)、タグが「1」
の場合には第二退避領域M2のデータをデータ処理装置
CPUの1/ジスタにロードしく318) 、その後モ
ードレジスタMRの内容をゲストOSモードに変更する
(S15.518)。
For the svMos instruction, the processing means DP has a tag of “0”.
In this case, the data in the first save area M is loaded into the register of the data processing device CPU (S14), and the tag is set to "1".
In this case, the data in the second save area M2 is loaded into the 1/register of the data processing device CPU (318), and then the contents of the mode register MR are changed to the guest OS mode (S15.518).

このときにSVMO3命令のタグが「0」であれば、C
PはゲストOSを起動しく517) 、データ処理装置
fcPUはゲス)O3制御のちとにジョブを実行する(
S3)。このときのジョブステップはステップS3にお
ける割込が発生したときのジョブステップに続くもので
あり、以後、ジョブの実行が続行されていく。また、S
VMO3命令のタグが「1」であれば、ステップ319
の実行後に、ゲストO8の割込処理が行われ(S20)
 、その後ステップS3の処理が行われる。ジョブが終
了した場合には(34)、ゲストO8の実行を終了する
At this time, if the tag of the SVMO3 instruction is "0", C
P starts the guest OS (517), data processing unit fcPU runs the job after O3 control (517), and data processing device fcPU runs the job (
S3). The job step at this time is the one following the job step when the interruption occurred in step S3, and the execution of the job is continued thereafter. Also, S
If the tag of the VMO3 instruction is “1”, step 319
After execution of , guest O8 interrupt processing is performed (S20).
, and then the process of step S3 is performed. If the job is finished (34), the execution of the guest O8 is finished.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明は、ゲストオペレーティン
グシステムの制御による割込処理が必要なときでも、制
御プログラムの制御による処理のオーバヘッドを軽減化
でき、仮想計算機装置の性能を向上させることができる
優れた効果がある。
As explained above, the present invention is advantageous in that even when interrupt processing under the control of the guest operating system is required, the overhead of processing under control of the control program can be reduced and the performance of the virtual machine device can be improved. It has a positive effect.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明一実施例データ処理系のプロソり構成図
。 第2図は本発明のデータ処理系のデータ処理装置の動作
を示すフローチャート。 第3図は本発明のデータ処理系のソフトウェア環境を示
す図。 第4図は本発明のデータ処理系のゲストオペレーティン
グシステムと制御プログラムとの関係を示す図。 CPU・・・データ処理装置、DP・・・処理手段、■
R・・・命令レジスタ、Ml・・・第一退避領域、M2
・・・第二退避領域、MA・・・メモリアクセス手段、
MMU・・・主記憶装置、MR・・・モードレジスタ。 特許出嘘入 日本電気株式会社 代理人  弁理士 井 出 直 孝 夷、f1例 冒 1 図
FIG. 1 is a block diagram of a data processing system according to an embodiment of the present invention. FIG. 2 is a flowchart showing the operation of the data processing system of the present invention. FIG. 3 is a diagram showing the software environment of the data processing system of the present invention. FIG. 4 is a diagram showing the relationship between the guest operating system and control program of the data processing system of the present invention. CPU...data processing device, DP...processing means, ■
R...Instruction register, Ml...First save area, M2
...Second save area, MA...Memory access means,
MMU: Main memory, MR: Mode register. Patent issue and false entry by NEC Co., Ltd. agent, patent attorney Takai Ide, F1 case example 1 Figure 1

Claims (1)

【特許請求の範囲】 1、制御プログラムの制御により管理される第一退領域
およびゲストオペレーティングシステムの制御により管
理される第二退避領域を含む主記憶装置と、ホストオペ
レーティングシステムの命令を実行する処理手段を含む
データ処理装置とを備え、 上記処理手段は、ゲストオペレーティングシステムの実
行時に割込が発生したとき割込命令に従ってプログラム
状態語を退避させる手段と、上記制御プログラムの制御
による割込のシミュレーション終了後に上記ゲストオペ
レーティングシステムの実行開始命令に従って上記プロ
グラム状態語を復帰させる手段とを含む データ処理方式において、 上記退避させる手段は、上記ゲストオペレーティングシ
ステムの制御による割込処理が必要か否かに基づいて区
分して上記第一退避領域または上記第二退避領域に移さ
せる手段を含み、 上記実行開始命令に上記ゲストオペレーティングシステ
ムの制御による割込処理が必要か否かを示す情報を付加
する手段を備え、 上記復帰させる手段は、この情報に基づいて上記第一退
避領域の内容または上記第二退避領域の内容を上記デー
タ処理装置に復元させる手段を含む ことを特徴とするデータ処理方式。
[Claims] 1. A main storage device including a first save area managed under the control of a control program and a second save area managed under the control of a guest operating system, and a process for executing instructions of the host operating system. a data processing device including means for saving a program state word according to an interrupt instruction when an interrupt occurs during execution of the guest operating system; and a data processing device for simulating the interrupt under control of the control program. and means for restoring the program state word in accordance with an execution start command of the guest operating system after completion, wherein the saving means is based on whether or not interrupt processing under control of the guest operating system is necessary. and means for adding information indicating whether or not interrupt processing under the control of the guest operating system is necessary to the execution start command. A data processing method, wherein the restoring means includes means for causing the data processing device to restore the contents of the first save area or the contents of the second save area based on the information.
JP16440588A 1988-06-30 1988-06-30 Data processing system Pending JPH0212530A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16440588A JPH0212530A (en) 1988-06-30 1988-06-30 Data processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16440588A JPH0212530A (en) 1988-06-30 1988-06-30 Data processing system

Publications (1)

Publication Number Publication Date
JPH0212530A true JPH0212530A (en) 1990-01-17

Family

ID=15792514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16440588A Pending JPH0212530A (en) 1988-06-30 1988-06-30 Data processing system

Country Status (1)

Country Link
JP (1) JPH0212530A (en)

Similar Documents

Publication Publication Date Title
JPS6275735A (en) Emulating method
KR920003044B1 (en) Control system for guest execution of virtual computer system
JPS58121457A (en) Information processing device
JPH0212530A (en) Data processing system
JP2513060B2 (en) Failure recovery type computer
JPS623347A (en) Saving system for error recovery information
JPS6049352B2 (en) data processing equipment
JPS6376028A (en) Method for controlling execution of instruction step in virtual computer system
JP2671160B2 (en) Exception handling method
JPS6394339A (en) Virtual calculation system
JPS61184643A (en) Starting control system for virtual computer
CN100361105C (en) Method and apparatus for recovering access environment setting-up in interrupt processing
JPH0133856B2 (en)
JPS6359633A (en) Virtual computer system
JPH0567973B2 (en)
JP2802109B2 (en) Memory access control method
JPS59172044A (en) Instruction control system
JPS6212555B2 (en)
JPH01300352A (en) Dump area instruction control system
JPS63197254A (en) Virtual memory controller
JPH0150936B2 (en)
JPS6047622B2 (en) Dynamic address translation control method
JPS62171040A (en) Instruction reexecuting device
JPH0335339A (en) Settlement processing system for occurrence of os fault
JPH0193831A (en) System for controlling operand access of virtual computer