JPS593918B2 - リ−ドリレ−・マトリツクス回路 - Google Patents

Description

【発明の詳細な説明】 技術分野 １５本発明はリレー・マトリックス、特にリレー・マト
リックスの段を有する電話交換のセレクタ回路網用リー
ド・リレー・マトリックスに関する。

背景技術いろいろな種類のリード・リレー・マトリツク
ク０ スがこれまでに知られているが、これらはいくつ
かの異なる方法で動作される。

マトリックスの交点に双安定電磁リード・リレーを配列
すること、および行電線と列電線の電流一致によつてこ
れらを動作させることが知られている。しかしこの方２
５式には双安定電磁リレーおよびそれらの動作が比較的
複雑かつ高価である、という欠点がある。もう１つの既
知の方法では、マトリックスの単安定リレー・ユニット
用保持接点として働く特別接点とともに通話電線用の接
点を備えている。こ３０のような方法はたとえばドイツ
特許出願公告第１０４７８５１号に示されている。この
方法は、電話交換のセレクタ段間にエンド・ツー・エン
ド保持電線を作るとともに、所要の各点に特別リード接
点とダイオードを備えるという不利な面があ３５る。発
明の要約 この発明の目的は、これまで知られている装置よりもは
るかに安価でかつ簡単な改良形リレー・マトリツクスを
うることである。

本発明の特徴は前記特許請求の範囲によつて明らかであ
る。

本発明を付図の若干の実施例について以下に詳しく説明
する。

以下の説明において、リレー・マトリツクスが電話交換
用セレクタの部分を構成するものとする。

これは当然、本発明の適用範囲のいかなる制限をも意味
するものではない。発明の実施態様 図示実施例の条件は、決して行当り２個以上のマトリツ
クスの交点リレーが動作されないことである。

ここでは列方向と定義されるマトリツクスの他の座標方
向では、たとえば簡易会議電話の場合に、ある状況の下
で回線に加入することが可能でなければならない。これ
は、１名または数名の加入者あるいは交換手が１つの呼
出しに加入する可能性を有するとともに、そうした場合
同時に動作されるマトリツクスの同じ列にある２個また
は数個の交点リレーを持つことが可能でなければならな
いことを意味する。行に関する条件は、列にある各交点
リレーカ相らの保持装置を備える場合に、行当り唯一の
制御装置を持つことができるようにする。本実施例によ
り８×８のマトリツクに等しい１個のカード用の全制御
装置は１つの制御ユニツトにまとめられ、このユニツト
は集積法で１個のケーシングとして実現される。保持ユ
ニツトに対する行と行の組合せである保持装置は、ユニ
ツト当り１個の共通ケーシングとして実現される。以下
、本発明の実施例を付図について詳しく説明する。第１
図はセレクタ段の部分を構成する３個のマトリツクスと
高性能中央処理装置のプロツク図を示す。

マトリツクスＭｌ，Ｍ２，Ｍ３は制御および監督用の中
央処理装置ＣＰから共通データ母線ＤＢを通してアドレ
スされる。各マトリツクスには交点網ＣＰＮと、制御ユ
ニツトＣＵと、この回路網に共通な保持ユニツトＨＵと
がある。交点網ＣＰＮには、本実施例では磁化コイルに
よつて制御される単安定リード・リレーを有する異なる
通話路のスイツチング装置がある。貫通接続はバイポー
ラであり、すなわち各交点は２個のメーク接点を有する
にすぎず、したがつて電磁保持接点も電気機構保持接点
もない。マトリツクスに共通な制御ユニツトＣＵは、機
能に関するかぎり、２つのユニツトすなわち中央処理装
置ＣＰからアドレスされる１つの制御論理ユニツトＣＬ
Ｕおよび電源ユニツトに分けられる。以下、制御ユニツ
トは上述の部分に分けないで一諸に説明する。またマト
リツクスに共通な保持ユニツトＨＵも機能に関するかぎ
り、２つの部分すなわち保持論理ユニツトＨＬＵおよび
電圧接続用回路に分けられる。しかしこの場合も以下、
保持ユニツトは前記機能に分けないで一諸に説明する。
言うまでもなく前記中央処理装置ＣＰは交換の他のセレ
クタ段をも制御する。

さらにいろいろなセレクタ段がいろいろな方法で配列さ
れるが、図示の例はいくつかの実施例の１つにすぎない
。第２図は、第１図によるリレー・マトリツクスおよび
それに組み合わされる制御ユニツトＣＵならびに保持ユ
ニツトＨＵの接続概略図である。このリレー・マトリツ
クスはセレクタ段の一部を構成する。図示の交点網には
、各行に８個のリレーがある８行に配列された６４個の
リレーがある。第１行と第８行の最初と最後のリレーだ
けが示されている。図示されていない中間の行には各自
の保持ユニツトがあるが、制御ユニツトは同じものを使
用する。リレーは、第１の数字が行を示し第２の数字が
列を示す２数字のサフイツクスを伴うＲで標示される。
図示の例では、制御ユニツトおよび保持ユニツトを持つ
交点網は１つの共通なプリント回路上に置かれ、したが
つて１つのユニツトを構成する。いくつかの段を持つセ
レクタ網では、各セレクタ段は図示の形式のマトリツク
スを１個または数個有する。既に述べたとおり、交点リ
レーは交点において行にある通話電線を列にある相当す
る通話電線に接続しうる二極メーク接点を備えている。
マトリツクスの入力すなわち列ＸＯ〜Ｘ７に属する通話
電線は、マトリツクスの出力すなわち相当する交点のリ
レーの動作によつて行ＹＯ〜Ｙ７の通話電線に接続され
る。これは制御ユニツトからのパルス整形作用信号によ
つて行なわれ、次にリレーは特殊保持回路装置によつて
動作状態に保たれる。リレー・マトリツクスの電子制御
ユニツトＣＵは、それぞれ動作されたり解除されるリレ
ーが発見されるべき交点網の行に関する情報を中央処理
装置から受ける。保持ユニツトＨＵに対する信号によつ
て、交点網の列はそれに応じてアドレスされる。制御ユ
ニツトの制御論理は２進形のアドレスによつて中央処理
装置からアドレスされる。カード・マーク入力ＣＭの前
記アドレスにある１ビツトは制御ユニツトすなわちセレ
クタ段のカードを選択し、行マーク入力ＹＡＯ〜ＹＡ２
の前記アドレスにある３ビツトは制御ユニツト内の制御
回路ＣＯ〜Ｃ７すなわち選ばれたマトリツクスの交点網
の行を選択する部分アドレスを構成する。制御入力ＲＬ
Ｓの前記アドレスにあるもう１つのビツトは「動作］ま
たは「解除」のいずれが行なわれるべきかを示す。また
保持ユニツトも、選ばれた行の中のリレーと組み合わさ
れる保持回路を選択するために中央処理装置からアドレ
スされる。このユニツトは６ビツトのアドレスによつて
アドレスされる。図示の例では、アドレスは２つの部分
に分けられる。第１の部分は２ビツトからなり、第２の
部分は残りの４ビツトからなる。この形式のアドレスは
簡単なデコード論理をうるために選択されている。最後
に述べたアドレス法を以下に詳しく説明する。考慮され
るマトリツクスの入力を構成する８対の通話電線ＸＯ〜
Ｘ７は、交換の入力に、または通話電線ＹＯ〜Ｙ７すな
わち先行セレクタ段にある行の通話電線に接続される。
同様にマトリツクスの出力すなわち８対の通話電線ＹＯ
〜Ｙ７は次の段にあるマトリツクスの入力に接続される
。考慮される行にあるリレーの動作、保持および解除用
の各電圧は、制御ユニツトＣＵから交点網の行電線ＹＨ
Ｏ〜ＹＨ７に選択的に供給することができる。これは、
各行用として対に配列されかつ以下に詳しく説明する制
御ユニツトの論理により制御されるトランジスタＴ８お
よびＴｌｌによつて図示される。トランジスタＴ８は、
相当する交点の行にあるリレーのアドレス動作を行なう
ことによつて行電線ＹＨＯに電圧＋Ｅ１を実質的に導く
とき給電する。動作電圧源＋Ｅ１と直列に接続される抵
抗器ＲＤによつて示されるとおり、検出目的の電流によ
る電圧降下が作られる。検出器ＤＥは動作電流が与えら
れた許容範囲内であるかどうかを測定する。上記による
検出回路の実施例を以下に詳しく説明する。おのおの交
点網の行と組み合わされる保持回路ＨＵは図示のとおり
、等価のサイリスタまたは二極サイリスタによつて特に
実現される数個の堡芦装置ＨＯ〜Ｈ７を有する。

第２図では、装置は制御される４層半導体を有するが、
以後これらの装置はバイポーラ法で等価のサイリスタと
して示される。第３図は、制御回路ＣＯすなわちマトリ
ツクスの行と組み合わされる第２図による制御ユニツト
ＣＵの一部がいかに実現されるかを一段と詳細に示す。

既に説明したように、保持ユニツトは１つの行のすべて
のリレーに共通であり、第３図では保持回路ＨＣすなわ
ち行の１個のリレー装置に組み合わされる保持ユニツト
の一部が示される。また全体のマトリツクスに共通な制
御ユニツトには、マトリツクス各行に１個ずつある同一
の制御回路ＣＯ〜Ｃ７がある。交点リレーＲｌｌ〜Ｒｌ
８はおのおの、交点網の第０番の行に属する行電線ＹＨ
Ｏに接続されるそれぞれの極の１つに対応する。それぞ
れの第２極とともに、それぞれのリレーは行に組み合わ
される保持ユニツトの相当するリレー接続端子ＸＨＯ〜
ＸＨ７に接続される。制御ユニツトＣＵの一部を構成す
るとともに行電線ＹＨＯに組み合わされる制御回路ＣＯ
には、動作および保持の目的で外部制御電圧を接続する
３個の電圧源端子Ｕｌ，Ｕ２，Ｕ３がある。図示の場合
、これらの電圧は正の電圧＋Ｅ１、負の電圧一Ｅ２およ
び０Ｖである。制御回路ＣＯにある前記接続端子のほか
、カード・マーク入力ＣＭｌ３個の行マーク入力ＹＡＯ
，ＹＡｌ，ＹＡ２および２個の制御入力ＲＬＳｓＲＬＳ
がそれぞれある。制御回路ＣＯの出力Ｙは組み合わされ
る行電線ＹＨＯに接続される。選ばれた行電線、この場
合は動作電圧たとえば正電圧で行電線ＹＨＯをうるため
に、電圧＋Ｅ１は中央処理装置からマトリツクスに命令
によつて供給されかつマトリツクス内で制御ユニツトＣ
Ｕにある制御回路ＣＯ〜Ｃ７のすべてのカード・マーク
入力ＣＭに分配される。

そうすることによつて、セレクタ段の中にある１つのマ
トリツクス・カードが選ばれる。すべてのカードすなわ
ちセレクタ段のマトリツクスに対し、マトリツクス内の
行をマークするアドレスが供給される。次にこのアドレ
スはそれぞれのカードの制御ユニツトＣＵ内にあるすべ
ての制御回路ＣＯ〜Ｃ７に分配される。各制御回路には
、図示の例のように制御回路ＣＯ、３個の行マーク入力
ＹＡＯ〜ＹＡ２がある。選ばれた行のための２進アドレ
スは、選ばれた行の制御回路がその行マーク入力のすべ
てに高レベル信号を受ける一方、選ばれなかつた他の制
御回路ではその行マーク入力の最低１個に低レベル信号
が与えられるような方法で、それら各制御回路の入力に
供給される。前記から明らかなように、この場合行電線
ＹＨＯがマークされると同時に同一セレクタ段に属する
すべてのマトリツクスにおける相当する行もマークされ
る。しかしそのセレクタ段の中で、唯一のカードのみが
同時にカード・マーク入力ＣＭに正電圧＋Ｅ１を受ける
。いまや２つの異なる制御法がある。いずれの方法でも
、保持電圧または解除の下記接続が含まれる。この２つ
の可能性の一方を選択するのは、制御入力ＲＬＳにそれ
ぞれ低レベルの電圧を含めたり嵩レベルの電圧を含める
ことによつて行なわれる。原則として制御回路は、この
回路のすべての前記入力信号を並列に供給される２個の
同一なデコード回路からなる。各デコード回路は、ＮＰ
Ｎ一ＰＮＰトランジスタの組合せを伴う多重エミツタ・
トランジスタＴ５，Ｔ６からなる。多重エミツタ・トラ
ンジスタはＮＰＮ形である。デコード回路は、トランジ
スタＴ５，Ｔ６のエミツタを入力として用いる４入力の
アンド回路と考えられる。したがつて２進出力すなわち
前記ＰＮＰトランジスタのコレクタは、すべての入力が
高レベルを有するときその高レベルのみを取る。第３図
において上方デコード回路である動作用のデコード回路
は、その出力によつてここでＮＰＮトランジスタＴ８と
して示される動作装置を直接制御するが、そのトランジ
スタのコレクタは電圧供給端子Ｕ１から動作電圧＋Ｅ１
が供給される。解除用のデコード回路は、その出力によ
つて、ＰＮＰ−ＮＰＮトランジスタの組合せを有するレ
ベル変更ステツプを制御する。この例で考えられる制御
回路が、組み合わされた第１行にある装置を動作させる
ために、アドレスされるものとすれば、それによつて正
の電圧たとえば電圧＋Ｅ１はカード・マーク入力に供給
される。

２進の１に相当する正電圧はすべての行マーク入力にも
供給され、２進の０に相当する電圧ＣＶは制御入力ＲＬ
Ｓに供給される。

すると、反転制御入力ＲＬＳは２進法の１に相当する高
電圧を有することが認められる。このような条件では、
その入力すなわち多重エミツタ・トランジスタのエミツ
タにおける動作用のデコード回路は２進法の１に相当す
る電圧を受ける。したがつてベースが正であるトランジ
スタＴ５はこの位置にプロツクされる。しかしベース・
コレクタ・ダイオードは後続のＮＰＮトランジスタのベ
ースに電流を導く。このトランジスタは導通して、接地
されたエミツタの電圧を次のＰＮＰトランジスタＴ７の
ベースに移す。このトランジスタＴ７は順次導通して、
そのエミツタの電圧＋Ｅ１をコレクタに移す。かくして
動作装置はベースに高電圧を受け、制御回路ＣＯの出力
Ｙに動作電圧＋Ｅ１を導く。制御人力ＲＬＳが上述によ
る低レベルを有するものとすれば、解除用のデコード回
路すなわち図示の例における下方デコード回路の一部を
構成する多重エミツタ・トランジスタが導通するであろ
う。次に制御人力の低電圧は前記トランジスタのコレク
タに移されるであろう。同様に上述により、デコード回
路の出力トランジスタＴ９は遮断され、デコード回路か
らの出力電圧は低電圧であることがわかる。この状況で
は、次のＰＮＰトランジスタの電圧は抵抗器ＲｌＯと電
圧源−Ｅ２によつてＯレベル以下に減少される。ＰＮＰ
トランジスタＴｌＯは導通し、そうすることによつて次
のトランジスタＴｌｌのベースの電圧を上げる。しかし
既知のとおり、上述によりこのトランジスタのエミツタ
に現われる電圧は、制御回路ＣＯの出力Ｙに直結される
ので、動作電圧＋Ｅ１に等しく、したがつてＮＰＮトラ
ンジスタＴｌｌはレベル変更ステツプで遮断状態に保た
れるであろう。しかし、マークされたリレーが下記に述
べる保持回路からの援助を受けて動作したとき、制御ユ
ニツトはカード・マーク人力ＣＭの電圧をＯまで減少さ
せることによつて保持状態に移される。こうして動作装
置すなわちトランジスタＴ８は遮断され、レベル変更ス
テツプにあるＮＰＮトランジスタＴｌｌは導通する。電
圧０Ｖはそのコレクタからそのエミツタに移され、さら
に制御回路ＣＯからの出力に移される。制御回路の出力
Ｙに接続されるダイオードＤ１およびＤ２は、接続され
た電圧源＋Ｅ１ならびにＥ２とともに動作し、その制御
回路の出力電圧が決して＋Ｅ１より大きくなつたり、ま
た−Ｅ２より小さくなつたりしないように動作する。

前述のとおり第３図には、交点網の交点と組み合わされ
る保持ユニツトＨＵの部分、すなわちこの場合抵抗Ｒｌ
ｌとともに交点１１も示されている。この保持ユニツト
の部分は以下保持回路ＨＣと呼ばれ、図面では点線のフ
レームで示される。フレーム内の点線で表わした導線記
号は、ユニツト内の別な保持回路用の接続点を示す。回
路内の保持装置は、それぞれベース・エミツタ抵抗器Ｒ
４およびＲ３を持つトランジスタＴ４ならびにＴ３を含
む等価の２つのトランジスタ・バイポーラ・サイリスタ
として示される。保持ユニツト内で考えられる保持回路
は、前述のとおり多数のリレー・マーク入力ＸＭＯ〜Ｘ
Ｍ５によりアドレスされる。前述のとおりアドレスは２
つの部分に分けられる。第１の部分はリレー・マーク入
力ＸＭ４およびＸＭ５に対する２ビツトを有する。これ
らのビツトは、おのおの４個のリレーからなる第１群と
第２群のどちらにリレーが属しているかを示す。残りの
４つのリレー・マーク入力ＸＭＯ〜ＸＭ３は、群の中の
選ばれたリレーをアドレスする。第３図による例では、
リレー・マーク入力ＸＭ４とＸＭＯはマークされたリレ
ーの入力を表わす。これは、それらの入力に供給される
電圧がマーキング状態で静止電圧＋Ｅ１から動作電圧０
に変更されることを意味する。上記により、行電線ＹＨ
Ｏはマーキング状態で電圧＋Ｅ１を有する。

抵抗器Ｒ１を通り保持回路の入力ＹＨを介して行電線に
接続されるトランジスタＴ１のエミツタはしたがつて高
レベルを受け、トランジスタＴ１は後続のトランジスタ
Ｔ２のエミツタに電流を導く。このトランジスタもなぜ
導通するかをアドレスする結果、このトランジスタも低
いベース電圧を持つ。こうして、等価サイリスタ内のＮ
ＰＮトランジスタＴ３は制御電流を受け、したがつてサ
イリスタは導通状態となり、リレー・コイルＲｌｌ、リ
レー接続端子ＸＨＯを通して電圧供給端子Ｕ４に接続さ
れる電圧源−Ｅ２に向つて電流を流す。こうして、リレ
ー・コイルＲｌｌを流れる動作電流は電圧＋Ｅ１と−Ｅ
２との間で増大する。保持状態への変更が前記により生
じると、リレーＲ１１は行電線ＹＨＯの電圧０と電圧源
−Ｅ２との間で動作状態を保たれる。リレーが解除され
ると、制御回路は前述と同様にアドレスされるが、ただ
しこの場合制御入力ＲＬＳはいまや高レベルの信号を受
ける。これによつてトランジスタＴ６は遮断され、その
結果前述の説明によりトランジスタＴｌｌも遮断される
。これによつてリレーＲｌｌの保持回路は破壊され、リ
レーは静止状態に復帰する。制御回路ＣＯが解除のため
にアドレスされるとその回路内のトランジスタＴ５が導
通するので、トランジスタＴ８は前記説明により遮断さ
れるであろう。制御回路ＣＯの解除アドレス後まず第１
に、リレー・コイルはダイオードＤ２およびサイリスタ
を通して短絡されるであろう。すると、リレーおよびサ
イリスタを流れる電流はＯに向つて減少し、サイリスタ
の保持電流が通過するとこれは遮断されるであろう。保
持装置が遮断されると、リレー電流用の電流通路は以後
抵抗器Ｒ４、ダイオードＤ３、ツエナ一・ダイオードＤ
Ｚおよび入力ＹＨを通してリレーに至る。ツエナ一・ダ
イオードＤＺは、保持装置が非導通状態になるまでこの
電流通路をプロツクする。これに関して言えることは、
保持機能にサイリスタを用いる最も重要な理由が、たと
えばコンデンサのような部品を追加せずに回路が強い雑
音免疫性を与えられることである。すなわちインダクタ
ンスは、短時間の妨害に際して電流がただちにサイリス
タの保持電流の上下に変化しないようにする。妨害源に
ある振幅により、たとえば１０μＳの間８００Ｖの雷妨
害またはリレー接点による９０Ｖの信号破壊により、正
当な装置で妨害が回路に影響を及ぼさないようにするこ
とはむづかしい。しかし防害はもとの状態に復帰すると
サイリスタに少しも影響を及ぼさない。第４図には、制
御回路の第２実施例回路図が示されている。この実施例
と前述の実施例との違いは、切離し用のデコーダによつ
て制御されるレベル変更ステツプＬＳにある。第４図に
は、制御回路の第２実施例回路図が示されている。

前述のような等価サイリスタのベース・エミツタ抵抗器
は示されていない。デコード手順および動作電圧の加え
方は第３図による方式と同じである。しかし保持電圧を
加えたり切り離すレベル変更ステツプは違つた方法で行
なわれる。アドレス動作の際、トランジスタＴｌ７は前
述のとおり遮断され、したがつてトランジスタＴｌ２，
Ｔｌ３，Ｔｌ４およびＴｌ５は休止状態となる。動作の
際、トランジスタＴ８は電流を制御回路の出力からリレ
ーに送る。前述により、電圧＋Ｅ１がカード・マーク入
力ＣＭから消えると、トランジスタＴ８は遮断され、制
御回路の出力に現われる動作電圧＋Ｅ１は降下する。次
にリレーのインダクタンスは、電流を前と同じ方向にリ
レー巻線に流そうとする。すなわちリレー巻線により、
制御回路の出力に対して負の極性を持つ起電力が誘起さ
れる。次にインダクタンスは、電圧源−Ｅ２に接続され
るアノードを持つダイオードＤ４に電流を流し、さらに
トランジスタＴｌ５のベース・エミツタ・ダイオードに
電流を流す。したがつてサイリスタはターン・オンされ
、すなわちトランジスタＴｌ４も導通して制御回路の出
力に地気電圧を移す。切離しアドレスのとき、前述のと
おりトランジスタＴｌ７は導通し、したがつてトランジ
スタＴｌ２とＴｌ３も導通する。

トランジスタＴｌ３はいつたん導通すると、トランジス
タＴｌ５のベース・エミツタ接合を短絡する。このトラ
ンジスタはいかなるベース電流をも受けず、したがつて
遮断される。トランジスタＴｌ４も遮断され、リレーの
保持電流は降下する。前と同様に、リレーのインダクタ
ンスはいまや前と同じ方向の電流をリレーに流し、ダイ
オードＤ４とトランジスタＴｌ３を通る電流通路はいま
や自由になる。この回路において、インダクタンスに蓄
えられるエネルギは消費され、電流はＯに向つて減少す
る。レベル変更ステツブのこの実施例による利点は、切
離し段階でのトランジスタＴｌ５の消費電力が低いこと
である。第５図には、第３図による保持回路を有する保
持ユニツトの実施例が示される。

交点網の１行用保持装置８個は２行にまとめられている
。上の行には、包含される部品の記号が示されている。
これらは第３図による相当部品の記号と同一である。第
６図には、保持ユニツトの第２実施例が示される。第５
図のような等価サイリスタのベース・エミツタ抵抗器は
この図では省略されている。第１交点に組み合わされる
部品に関する記号が図に表示されている。したがつて等
価サイリスタのトランジスタは第３図と同じ記号で表示
されている。ブラス＋記号の電線は回路の電圧供給端子
Ｕ５に接続されるようになつており、マイナス一記号の
電線は電圧供給端子Ｕ４に接続されるようになつている
。前のように外部電圧−Ｅ２が電圧供給端子Ｕ４に接続
され、外部電圧＋Ｅ１が端子Ｕ５に接続される。この実
施例では選ばれた交点のサイリスタは、電圧０がＰＮＰ
トランジスタのベースに加えられるとき、リレー電流に
よつて働かされる。しかしサイリスタは、リレー電流が
サイリスタ用の保持電流値にまで増大するまで導通しな
い。この導通が始まると、リレー電流はトランジスタＴ
４のベース・エミツタ抵抗器、ダイオードＤ６およびト
ランジスタＴｌ８を通つてアースされる。すなわちこの
実施例の保持ユニツトは、第３図による特殊入力ＹＨを
欠く。したがつて制御ユニツトから保持回路の制御論理
に至る入力の状態はリレー・コイルにはいる。保持ユニ
ツト内の保持回路は、リレー・マーク入力ＸＭのアドレ
スによつて前と同じ方法で選択される。たとえば交点１
をアドレスするとき、電圧＋Ｅ１はリレー・マーク入力
ＸＭ４に現われ、電圧０Ｖはリレー・マーク入力ＸＭＯ
に現われる。切離しの場合、サイリスタが遮断されるの
で、リレー・コイルは入力ＸＨＯ、トランジスタＴ４の
ベース・エミツタ抵抗器、ダイオードＤ５を経て、さら
に電圧源十Ｅ１に向つて短絡される。ダイオードＤ５の
図示の接続により、サイリスタへの電流をさえぎる短時
間の妨害があるとき、サイリスタは電流が復帰するとも
う一度導通する。第７図には、第６図のものと同様な保
持ユニツトが示される。

この保持ユニツトは４×４個のリレーからなる交点網の
一部として配列されている。またこの図でも、等価サイ
リスタのベース・エミツタ抵抗器は省略されている。た
とえば８列または１６列の交点網にも使われる保持ユニ
ツトの本実施例には、等価サイリスタに接続されるダイ
オードを有する特に簡単なデコード論理がある。本実施
例では、第６図による実施例の場合のように、サイリス
タはリレー電流がサイリスタの保持電流を超えるまで導
通しない。第２図では、検出目的で電流による電圧降下
を作るために、動作電圧＋Ｅ１が測定用抵抗器ＲＤを通
して制御ユニツトに接続される方法が示された。

前の説明から明らかなとおり、異なる回路ユニツトに包
含される制御機能は存在しない。その代わり、動作電流
が適切な値であるかどうかを見ることができるチエツク
を行なうために、配列の組織化が行なわれた。第８図に
は制御ユニツトの実施例が示されている。この制御回路
には前記測定用抵抗器と検出装置とがある。制御回路は
、カード・マーク入力ＣＭの信号によつて付勢された場
合のみ、電圧源＋Ｅ１から電流を取る。それぞれの入力
の１つに前記電流による電圧降下を受け、またそれぞれ
の他の入力に基準電圧をおのおの受けるため、２個の比
較器Ｋｌ，Ｋ２が配列される。比較器は、測定用抵抗器
を流れる電流が最低動作電流より大であると比較器Ｋ１
がその出力に信号を与え、また前記電流が１個の交点リ
レー用の最高動作電流より大であると比較器Ｋ２がその
出力に信号を与えるように調節される。制御サイクルは
、与えられた条件で、たとえば下記のように行なわれる
。

まず問題の制御回路は動作のために付勢されるが、マー
キング情報すなわちアドレスは保持回路に与えられない
。次に比較器Ｋ１がその出力に信号を与えると、既に指
摘された行のリレーは多分動作され、もう１つの動作リ
レーは後で述べるリレーに似た偶然の二重マーキングを
与える公算が最も多い。制御サイクルのこの部分は、リ
レー・コイルの時定数により約１ｍｓかかる。比較器Ｋ
１からの信号によつて解除制御が行なわれ、故障が永久
であるか否かを見るために新しい動作チエツクが行なわ
れる。比較器Ｋ１が上述のような信号を発しない場合は
、マーキング情報すなわちアドレスが保持回路に供給さ
れる。交点リレーはいまや動作電流を受け、比較器Ｋ１
は信号を発するはずである。

しかし比較器Ｋ２もその出力から信号を発するならば偶
然の二重マーキングが存在して解除命令が与えられる公
算が最も多い。ここで説明された制御回路の実施例では
、比較器Ｋ２はたとえば短絡されたリレー巻線が存在す
るときに回路を過負荷から保護するのにおそらく使用さ
れよう。

本出願における比較器からの出力信号はただちにかつ無
条件に、カード・マータ・デコーダからの信号を抑止す
る。制御サイクルの第１段階は、マークされた行のリレ
ーが既に動作中であるかどうかが比較器Ｋ１によつて定
められるとき、大幅に速度をはやめられる。

抵抗器ＲＤによつて作られる電流依存の電圧および自ら
の基準電圧を入力に受ける第３比較器ＫＯは、リレー用
の最小保持電流よりも大きな電流の出力信号を出すよう
に調節される。マークされた行のリレーが既に保持電流
を取つている状態では、この保持電流は動作命令が制御
回路に与えられるとき動作電圧源＋Ｅ１に直接移される
。また行のリレーが既に動作していることの直接表示が
得られる。それぞれの比較器に対する基準電圧は、図示
のような外部電圧源＋Ｅ１と−Ｅ２との間の分圧器によ
つて作られる。

第９図には、交点に属する保持ユニツトＨＵの部分の実
施例が示されている。

アドレスの方法は第３図による方式と同じである。トラ
ンジスタＴｌ，Ｔ２および抵抗器Ｒ１は第３図でこれら
の記号を持つ部品に直接相当する。本実施例の保持装置
は等価ＰＮＰ−ＮＰＮサイリスタを持たず、ＮＰＮトラ
ンジスタＴ３，Ｔｌ９，Ｔ２Ｏを有するように設計され
ている。トランジスタＴ３は第３図による方式と同じよ
うにアドレスする動作によつて導通される。したがつて
トランジスタＴｌ９は遮断され、トランジスタＴ２Ｏは
導通する。こうしてリレー電流は、トランジスタＴ２Ｏ
および抵抗器Ｒ３を通つて、電圧供給端子Ｕ４に接続さ
れる電圧源−Ｅ２に向つて流れることができる。抵抗器
Ｒ３を通るリレー電流はトランジスタＴ３を導通状態に
保ち、これによつてトランジスタＴ２Ｏも導通状態に保
たれる。保持状態に進むとき、電流は記載の状態に保た
れる。解除アドレス動作は制御回路ＣＯからのリレー電
流を遮断する。

リレー電流が抵抗器Ｒ３の選択によつて影響される本方
式の保持電流値以下に減少すると、トランジスタＴ３は
遮断され、したがつてトランジスタＴ２Ｏも遮断される
。保持装置が遮断されると、リレー電流は各保持装置に
別々にあるツエナ一・ダイオ一５ドＤＺ′を通つて０に
向つて減少する。ツエナ一・ダイオードＤＺ′はトラン
ジスタＴ２Ｏのコレクタ・エミツタ接合を分路する。第
１０図には、制御回路の第３実施例の回路図が示される
。

破線のフレーム内にあるデコーダ・ユニツトＡＫは第４
図による実施例と同様に実現される。デコーダ・ユニツ
トＡＫには２つの２進出力ＡおよびＢがあり、これらは
第４図による実施例と同様に入力信号に左右され、それ
ぞれ高い値と低い値をとる。ＰＮＰＮ装置Ｔｌ４〜Ｔｌ
５の保持電流を主として定めるベース・エミツタ分路抵
抗器Ｒ６６は、レベル変更ステツプＬＳ″に引き入れら
れる。分路の抵抗値は、ＰＮＰＮ装置の保持電流が組み
合わされる行の中の相似たリレーの保持電流と同じ程度
の大きさとなるように選ばれている。これによつて、リ
レーのインダクタンスによる電流がＰＮＰＮ装置の保持
電流までそれぞれ急速に増減することはできないので、
短時間の妨害がリレーの動作や解除を生じないようにさ
れる。ＰＮＰＮ装置Ｔｌ４〜Ｔｌ５とともに、トランジ
スタＴｌ４のベース・エミツタ接合を分路するトランジ
スタＴｌ３は、動作アドレスによつて遮断状態に保たれ
る。前述による保持状態へｐ切替えがある場合、出力Ｙ
の動作電圧＋Ｅ１は降下する。次にリレーのインダクタ
ンスは、地気からダイオードＤ４および抵抗器Ｒ６７を
通る電流を取る。次に抵抗器Ｒ６７とダイオードＤ４の
共通点は、電圧源−Ｅ２に接続されるクランプ・ダイオ
ードＤ９によつて、ＰＮＰＮ装置Ｔｌ４〜Ｔｌ５のカソ
ードの電圧を制限するためにダイオードの順電圧降下と
ともに電圧−Ｅ２を越える電圧に保持される。この装置
は、同じ制御回路の出力Ｙに接続されるマークされない
保持装置は基板電流が生じるのを防ぐ。リレーが前述に
よる電流を取るとき、サイリスタはターン・オンされて
、地気電圧を制御回路の出力に送り、リレーが保持され
る。解除アドレスによつて、出力Ｂは高レベルとなり、
それによつてトランジスタＴｌ３は導通してトランジス
タＴｌ４のベース・エミツタ接合を短絡し、したがつて
このトランジスタＴｌ４はいかなるベース電流をもそれ
以上受けず、その結果遮断される。トランジスタＴｌ４
が遮断されると、トランジスタＴｌ３とＴｌ５を流れる
リレー電流は０に向つて減少する。第１１図に示される
８個の交点素子からなるマトリツクスの行の保持ユニツ
トは、第５図による回路の変形である。前記第５図によ
る保持ユニツトの二重マーキングによつて、すなわちた
とえば制御処理装置の誤りにより２個の交点が入力ＸＭ
Ｏ〜ＸＭ５で動作のために同時にアドレスされるとき、
交点の１個だけが付勢される公算が最も強い。第１１図
による回路のマーキング論理においてＰＮＰＮ装置およ
びトランジスタＴ１とＴ２のそれぞれの部品パラメータ
相互間の差の影響を除くために、第５図による装置の抵
抗器Ｒ１が除かれると同時に多数の等化抵抗器が挿入さ
れた。

したがつて抵抗器ＲＢはそれぞれのトランジスタＴ１の
ベースに接続され、各トランジスタＴ２のエミツタ回路
には抵抗器ＲＥが挿入される。このように多分二重マー
クの交点に対する制御電流は一様に分配され、マークさ
れた交点の両方の付勢が保証される。したがつて主適用
による制御回路によつて二重マーキングを検出すること
ができよう。各保持装置用のダイオードＤ３およびすべ
ての保持装置に共通なツエナ一・ダイオードＤＺは、第
５図による回路に電流通路を与えるが、リレー電流はこ
れを通つて解除アドレス後に遮断中のＰＮＰＮ装置を減
衰させることができる。上記の２個のダイオードの機能
はここで、ＰＮＰＮ装置ごとの個々のツエナ一・ダイオ
ードＤＺ′によつて引き継がれる。このツエナ一・ダイ
オードは第１１図に示されるとおり等化サイリスタのベ
ース間に接続され、それによつてこのダイオードはＰＮ
ＰＮ装置の電圧は制限する。保持状態の間に短時間の妨
害がＰＮＰＮ装置Ｔ４〜Ｔ３からの電流を分路させるな
らば、ＰＮＰＮ装置は妨害がなくなると、リレーのイン
ダクタンスによる電流がＰＮＰＮ装置のベース・エミツ
タ接合およびツエナ一・ダイオードＤ′ＺＪ″に流され
るという事実により、もう一度ターン・オンするであろ
う。しかしこのとき、リレー電流は妨害の際ＰＮＰＮ装
置の保持電流以下に減少しないと思われる。

【図面の簡単な説明】

第１図はセレクタ段の部分を構成する３個のマトリツク
スと高性能中央処理装置のプロツク図、第２図はセレク
タ段のリレー・マトリツクスの概略図、第３図は交点と
組み合わされる制御ユニツトおよび保持ユニツトの部分
の回路図、第４図は制御回路の第２実施例の回路図、第
５図は第３図による保持回路とともに設計された保持ユ
ニツトの実施例を示し、第６図は保持ユニツトの第２実
施例回路図、第７図はある種のマトリツクス構造に用い
るように配列された第６図による保持ユニツト回路図、
第８図は第２図による制御回路の実施例回路図、第９図
は１個の交点と組み合わされる保持ユニツトＨＵの部分
の実施例回路図、第１０図は制御回路の第３実施例回路
図、第１１図は第５図による保持ユニツトの変形回路図
を示す。

Claims (1)

【特許請求の範囲】
1. １ 行および列の電線と、交点においてそれらの電線を
   接続するリードリレーとを有する交点網を備える型の、
   データバスを介して電子中央処理装置によつて制御され
   る、多段通信交換網における交換機用リードリレー・マ
   トリックス回路において、（イ）前記データバスＤＢに
   接続され、かつ前記行電線ＹＨ０…ＹＨ７と選択的に接
   続され得る動作電圧制御装置ＣＵと、（ロ）前記動作電
   圧制御装置ＣＵに接続されたマーク電流制限比較器ＲＤ
   、Ｋ１と、（ハ）前記データバスＤＢに接続され、かつ
   前記列電線ＸＨ０…ＸＨ７と選択的に接続され得る列電
   線保持ユニットＨＵと、（ニ）前記各交点において前記
   リードリレーと直列に接続された双安定電子保持装置Ｈ
   ０…Ｈ７と、（ホ）前記動作電圧制御装置ＣＵに接続さ
   れた動作電流範囲比較器Ｋ２と、および（ヘ）前記デー
   タバスＤＢに接続され、かつ前記行電線ＹＨ０…ＹＨ７
   に選択的に接続され得る、レベル変更ステップおよび保
   持電圧供給トランジスタＴ５、Ｔ６と、を具備すること
   を特徴とするリードリレー・マトリックス回路。