JPS5932926B2 - アナログ／デイジタル変換装置 - Google Patents
アナログ／デイジタル変換装置Info
- Publication number
- JPS5932926B2 JPS5932926B2 JP4653679A JP4653679A JPS5932926B2 JP S5932926 B2 JPS5932926 B2 JP S5932926B2 JP 4653679 A JP4653679 A JP 4653679A JP 4653679 A JP4653679 A JP 4653679A JP S5932926 B2 JPS5932926 B2 JP S5932926B2
- Authority
- JP
- Japan
- Prior art keywords
- chopper
- circuit
- signal
- pulse
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0827—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of electromagnetic or electrostatic field noise, e.g. preventing crosstalk by shielding or optical isolation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
この発明はアナログ人力信号を絶縁分離してディジタル
信号に変換するようにしたアナログ／ディジタル（以下
、Ａ／Ｄと略す）変換装置に関するものである。
信号に変換するようにしたアナログ／ディジタル（以下
、Ａ／Ｄと略す）変換装置に関するものである。
従来のＡ／Ｄ変換装置を第１図に示し第２図の波形図に
より説明する。
より説明する。
第１図に於て、３は制御発振器で、第２図二に示すチョ
ッパパルス３１．３２を発生するものであり、パルス３
１は同期整流回路２へ、パルス３２はフォトカプラ３３
を介して絶縁分離しチョッパ回路１へ与えられる。
ッパパルス３１．３２を発生するものであり、パルス３
１は同期整流回路２へ、パルス３２はフォトカプラ３３
を介して絶縁分離しチョッパ回路１へ与えられる。
１はチョッパ回路で、プロセス等からの第２図イに示す
アナログ入力信号ＡＩをフォトカプラ３３を介して与え
られるチョッパパルス３２によりチョップし、第２図示
に示すチョッパ出力信号１１を得るためのものである。
アナログ入力信号ＡＩをフォトカプラ３３を介して与え
られるチョッパパルス３２によりチョップし、第２図示
に示すチョッパ出力信号１１を得るためのものである。
２は同期整流回路で、第２図示に示すチョッパ回路１の
出力信号１１を絶縁されたパルストランス２１を介して
人力し、制御発振器３より第２図二に示す同期パルス３
１に同期してオン、オフするアナログスイッチ（図示せ
ず）等により第２図へに示す同期整流信号に整流し、フ
ィルタ回路（図示せず）により第２図トに示す同期整流
出力信号２２を出力するものである。
出力信号１１を絶縁されたパルストランス２１を介して
人力し、制御発振器３より第２図二に示す同期パルス３
１に同期してオン、オフするアナログスイッチ（図示せ
ず）等により第２図へに示す同期整流信号に整流し、フ
ィルタ回路（図示せず）により第２図トに示す同期整流
出力信号２２を出力するものである。
４はＡ／Ｄ変換装置内の直流電源を利用して絶縁分離さ
れた直流電圧４２を得るようにした電源回路で、第２図
口。
れた直流電圧４２を得るようにした電源回路で、第２図
口。
ハで示すスイッチングパルス４３，４４を発生する発振
器４５と、２つのスイッチングトランジスタＴｒと、ト
ランス４６と、整流回路４７とで構成されたものである
。
器４５と、２つのスイッチングトランジスタＴｒと、ト
ランス４６と、整流回路４７とで構成されたものである
。
ここで、アナログ人力信号ＡＩを絶縁分離する絶縁分離
回路は、チョッパ回路、トランス２１、同期整流回路２
、制御発振器３、フォトカプラ３３、及び電源回路４で
構成され、第２図トに示す同期整流出力信号２２は絶縁
分離された点を除いて、はぼアナログ人力信号ＡＩと同
様な信号となる。
回路は、チョッパ回路、トランス２１、同期整流回路２
、制御発振器３、フォトカプラ３３、及び電源回路４で
構成され、第２図トに示す同期整流出力信号２２は絶縁
分離された点を除いて、はぼアナログ人力信号ＡＩと同
様な信号となる。
７はＡ／Ｄ変換制御回路で、計算機本体等から任意に発
生する第２図チに示すＡ／Ｄ変換指令信号７１を人力し
て、この指令信号７１に従って第２図りに示すサンプル
ホ−ルド信号７２と、このサンプルホールド信号７２の
立下りに同期した第２図ルに示すＡ／Ｄ変換スタート信
号７３を発生するものである。
生する第２図チに示すＡ／Ｄ変換指令信号７１を人力し
て、この指令信号７１に従って第２図りに示すサンプル
ホ−ルド信号７２と、このサンプルホールド信号７２の
立下りに同期した第２図ルに示すＡ／Ｄ変換スタート信
号７３を発生するものである。
５はサンプルホールド回路で、第２図りに示すサンプル
ホールド信号７２の立下りで第２図トに示す同期整流出
力信号２２の電圧値を保持し、第２図ヌに示すサンプル
ホールド出力信号５１を出力するものである。
ホールド信号７２の立下りで第２図トに示す同期整流出
力信号２２の電圧値を保持し、第２図ヌに示すサンプル
ホールド出力信号５１を出力するものである。
６はＡ／Ｄ変換器で、第２図ルに示すＡ／Ｄ変換スター
ト信号７３により動作を開始し、サンプルホールド回路
５に保持された第２図ヌに示す出力信号５１の電圧値を
ディジタル信号に変換するものであり、その最大動作期
間を第２図ヲに示したものである。
ト信号７３により動作を開始し、サンプルホールド回路
５に保持された第２図ヌに示す出力信号５１の電圧値を
ディジタル信号に変換するものであり、その最大動作期
間を第２図ヲに示したものである。
４１は各回路へ電源を供給するための電源ラインである
。
。
次に従来のものの動作について説明する。
チョッパ回路１に人力する第２図イに示すアナログ人力
信号ＡＩはフォトカプラ３３を介して与えられる第２図
二に示すチョッパパルス３２に従ってチョッパされ、第
２図示に示す出力信号１１を出力する。
信号ＡＩはフォトカプラ３３を介して与えられる第２図
二に示すチョッパパルス３２に従ってチョッパされ、第
２図示に示す出力信号１１を出力する。
チョッパ回路１の出力信号１１はトランス２１を介して
同期整流回路２に人力し、第２図二に示す同期パルス３
１に従って同期整流並びに平滑化され第２図トに示す同
期整流出力信号２２を出力してサンプルホールド回路５
に人力する。
同期整流回路２に人力し、第２図二に示す同期パルス３
１に従って同期整流並びに平滑化され第２図トに示す同
期整流出力信号２２を出力してサンプルホールド回路５
に人力する。
サンプルホールド回路５に人力した出力信号２２は任意
に発生する第２図チに示すＡ／Ｄ変換指令信号７１に従
って、第２図ヌに示すサンプルホールド回路出力信号５
１をＡ／Ｄ変換器６に与え、Ａ／Ｄ変換スタート信号７
３に応じてＡ／Ｄ変換動作を開始し、第２図ヲに示す動
作期間内にＮ小変換動作を完了して出力端子６１にディ
ジタル信号を出力する。
に発生する第２図チに示すＡ／Ｄ変換指令信号７１に従
って、第２図ヌに示すサンプルホールド回路出力信号５
１をＡ／Ｄ変換器６に与え、Ａ／Ｄ変換スタート信号７
３に応じてＡ／Ｄ変換動作を開始し、第２図ヲに示す動
作期間内にＮ小変換動作を完了して出力端子６１にディ
ジタル信号を出力する。
しかしながら、第１図に示す従来のＡ／Ｄ変換装置は、
アナログ人力信号ＡＩを絶縁分離するのにチョッパパル
ス３２と電源回路４のスイッチングパルス４３．４４と
を使用しているため、第２図ホ、へ、ト、ヌに示すよう
にチョップしたアナログ信号にチョッパパルス３２の立
上り又は立下り時点にチョッパノイズＡが、さらに電源
ライン４１を介してＡ／Ｄ変換装置を構成する各回路に
スイッチングパルス４３，４４の立上り又は立下り時点
でスイッチングノイズＢがまわり込み重畳することにな
る。
アナログ人力信号ＡＩを絶縁分離するのにチョッパパル
ス３２と電源回路４のスイッチングパルス４３．４４と
を使用しているため、第２図ホ、へ、ト、ヌに示すよう
にチョップしたアナログ信号にチョッパパルス３２の立
上り又は立下り時点にチョッパノイズＡが、さらに電源
ライン４１を介してＡ／Ｄ変換装置を構成する各回路に
スイッチングパルス４３，４４の立上り又は立下り時点
でスイッチングノイズＢがまわり込み重畳することにな
る。
一方Ａ／Ｄ変換指令信号７１は任意の時点で与えられる
ので、第２図チの指令信号７１ａによるＡ／Ｄ変換動作
は、第２図ヲに示すＡ／Ｄ変換動作期間中、Ａ／Ｄ変換
器６に与えられる直流電圧にスイッチングノイズＢがま
わり込むことになる。
ので、第２図チの指令信号７１ａによるＡ／Ｄ変換動作
は、第２図ヲに示すＡ／Ｄ変換動作期間中、Ａ／Ｄ変換
器６に与えられる直流電圧にスイッチングノイズＢがま
わり込むことになる。
また第２図チの指令信号７１ｂによるＡ／Ｄ変換動作は
、チョッパノイズＡ１スイッチングノイズＢの影響を受
けない。
、チョッパノイズＡ１スイッチングノイズＢの影響を受
けない。
さらにまた第２図チの指令信号７１ｃによるＡ／Ｄ変換
動作はサンプルホールド信号７２にチョッパノイズＡが
のるのでＡ／Ｄ変換したディジタル信号に誤差を生ずる
ことになる。
動作はサンプルホールド信号７２にチョッパノイズＡが
のるのでＡ／Ｄ変換したディジタル信号に誤差を生ずる
ことになる。
このように従来のＡ／Ｄ変換装置はチョッパノイズＡ１
並びにスイッチングノイズＢの影響をＡ／Ｄ変換指令信
号７１の発生するときに応じて受けることになるという
欠点があった。
並びにスイッチングノイズＢの影響をＡ／Ｄ変換指令信
号７１の発生するときに応じて受けることになるという
欠点があった。
この発明は上述したものが有する欠点を解消したもので
、チョッパパルスと電源回路のスイッチングパルスとの
影響が除かれたディジタル信号出力を得るようにしたＡ
／Ｄ変換装置を提供するものである。
、チョッパパルスと電源回路のスイッチングパルスとの
影響が除かれたディジタル信号出力を得るようにしたＡ
／Ｄ変換装置を提供するものである。
以下、この発明の実施例を第３図に示し第４図により説
明する。
明する。
第３図に於て、第１図と同一符号は同−又は相当部分を
示す。
示す。
８は制御回路で、電源回路４の発振器４５からのスイッ
チパルス４３．４４に同期させてチョッパ回路１、同期
整流回路２、サンプルホールド回路５．Ａ／Ｄ変換器６
を動作制御するための信号を発生するものであり、発振
器４５より第４図口に示す周期６０μＳｅｃのスイッチ
ングパルス８１を制御回路８に人力して以下の信号を発
生する。
チパルス４３．４４に同期させてチョッパ回路１、同期
整流回路２、サンプルホールド回路５．Ａ／Ｄ変換器６
を動作制御するための信号を発生するものであり、発振
器４５より第４図口に示す周期６０μＳｅｃのスイッチ
ングパルス８１を制御回路８に人力して以下の信号を発
生する。
フォトカプラ３３を介してチョッパ回路１へ出力するチ
ョッパパルス８２並びに同期整流回路２へ出力する同期
パルス８３は第４図二に示すようにスイッチングパルス
８１に同期させてスイッチングパルス８１の２倍の周期
１２０μｓｅｃとなるように生成されるものである。
ョッパパルス８２並びに同期整流回路２へ出力する同期
パルス８３は第４図二に示すようにスイッチングパルス
８１に同期させてスイッチングパルス８１の２倍の周期
１２０μｓｅｃとなるように生成されるものである。
８４はＡ／Ｄ変換指令信号で、第１図に説明したＡ／Ｄ
変換指令信号７１と同様なものであり、制御回路８に入
力したＡ／Ｄ変換指令信号８４はフリップフロップ等の
ラッチ回路（図示せず）で保持され第４図口に示すスイ
ッチングパルス８１の立上り又は立下りに同期させて第
４図りに示すホールド信号８５が生成される。
変換指令信号７１と同様なものであり、制御回路８に入
力したＡ／Ｄ変換指令信号８４はフリップフロップ等の
ラッチ回路（図示せず）で保持され第４図口に示すスイ
ッチングパルス８１の立上り又は立下りに同期させて第
４図りに示すホールド信号８５が生成される。
なお、ホールド信号８５は第１図に説明したホールド信
号７２と同様なものであり、そのパルス巾はスイッチン
グパルス４３，４４の立上り又は立下り時に生ずるスイ
ッチングノイズの影響がなくなるまでの時間巾に設定さ
れるものである。
号７２と同様なものであり、そのパルス巾はスイッチン
グパルス４３，４４の立上り又は立下り時に生ずるスイ
ッチングノイズの影響がなくなるまでの時間巾に設定さ
れるものである。
８６はＡ／Ｄ変換スタート信号で、第１図に説明したＡ
／Ｄ変換スタート信号７３と同様に第４図りに示すホー
ルド信号８５の立下りで生成されるものである。
／Ｄ変換スタート信号７３と同様に第４図りに示すホー
ルド信号８５の立下りで生成されるものである。
なお、第４図ヲに示しｆ、ＪＬ／Ｄ変換動作期間は、第
２図により説明したものと同様であり、Ａ／Ｄ変換器６
が動作を完了する最大期間を示したもので、この期間が
スイッチングパルス４３．４４の半分の周期３０μｓｅ
ｃよりも長くなる場合にはスイッチングパルス４３，４
４の周期を長くする。
２図により説明したものと同様であり、Ａ／Ｄ変換器６
が動作を完了する最大期間を示したもので、この期間が
スイッチングパルス４３．４４の半分の周期３０μｓｅ
ｃよりも長くなる場合にはスイッチングパルス４３，４
４の周期を長くする。
次に第３図に示したこの発明の実施例の動作について説
明する。
明する。
チョッパ回路１に人力する第４図イに示すアナログ人力
信号ＡＩはフォトカプラ３３を介して与えられるスイッ
チングパルス４３゜４４に同期した第４図二に示すチョ
ッパパルス８２に従ってチョッパされ、チョッパパルス
８２の立上り又は立下りで発生するチョッパノイズＡと
スイッチングパルス４３，４４の立上り又は立下りで発
生するスイッチングノイズＢとが重畳した第４図示に示
す出力信号１１を出力する。
信号ＡＩはフォトカプラ３３を介して与えられるスイッ
チングパルス４３゜４４に同期した第４図二に示すチョ
ッパパルス８２に従ってチョッパされ、チョッパパルス
８２の立上り又は立下りで発生するチョッパノイズＡと
スイッチングパルス４３，４４の立上り又は立下りで発
生するスイッチングノイズＢとが重畳した第４図示に示
す出力信号１１を出力する。
チョッパ回路１の出力信号１１はトランス２１を介して
周期整流回路２に人力し、第４図二に示す同期パルス８
３に従って第４図へに示すように同期整流され、さらに
平滑化されて第４図トに示す同期整流出力信号２２を出
力し、サンプルホールド回路５に人力する。
周期整流回路２に人力し、第４図二に示す同期パルス８
３に従って第４図へに示すように同期整流され、さらに
平滑化されて第４図トに示す同期整流出力信号２２を出
力し、サンプルホールド回路５に人力する。
サンプルホールド回路５に人力した同期整流出力信号２
２は制御回路８に任意に入力する第２図チに示すＡ／Ｄ
変換指令信号８４に従って、スイッチングパルス４３．
４４の立上り又は立下りに同期した第４図りに示すサン
プルホールド信号８５の立下りでその電圧値を保持し、
第４図ヌに示すサンプルホールド回路出力信号５１をＡ
／Ｄ変換器６に与える。
２は制御回路８に任意に入力する第２図チに示すＡ／Ｄ
変換指令信号８４に従って、スイッチングパルス４３．
４４の立上り又は立下りに同期した第４図りに示すサン
プルホールド信号８５の立下りでその電圧値を保持し、
第４図ヌに示すサンプルホールド回路出力信号５１をＡ
／Ｄ変換器６に与える。
なお、出力信号５１はスイッチングパルス４３．４４と
チョッパパルス８２とが同期化され、さらにスイッチン
グパルス４３．４４の立上りでサンプルホールド信号８
５を生成しているので、チョッパパルス８２による影響
は除かれることになる。
チョッパパルス８２とが同期化され、さらにスイッチン
グパルス４３．４４の立上りでサンプルホールド信号８
５を生成しているので、チョッパパルス８２による影響
は除かれることになる。
Ａ／Ｄ変換器６に人力する出力信号５１はサンプルホー
ルド信号８５の立下りに同期して生成された第４図ルに
示すＡ／Ｄ変換スタート信号８６によりＡ／Ｄ変換動作
を開始し、スイッチングノイズＢによる影響のない第４
図ヲに示す動作期間内でＡ／Ｄ変換動作を完了して出力
端子６１にディジタル信号を出力する。
ルド信号８５の立下りに同期して生成された第４図ルに
示すＡ／Ｄ変換スタート信号８６によりＡ／Ｄ変換動作
を開始し、スイッチングノイズＢによる影響のない第４
図ヲに示す動作期間内でＡ／Ｄ変換動作を完了して出力
端子６１にディジタル信号を出力する。
このようにこの発明の実施例によれば、スイッチングパ
ルス４３．４４とチョッパパルス８２とを同期化すると
ともに、スイッチングパルス４３゜４４、チョッパパル
ス８２の立上り又は立下り時点を避けてＡ／Ｄ変換する
ようにしたので、チョッパパルス８２の立上り又は立下
り時に生ずるチョッパノイズＡとスイッチングパルス４
３．４４の立上り又は立下り時に生ずるスイッチングノ
イズＢとの影響を避けることができる。
ルス４３．４４とチョッパパルス８２とを同期化すると
ともに、スイッチングパルス４３゜４４、チョッパパル
ス８２の立上り又は立下り時点を避けてＡ／Ｄ変換する
ようにしたので、チョッパパルス８２の立上り又は立下
り時に生ずるチョッパノイズＡとスイッチングパルス４
３．４４の立上り又は立下り時に生ずるスイッチングノ
イズＢとの影響を避けることができる。
なお、この発明の詳細な説明中、Ａ／Ｄ変換ス、フート
信号８６としてサンプルホールド信号８５の立下り時に
生成するものとして説明したが、スイッチングパルス４
３．４４の立上り時点にＡ／Ｄ変換動作期間が入り込ま
ないようにＡ／Ｄ変換スタート信号８６を生成すればよ
く、この発明の実施例に限定されるものではない。
信号８６としてサンプルホールド信号８５の立下り時に
生成するものとして説明したが、スイッチングパルス４
３．４４の立上り時点にＡ／Ｄ変換動作期間が入り込ま
ないようにＡ／Ｄ変換スタート信号８６を生成すればよ
く、この発明の実施例に限定されるものではない。
以上説明したようにこの発明のＡ／Ｄ変換装置によれば
、チョッパパルスと電源回路のスイッチングパルスとの
影響を受けることなくディジタル信号を得ることができ
る。
、チョッパパルスと電源回路のスイッチングパルスとの
影響を受けることなくディジタル信号を得ることができ
る。
第１図は従来のＡ／Ｄ変換装置を示す構成図、第２図は
第１図に示したものの動作を説明するための波形図、第
３図はこの発明の実施例によるＡ／Ｄ変換装置を示す構
成図、第４図は第３図に示したものの動作を説明するた
めの波形図である。 図中１はチョッパ、２は同期整流回路、４は電源回路、
５はサンプルホールド回路、６はＡ／Ｄ（アナログ／デ
ィジタル）変換器、８は制御回路、４３．４４はスイッ
チングパルス、８２はチョッパパルスである。 なお、図中同一符号は同−又は相当部分を示す。
第１図に示したものの動作を説明するための波形図、第
３図はこの発明の実施例によるＡ／Ｄ変換装置を示す構
成図、第４図は第３図に示したものの動作を説明するた
めの波形図である。 図中１はチョッパ、２は同期整流回路、４は電源回路、
５はサンプルホールド回路、６はＡ／Ｄ（アナログ／デ
ィジタル）変換器、８は制御回路、４３．４４はスイッ
チングパルス、８２はチョッパパルスである。 なお、図中同一符号は同−又は相当部分を示す。
Claims (1)
- １ アナログ人力信号をチョッパ回路及び同期整流回路
を介して絶縁分離した後Ａ／Ｄ変換器によリデイジタル
信号に変換し、スイッチングパルスを有する電源回路に
より電源を絶縁分離して上記チョッパ回路に供給するよ
うにしたアナログ／ディジタル変換装置において、上記
チョッパ回路に与えられるチョッパパルスと上記電源回
路の上記スイッチングパルスとを同期化するとともに、
上記各パルスの立上り又は立下り時点を避けて上記Ａ／
Ｄ変換器を動作させるようにしたことを特徴とするアナ
ログ／ディジタル変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4653679A JPS5932926B2 (ja) | 1979-04-16 | 1979-04-16 | アナログ／デイジタル変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4653679A JPS5932926B2 (ja) | 1979-04-16 | 1979-04-16 | アナログ／デイジタル変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55137721A JPS55137721A (en) | 1980-10-27 |
| JPS5932926B2 true JPS5932926B2 (ja) | 1984-08-11 |
Family
ID=12750000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4653679A Expired JPS5932926B2 (ja) | 1979-04-16 | 1979-04-16 | アナログ／デイジタル変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5932926B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57113619A (en) * | 1981-01-06 | 1982-07-15 | Toshiba Corp | Analog-to-digital converter |
| DE3235741A1 (de) * | 1982-09-27 | 1984-03-29 | Siemens AG, 1000 Berlin und 8000 München | Digital-analog-wandler mit potentialtrennung |
-
1979
- 1979-04-16 JP JP4653679A patent/JPS5932926B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55137721A (en) | 1980-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1343319A (en) | Self-regulated dc to dc converter | |
| JPS5932926B2 (ja) | アナログ／デイジタル変換装置 | |
| JPS5932925B2 (ja) | アナログ／デイジタル変換装置 | |
| JPS55137720A (en) | Analogue/digital conversion unit | |
| JP2606104B2 (ja) | 絶縁型スイッチング電源 | |
| JPH0121439Y2 (ja) | ||
| JPS5569821A (en) | Phase controller | |
| JPS6225292B2 (ja) | ||
| SU788453A1 (ru) | Устройство дл питани лампы накаливани | |
| JPS594226A (ja) | アナログ電圧処理装置 | |
| JPS59126598U (ja) | インバ−タの制御回路 | |
| JPS55137722A (en) | Analogue/digital conversion unit | |
| JP2643176B2 (ja) | 多相交流整流回路 | |
| JPS6091859A (ja) | 電源電圧零位相信号発生回路 | |
| JPS6378477U (ja) | ||
| JPS63106260U (ja) | ||
| JPS6117192B2 (ja) | ||
| JPS63133715U (ja) | ||
| JPS647474U (ja) | ||
| JPS63117289U (ja) | ||
| JPH0172726U (ja) | ||
| JPS58170380A (ja) | トランジスタインバ−タ | |
| JPS637859U (ja) | ||
| JPS6447584U (ja) | ||
| JPS63152356U (ja) |