JPS5928994B2 - semiconductor protection circuit - Google Patents

semiconductor protection circuit

Info

Publication number
JPS5928994B2
JPS5928994B2 JP50064529A JP6452975A JPS5928994B2 JP S5928994 B2 JPS5928994 B2 JP S5928994B2 JP 50064529 A JP50064529 A JP 50064529A JP 6452975 A JP6452975 A JP 6452975A JP S5928994 B2 JPS5928994 B2 JP S5928994B2
Authority
JP
Japan
Prior art keywords
mos transistor
voltage
protection circuit
gate
semiconductor protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50064529A
Other languages
Japanese (ja)
Other versions
JPS51139783A (en
Inventor
教彦 小谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP50064529A priority Critical patent/JPS5928994B2/en
Publication of JPS51139783A publication Critical patent/JPS51139783A/en
Publication of JPS5928994B2 publication Critical patent/JPS5928994B2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices

Description

【発明の詳細な説明】 この発明は、MOSLSIの初段ゲートに高電圧が加わ
つた場合に、初段ゲートが破壊されるのを防ぐようにし
た半導体保護装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a semiconductor protection device that prevents the first stage gate of a MOSLSI from being destroyed when a high voltage is applied to the first stage gate.

第1図は従来のこの種の保護回路装置を示す接続図であ
り、この第1図の場合は、入力信号が抵抗Rを通して出
力信号となヤ、MOSトランジス ・夕Tの保護効果が
現われるためには、抵抗Rはある程度以上の値のものを
使用する必要がある。そのため、浮遊容量Cとの積分回
路の時定数C−Rが大きくなわ、高速動作が困難である
。この発明は、上記の点にかんがみなされたもの ・で
あり、初段ゲートに高電圧が加わつた場合に、従来以上
の保護効果をあら、わすとともに、高速動作が可能な半
導体保護回路装置を提供するものである。
Figure 1 is a connection diagram showing a conventional protection circuit device of this type. In the case of Figure 1, the input signal passes through the resistor R and becomes the output signal, and the protective effect of the MOS transistor appears. Therefore, it is necessary to use a resistor R of a certain value or higher. Therefore, the time constant C-R of the integrating circuit with the stray capacitance C is large, making high-speed operation difficult. The present invention has been made in consideration of the above points, and provides a semiconductor protection circuit device that has a higher protection effect than conventional ones and can operate at high speed when a high voltage is applied to the first stage gate. It is something.

次に、図面を参照してこの発明の半導体保護回路装置の
実施例について説明すると、第2図はその一実施例を示
す回路図であわ、この第2図におけるT1〜T3はそれ
ぞれMOSトランジスタである。
Next, an embodiment of the semiconductor protection circuit device of the present invention will be described with reference to the drawings. FIG. 2 is a circuit diagram showing one embodiment, and T1 to T3 in FIG. 2 are MOS transistors. be.

これらのMOSトランジスタT1〜T3のうち、MOS
トランジスタTi(ソースフォロアー)は酸化膜厚の厚
い(たとえば、1μ)MOSトランジスタであわ、しき
い値電圧が高くかつゲートの破壊耐圧が大きいものであ
る。
Among these MOS transistors T1 to T3, MOS
The transistor Ti (source follower) is a MOS transistor with a thick oxide film (for example, 1 μm), and has a high threshold voltage and a high gate breakdown voltage.

また、MOSトランジスタT2(インバータ)はエンハ
ンスメント形のコンダクタンスの大きいMOSトランジ
スタであり、MOSトランジスタT3(制御トランジス
タ)はしきい値電圧が低く、コンダクタンスの大きいM
OSトランジスタである。
The MOS transistor T2 (inverter) is an enhancement type MOS transistor with large conductance, and the MOS transistor T3 (control transistor) has a low threshold voltage and large conductance.
It is an OS transistor.

上記MOSトランジスタTiのゲート1およびドレイン
、MOSトランジスタT3のドレインは入力端子tlに
接続され、入力端子tlは入力端子を2と対をなし、こ
の入力端子を2は接地されている。
The gate 1 and drain of the MOS transistor Ti and the drain of the MOS transistor T3 are connected to an input terminal tl, and the input terminal tl forms a pair with an input terminal 2, which is grounded.

MOSトランジスタTiの基板2は接地され、また、ソ
ースは抵抗R1を介して接地されているとともに、MO
SトランジスタT2のゲート1に接続されている。
The substrate 2 of the MOS transistor Ti is grounded, and the source is grounded via the resistor R1.
It is connected to gate 1 of S transistor T2.

MOSトランジスタT2のソースおよび基板2は接地さ
れ、また、ドレインはMOSトランジスタT3のゲート
に接続されているとともに、抵抗R2を介して、端子を
5に接続されている。
The source and substrate 2 of the MOS transistor T2 are grounded, the drain is connected to the gate of the MOS transistor T3, and the terminal is connected to 5 via a resistor R2.

そして、この端子を5より+VDDの電圧が印加される
ようになつている。上記MOSトランジスタT3の基板
2は接地され、また、ソースは出力端子を3に接続され
ている。
A voltage of +VDD is applied to this terminal from 5. The substrate 2 of the MOS transistor T3 is grounded, and the output terminal of the source is connected to 3.

この出力端子を3は出力端子を4と対をなし、この出力
端子を4は接地されている。次に、以上のように構成さ
れたこの発明の装置の動作について説明すると、MOS
トランジスタT,は上述のように、ゲート酸化膜が厚く
、しきい値電圧の高いMOSトランジスタであるため、
入力端子T,,t2間に印加される入力電圧が正常な電
圧範囲では、MOSトランジスタT,は遮断状態にある
This output terminal 3 forms a pair with output terminal 4, and this output terminal 4 is grounded. Next, the operation of the device of the present invention configured as described above will be explained.
As mentioned above, the transistor T is a MOS transistor with a thick gate oxide film and a high threshold voltage.
When the input voltage applied between the input terminals T, t2 is in a normal voltage range, the MOS transistor T is in a cutoff state.

したがつて、MOSトランジスタT2のゲート電圧は0
Vである。このMOSトランジスタT2はエンハンスメ
ント形のMOSトランジスタであるため、MOSトラン
ジスタT2も遮断状態にある。
Therefore, the gate voltage of MOS transistor T2 is 0.
It is V. Since this MOS transistor T2 is an enhancement type MOS transistor, the MOS transistor T2 is also in a cutoff state.

このMOSトランジスタT2が遮断状態にあることによ
り、MOSトランジスタT3のゲートには+00の電圧
が印加され、MOSトランジスタT3は導通状態となる
Since the MOS transistor T2 is in the cutoff state, a voltage of +00 is applied to the gate of the MOS transistor T3, and the MOS transistor T3 becomes conductive.

この場合、MOSトランジスタT3にはしきい値電圧が
低くかつコンダクタンスの大きな素子を使用することに
より、第3図に示すごとく、入力電圧と出力電圧がほぼ
等しくなり、高速動作が可能となる。
In this case, by using an element with a low threshold voltage and large conductance for the MOS transistor T3, the input voltage and the output voltage become approximately equal, as shown in FIG. 3, and high-speed operation becomes possible.

次に、入力端子T,,t2間に印加される入力電圧が異
常に高くなつた場合には、MOSトランジスタT,が導
通状態となV).MOSトランジスタT2のゲート1に
は電圧が印加され、このMOSトランジスタT2も導通
状態になる。
Next, when the input voltage applied between the input terminals T, , t2 becomes abnormally high, the MOS transistor T, becomes conductive (V). A voltage is applied to the gate 1 of the MOS transistor T2, and this MOS transistor T2 also becomes conductive.

これによ抵MOSトランジスタT3のゲートの電圧は+
VOOよジ低くなシ、MOSトランジスタT3は電流を
流し難くなb、出力電圧は低下し、0にもなシ得る。
Accordingly, the voltage at the gate of the resistor MOS transistor T3 is +
If the voltage is lower than VOO, it is difficult for the MOS transistor T3 to conduct current, and the output voltage decreases and even reaches zero.

なお、次の第1表は上記実施例に使用した素子の定数を
挙げたものである。
The following Table 1 lists the constants of the elements used in the above examples.

以上のように、この発明によれば、制御用のMOSトラ
ンジスタのドレインを入力端子に接続しソースを出力端
子に接続し、入力信号電圧が小さい間はソースフオロア
一のMOSトランジスタおよびインバータとして動作す
るMOSトランジスタをオフにして制御用のMOSトラ
ンジスタをオンにし、入力信号をこの制御用のMOSト
ランジスタを通して出力端子にそのまま現われるように
し、入力信号電圧が所定以上に高くなると、ソースフオ
ロア一およびインバータのMOSトランジスタをオンに
して、制御用のMO$ トランジスタをオフに近い状態
となるようにしたので、入力電圧が正常状態の場合には
出力端子にそのまま入力電圧を出力できるが、入力電圧
が所定以上の場合には高速度で出力電圧を低下させるこ
とができ、確実に保護動作としての機能を呈するもので
ある。
As described above, according to the present invention, the drain of the control MOS transistor is connected to the input terminal, the source is connected to the output terminal, and the MOS transistor operates as a source follower MOS transistor and an inverter while the input signal voltage is small. The transistor is turned off and the control MOS transistor is turned on, so that the input signal passes through this control MOS transistor and appears as it is at the output terminal, and when the input signal voltage becomes higher than a predetermined value, the MOS transistor of the source follower and the inverter is turned off. By turning it on, the control MO$ transistor is almost turned off, so when the input voltage is in a normal state, the input voltage can be directly output to the output terminal, but when the input voltage is higher than a specified value, can reduce the output voltage at high speed and reliably functions as a protective operation.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の半導体保護回路装置の回路図、第2図は
この発明の半導体保護回路装置の一実施例の回路図、第
3図はこの発明の半導体保護回路装置の動作を説明する
ための入力と出力との関係を示す図である。 T,〜T3・・・MOSトランジスタ、Rl,R2・・
・抵抗、Tl,t2・・・入力端子、T3,t4・・・
出力端子。
FIG. 1 is a circuit diagram of a conventional semiconductor protection circuit device, FIG. 2 is a circuit diagram of an embodiment of the semiconductor protection circuit device of the present invention, and FIG. 3 is for explaining the operation of the semiconductor protection circuit device of the present invention. FIG. 3 is a diagram showing the relationship between input and output. T, ~T3...MOS transistor, Rl, R2...
・Resistance, Tl, t2... Input terminal, T3, t4...
Output terminal.

Claims (1)

【特許請求の範囲】[Claims] 1 入力信号電圧が小さいときはオン状態になる電圧お
よび上記入力信号が高くなるとソースフォロアーの入力
信号をインバータに印加し、このインバータの出力を制
御トランジスタに印加することによりオフ状態になる電
圧をゲート電極に印加し、この制御トランジスタのドレ
イン電極を入力信号端子とし、ソース電極を出力端子と
することを特徴とする半導体保護回路装置。
1 When the input signal voltage is small, the voltage that turns on is applied, and when the input signal is high, the input signal of the source follower is applied to the inverter, and the output of this inverter is applied to the control transistor to gate the voltage that turns off. A semiconductor protection circuit device, characterized in that the drain electrode of the control transistor is used as an input signal terminal, and the source electrode is used as an output terminal.
JP50064529A 1975-05-28 1975-05-28 semiconductor protection circuit Expired JPS5928994B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50064529A JPS5928994B2 (en) 1975-05-28 1975-05-28 semiconductor protection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50064529A JPS5928994B2 (en) 1975-05-28 1975-05-28 semiconductor protection circuit

Publications (2)

Publication Number Publication Date
JPS51139783A JPS51139783A (en) 1976-12-02
JPS5928994B2 true JPS5928994B2 (en) 1984-07-17

Family

ID=13260830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50064529A Expired JPS5928994B2 (en) 1975-05-28 1975-05-28 semiconductor protection circuit

Country Status (1)

Country Link
JP (1) JPS5928994B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017113495A1 (en) * 2015-12-29 2017-07-06 Tcl家用电器(合肥)有限公司 Washing machine and washing drum thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57106168A (en) * 1980-12-24 1982-07-01 Fujitsu Ltd Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017113495A1 (en) * 2015-12-29 2017-07-06 Tcl家用电器(合肥)有限公司 Washing machine and washing drum thereof

Also Published As

Publication number Publication date
JPS51139783A (en) 1976-12-02

Similar Documents

Publication Publication Date Title
US3636385A (en) Protection circuit
US4851721A (en) Semiconductor integrated circuit
JPH01179446A (en) Semiconductor integrated circuit
US4071784A (en) MOS input buffer with hysteresis
JPS5928994B2 (en) semiconductor protection circuit
JPH0129071B2 (en)
JPH0563540A (en) Input circuit
JPS606102B2 (en) Semiconductor protection circuit device
JP3076113B2 (en) Voltage detection circuit
JPH05119127A (en) Semiconductor integrated circuit
JP2680592B2 (en) Power-on reset circuit
JPS58122695A (en) Input overvoltage protection circuit
WO2023197431A1 (en) Electrostatic protection circuit
JPS622704B2 (en)
US4489245A (en) D.C. Voltage bias circuit in an integrated circuit
JPS5854875A (en) Inverter circuit
JPS602672Y2 (en) Semiconductor integrated circuit device
JP2511537B2 (en) Power-on reset circuit
JPS6112692Y2 (en)
JP2927112B2 (en) Test circuit
JP2551837B2 (en) Semiconductor device
JPH0234527B2 (en)
JPH03238919A (en) Output circuit
JPS6340373A (en) Input protective circuit for semiconductor device
JPS622464B2 (en)