JPS5928980B2 - Electron beam exposure equipment - Google Patents

Electron beam exposure equipment

Info

Publication number
JPS5928980B2
JPS5928980B2 JP51133964A JP13396476A JPS5928980B2 JP S5928980 B2 JPS5928980 B2 JP S5928980B2 JP 51133964 A JP51133964 A JP 51133964A JP 13396476 A JP13396476 A JP 13396476A JP S5928980 B2 JPS5928980 B2 JP S5928980B2
Authority
JP
Japan
Prior art keywords
shift register
pattern
data
exposure
electron beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51133964A
Other languages
Japanese (ja)
Other versions
JPS5358772A (en
Inventor
洋 安田
春穂 土川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP51133964A priority Critical patent/JPS5928980B2/en
Publication of JPS5358772A publication Critical patent/JPS5358772A/en
Publication of JPS5928980B2 publication Critical patent/JPS5928980B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electron Beam Exposure (AREA)

Description

【発明の詳細な説明】 本発明は電子ビームの断面の大きさを可変として高速の
露光を可能とした電子ビーム露光装置におけるパターン
データの格納・転送・制御システムに関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a pattern data storage, transfer, and control system in an electron beam exposure apparatus that enables high-speed exposure by varying the cross-sectional size of the electron beam.

従来のフライシダスポット電子ビーム露光装置は、細く
絞られた電子ビームで1点ずつを露光するもので、1つ
のパターンを描くためには1つのパターンデータを与え
た状態で数10点から数100点もの露光を繰返す必要
があれ、露光時間が長大になるという欠点がある。
Conventional fly fern spot electron beam exposure equipment exposes one point at a time using a narrowly focused electron beam, and in order to draw one pattern, it exposes several tens to hundreds of points with one pattern data provided. Although it is necessary to repeatedly expose each point, the disadvantage is that the exposure time becomes long.

例えば10〜20MHzで1点ずつ露光を行なつても、
直径50−のウェハ1枚につき30分間程度の露光時間
を要している。そこで本発明者等はさきに、任意の矩形
断面形状に電子ビームを整形可能とした電子ビーム露光
装置を提案した。
For example, even if you expose one point at a time at 10 to 20 MHz,
An exposure time of about 30 minutes is required for each wafer having a diameter of 50 mm. Therefore, the present inventors previously proposed an electron beam exposure apparatus that can shape an electron beam into an arbitrary rectangular cross-sectional shape.

この露光装置は、第1図に示す如く、電子レンズ5、6
により平行な電子ビームを作D、これを矩形孔T’を有
する第1絞シTで矩形に整形した後、デフレクタ8及び
電子レンズ9により矩形電子ビーム像を第2絞if)1
0上の所定位置に結像させ、第2絞b10の矩形孔10
′を通過する電子ビームの大きさをデフレクタ8により
制御するようにしたものである。こうして所定の大きさ
の矩形断面に整形された電子ビームはデフレクタ12に
よつてウェハ14上の所定位置に照射され、1つのパタ
ーンを1度に露光できるため、フライシダスポット方式
に比べて100倍以上の露光時間短縮が可能となる。こ
のような露光装置では、1つのパターンを露光するのに
要する時間は1〜0.1μ秒程度で十分である。上記の
如き電子ビーム露光装置により露光時間そのものは大幅
に短縮されるが、膨大な数の矩形パターンを含むICパ
ターンを描く場合、従来のフライシダスポット方式にお
ける如くパターンデータを磁気ディスク装置や磁気ドラ
ム装置に格納する方式では、データ転送に要する時間が
露光時間短縮を著しく妨げることになる。具体例として
lwrm×1■7Eの範囲に1万個以上の矩形パターン
を含む工Cパターンを描画する場合を考えると、50T
wm×5077Z77!のウェハには2500五個の矩
形パターンがあれ)上記の電子ビーム露光装置を用いれ
ばデータ転送時間を除くと25秒以内に露光を完了でき
る。
As shown in FIG. 1, this exposure apparatus includes electronic lenses 5 and 6.
After forming a parallel electron beam D into a rectangular shape using a first aperture T having a rectangular hole T', a rectangular electron beam image is formed by a deflector 8 and an electron lens 9 at a second aperture if)1.
0, and the rectangular hole 10 of the second diaphragm b10.
The size of the electron beam passing through the electron beam is controlled by a deflector 8. The electron beam thus shaped into a rectangular cross section of a predetermined size is irradiated onto a predetermined position on the wafer 14 by the deflector 12, and one pattern can be exposed at a time, which is 100 times more efficient than the fly fender spot method. The above exposure time can be shortened. In such an exposure apparatus, the time required to expose one pattern is approximately 1 to 0.1 microseconds. Although the exposure time itself can be greatly shortened by the electron beam exposure device as described above, when drawing an IC pattern containing a huge number of rectangular patterns, the pattern data cannot be transferred to a magnetic disk device or a magnetic drum as in the conventional fly fender spot method. In the method of storing data in the device, the time required for data transfer significantly impedes shortening the exposure time. As a specific example, if we consider drawing a C pattern that includes more than 10,000 rectangular patterns in a range of lwrm x 1 x 7E, 50T
wm×5077Z77! (There are 2,500 rectangular patterns on a wafer.) Using the above electron beam exposure apparatus, exposure can be completed within 25 seconds excluding data transfer time.

ここでパターンデータ転送に要する時間を考えると、先
ず上記の如き露光装置に訃いては、1つのパターンを描
くためには少なくともパターンの大きさを表わすデータ
(Xl,Yl)とパターンの位置を表わすデータ(X2
,Y2)を与えなくてはならない。通常各データX,,
X2,Yl,Y2・・・・・・は14〜16ビツトのデ
ジタル情報で与えられる。ICチツプは57m×5tm
程度の大きさであつて、25万個の矩形パターンを含む
ものとする。ウエハ内にはかかるチツプが複数個配列さ
れるので、パターンデータの総ビツト数は25万×16
ビツト×4(=2Mバイト)となb1これが磁気デイス
ク装置等に格納される。ウエハ上にはかかるチツプが約
100個配列されるので転送すべき総データ数は200
Mバイトである。即ち、ウエハ上の2500万個の矩形
パターン全てに対して4種の16ビットデイジタル情報
を転送しなければならない。一方、磁気デイスク装置か
らの平均転送レートは例えば160Kバイト/秒である
ので累計で20分間以上の転送時間を要する。
Considering the time required to transfer pattern data, first of all, when using an exposure apparatus such as the one described above, in order to draw one pattern, at least data (Xl, Yl) representing the size of the pattern and data representing the position of the pattern are required. Data (X2
, Y2). Usually each data X,,
X2, Yl, Y2, . . . are given as 14 to 16 bit digital information. IC chip is 57m x 5tm
250,000 rectangular patterns and includes 250,000 rectangular patterns. Since multiple such chips are arranged within the wafer, the total number of bits of pattern data is 250,000 x 16
Bit x 4 (=2M bytes) b1 This is stored in a magnetic disk device or the like. Approximately 100 such chips are arranged on the wafer, so the total number of data to be transferred is 200.
It is M bytes. That is, four types of 16-bit digital information must be transferred for all 25 million rectangular patterns on the wafer. On the other hand, since the average transfer rate from the magnetic disk device is, for example, 160 Kbytes/second, a total transfer time of 20 minutes or more is required.

上記の例から明らかなように、従来のフライングスポツ
ト方式では1つのパターンの露光を行なう間に行なつて
いたため何ら問題とならなかつたデータ転送時間が、前
述の如き高速露光可能な電子ビーム露光装置にあつては
致命的な問題を引起こすのである。
As is clear from the above example, the data transfer time, which was not a problem in the conventional flying spot method because it was performed during the exposure of one pattern, has been improved by the electron beam exposure system capable of high-speed exposure as described above. In this case, it causes a fatal problem.

従つて本発明は高速のパターンデータ転送をなし得、且
つ種々のICパターンを描く際にも、パターンデータ数
が変わることによりデータ転送の待ち時間を生じるよう
なことのない柔軟な制御システムとすることを目的とし
、パターンの大きさを表わすデータ及びパターンの位置
を表わすデータを並列に蓄積するシフトレジスタ群を複
数有し、該シフトレジスタの各々はその出力端から入力
端に記憶内容が戻されて記憶したデータの繰返し読出し
が可能とされ、前記シフトレジスタ群のうちの所定の群
を選択して1つのパターンを描くための複数のデータを
一時に転送して描画することを特徴とする電子ビーム露
光装置を提供するものである。
Therefore, the present invention provides a flexible control system that can perform high-speed pattern data transfer and that does not cause data transfer waiting time due to changes in the number of pattern data even when drawing various IC patterns. For the purpose of this, it has a plurality of shift register groups that store data representing the size of the pattern and data representing the position of the pattern in parallel, and each of the shift registers has its memory contents returned from its output end to its input end. The electronic device is characterized in that data stored in the shift register can be repeatedly read out, and a plurality of data for drawing one pattern can be transferred and drawn at a time by selecting a predetermined group from the group of shift registers. A beam exposure device is provided.

本発明のさらに他の目的並びに特徴は以下の詳細な説明
から明らかにされよう。
Further objects and features of the present invention will become apparent from the detailed description below.

先ず第1図に示す露光装置につき説明を補足すると、1
,2,3は夫々電子銃を構成するカソード、グリツド、
アノードで、4は電子ビーム照射を不要期間に一時停止
させるためのブランキング用デフレクタ、11,13は
所望の矩形に整形された電子ビームEBを縮小しウエハ
14上に結像させるための電子レンズである。
First, to supplement the explanation of the exposure apparatus shown in Fig. 1, 1
, 2 and 3 are a cathode and a grid, respectively, which constitute an electron gun.
In the anode, 4 is a blanking deflector for temporarily stopping electron beam irradiation during unnecessary periods, and 11 and 13 are electron lenses for reducing the electron beam EB shaped into a desired rectangle and focusing it on the wafer 14. It is.

デフレクタ8及び12は図示しないが、夫々X,Y偏向
用デフレクタを独立に備えてなるものである。第1図は
基本構成のみを示すものであつて、この他に電子ビーム
EBの軸回bの回転を補正するための電子レンズ、電子
ビームEB中の不要成分を遮蔽するための絞b1或いは
絞B7,lO等の整合用のデフレクタ等を必要に応じて
付加し得ることは勿論である。パターンの大きさ(形状
)を表わすデータX!,Y,はDA変換されてデフレク
タ8へ加えられ、パターンの位置を表わすデータX,,
Y,はDA変換されてデフレクタ12へ加えられること
により、所定の大きさの矩形電子ビームが電子ビームレ
ジストの塗布されたウエハ14土の所定位置に照射され
て、1つの矩形パターンの露光が一度に行なわれる。本
発明によれば、パターンデータを格納すべき記憶装置と
して高速転送の可能なシフトレジスタが用いられる。
Although not shown, the deflectors 8 and 12 are each independently provided with X and Y deflectors. Figure 1 shows only the basic configuration, and it also includes an electron lens for correcting the rotation of the axis b of the electron beam EB, and an aperture b1 or aperture for shielding unnecessary components in the electron beam EB. Of course, deflectors for matching such as B7 and IO can be added as necessary. Data X representing the size (shape) of the pattern! , Y, are DA-converted and applied to the deflector 8, and data X, , representing the position of the pattern is
Y, is converted to DA and applied to the deflector 12, so that a rectangular electron beam of a predetermined size is irradiated onto a predetermined position of the wafer 14 coated with the electron beam resist, and one rectangular pattern is exposed once. It will be held in According to the present invention, a shift register capable of high-speed transfer is used as a storage device in which pattern data is to be stored.

また、一層高速のデータ転送を可能とするため、1種類
のパターンデータ(例えばX,)の各ビツトに対応して
1つずつのシフトレジスタが設けられ、この複数のシフ
トレジスタから1種類のパターンデータが並列に一時に
転送される。例えば16ビツトのパターンデータX,に
対応して16個のシフトレジスタが設けられ、これらシ
フトレジスタからの出力により16ビットのパターンデ
ータX1が一度に与えられるように構成される。他のパ
ターンデータX2,Yl,Y2・・・・・・に対しても
同様にシフトレジスタが設けられ、こうして構成される
シフトレジスタ群の1回のシフトによV)1つの矩形パ
ターンを描くのに必要な全パターンデータが一度に出力
されるように構成される。1枚のウエハには多数のIC
チップが形成さ粗各チツプ内に描画すべきパターンは同
一であるから、1チツプのパターンに対応するパターン
データを繰返し用いることによりウエハ全面の露光を行
ない得る。
In addition, in order to enable higher-speed data transfer, one shift register is provided corresponding to each bit of one type of pattern data (for example, Data is transferred in parallel at once. For example, 16 shift registers are provided corresponding to 16-bit pattern data X, and the configuration is such that 16-bit pattern data X1 is given at one time by outputs from these shift registers. Shift registers are similarly provided for other pattern data X2, Yl, Y2, etc., and by one shift of the shift register group configured in this way, one rectangular pattern can be drawn. It is configured so that all the pattern data required for the process is output at once. Many ICs on one wafer
Since the pattern to be drawn on each chip after the chips are formed is the same, the entire surface of the wafer can be exposed by repeatedly using pattern data corresponding to the pattern of one chip.

そのため上記シフトレジスタ群における個々のシフトレ
ジスタは、その出力端から再びシフトレジスタ初段の入
力端に記憶内容を戻すように構成され、蓄積されたデー
タが破壊されることなしに周回されて、繰返し読出しが
できるようにされる。これによつてより小さな容量のシ
フトレジスタを用いてウエハ全面の露光が可能となる。
本発明によれば、上記の如きシフトレジスタ群が複数設
けられ、所定のシフトレジスタ群が選択されてその群か
らパターンデータが与えられるようにされる。
Therefore, each shift register in the above shift register group is configured to return the memory contents from its output terminal to the input terminal of the first stage of the shift register, so that the stored data can be circulated without being destroyed and read out repeatedly. will be made possible. This makes it possible to expose the entire wafer using a shift register with a smaller capacity.
According to the present invention, a plurality of shift register groups as described above are provided, and a predetermined shift register group is selected and pattern data is provided from that group.

これにより必要なパターンデータの総数が異なるICパ
ターンを描画するような場合にも、データ転送の待ち時
間を生じるようなことがない柔軟なデータ制御システム
とすることができる。即ち、長大な1つのシフトレジス
タ群を1つしか備えていないような場合は、1チツプ当
hのパターンデータ総数がシフトレジスタ群の容量に比
較して少ないようなときに各シフトレジスタ内に多数の
空ビツトを生じてしまい、この空ビツトのシフトが完了
するまでの間は待ち時間として空費され、露光時間の増
大を招く。これに対し本発明の如く複数のシフトレジス
タ群を設ければ、パターンデータが直ちに出力され得る
状態のシフトレジスタ群を適宜選択することによつて待
ち時間を皆無とすることができるのである。以上概略説
明した本発明の電子ビーム露光装置を、次に実施例につ
き図面に沿つて詳述する。
As a result, even when IC patterns requiring different total numbers of pattern data are drawn, a flexible data control system that does not cause data transfer waiting time can be achieved. In other words, in the case where only one large shift register group is provided, if the total number of pattern data per chip is small compared to the capacity of the shift register group, a large number of patterns may be stored in each shift register. This results in empty bits, and the waiting time until the shifting of these empty bits is completed is wasted, leading to an increase in exposure time. On the other hand, if a plurality of shift register groups are provided as in the present invention, the waiting time can be completely eliminated by appropriately selecting a shift register group that can immediately output pattern data. The electron beam exposure apparatus of the present invention, which has been briefly described above, will now be described in detail with reference to the drawings.

本発明実施例の電子ビーム露光装置の構成概略を第2図
に示す。同図にて20は第1図にて説明した電子ビーム
露光装置本体と同一のものであり1第1図と同一記号は
同一の部分を示している。100はデータ格納制御部で
、31,32,33,34は夫々パターンデータを格納
するシフトレジスタ群A,B,C,Dである。
FIG. 2 shows a schematic configuration of an electron beam exposure apparatus according to an embodiment of the present invention. In this figure, 20 is the same as the main body of the electron beam exposure apparatus explained in FIG. 1, and the same symbols as in FIG. 1 indicate the same parts. 100 is a data storage control unit, and 31, 32, 33, and 34 are shift register groups A, B, C, and D that store pattern data, respectively.

35はA,B,C,Dlのシフトレジスタ群31,32
,33,34のうちの1つを適宜選択して出力するデー
タセレクタであり1選択された群から並列に出力される
パターンデータX,,Yl,X2,Y,は夫々Xlレジ
スタ41、Y,レジスタ51、X2レジスタ61、Y,
レジスタ71へ入力される。
35 is a shift register group 31, 32 of A, B, C, Dl
, 33, 34 as appropriate and outputs the pattern data X, , Yl, X2, Y, which are output in parallel from the selected group, are transferred to the Xl register 41, Y, Y, respectively. Register 51, X2 register 61, Y,
It is input to register 71.

各パターンデータX,,Yl,X,,Y2は例えば16
ビツトから成り1この16ビツトのデータは並列に各レ
ジスタ41,51,61,71へ入力される。
For example, each pattern data X,,Yl,X,,Y2 is 16
This 16-bit data is input to each register 41, 51, 61, 71 in parallel.

例えばX,レジスタ41へは16ビツトのデータが並列
に入力され、DA変換器42と増幅器43を介してデー
タX1に対応する偏向電圧(又は電流)とされてこの偏
向電圧は偏向装置8のX偏向器へ入力される。偏向装置
8のY偏向器へは、Y,レジスタ51に蓄積されたデー
タY1がDA変換器52と増幅器53を介してデータY
1に対応した偏向電圧(又は電流)とされて入力される
。こうして偏向装置8にはパターンの大きさを表わすパ
ターンデータXl,Ylに対応する電圧(又は電流)が
与えられ、電子ビームEBをX,Y方向に所定量偏向す
ることによつて、その断面形状を所定の矩形に整形する
For example, 16-bit data is input in parallel to the X register 41, and is converted to a deflection voltage (or current) corresponding to the data X1 via the DA converter 42 and the amplifier 43. input to the deflector. The Y deflector of the deflection device 8 receives the data Y1 stored in the Y register 51 via the DA converter 52 and the amplifier 53.
It is input as a deflection voltage (or current) corresponding to 1. In this way, the deflection device 8 is given a voltage (or current) corresponding to the pattern data Xl, Yl representing the size of the pattern, and deflects the electron beam EB by a predetermined amount in the X and Y directions, thereby changing the cross-sectional shape of the electron beam EB. format into a specified rectangle.

パターンの位置を表わすパターンデータX,,Y,につ
いても同様であり1DA変換器62,72、増幅器63
,73を介して所定の偏向電圧(又は電流)が偏向装置
12へ印加され、パターンデータX,,Y,に対応する
位置に電子ビームを照射する。第2図に卦ける各シフト
レジスタ群31,32,33,34は夫々第3図の如き
構成を有す。
The same goes for the pattern data X, Y, representing the position of the pattern, and the 1DA converters 62, 72 and the amplifier 63
, 73, a predetermined deflection voltage (or current) is applied to the deflection device 12 to irradiate the electron beam to the position corresponding to the pattern data X, ,Y. Each of the shift register groups 31, 32, 33, and 34 in FIG. 2 has a configuration as shown in FIG. 3, respectively.

このシフトレジスタ群は、1つの矩形パターンを描くた
めに必要なパターンデータのビツト数と同数のシフトレ
ジスタを持つている。即ち、パターンデータX,,Yl
,X,,Y2の夫々のビツト数nlに対し、夫々n1個
のシフトレジスタからなるシフトレジスタ列40,50
,60,70が設けられる。各パターンデータごとにビ
ツト数は異なつてもよいが、通常は各データとも14〜
16ビツトである。個々のシフトレジスタは図示の如く
その出力端45,55,65,75から入力端44,5
4,64,74へ記憶内容が戻されるようにされて卦b
1従つてシフトパルス入力端80から個個のシフトレジ
スタヘシフトパルスが入力されると、各シフトレジスタ
の終段に格納されていたデータは初段に戻される。こう
して一担入力端子44,54,64,74から個々のシ
フトレジスタへ入力されたパターンデータは、破壊され
ることなく各シフトレジスタ内を周回する。各シフトレ
ジスタの出力は全て並列にデータセレクタ35へ入力さ
れ、従つて1回のシフトにより1つの矩形パターンを描
くのに必要な全てのデータ(4n1ビツト)がデータセ
レクタへ並列に入力される。0.1μ秒以下でシフト可
能なシフトレジスタは容易に入手できるから、パターン
描画と同等以上の速度でパターンデータの転送が可能と
なる。
This shift register group has the same number of shift registers as the number of pattern data bits required to draw one rectangular pattern. That is, pattern data X,,Yl
,
, 60, 70 are provided. The number of bits may be different for each pattern data, but usually each data is 14 to 14 bits.
It is 16 bits. The individual shift registers are connected from their output terminals 45, 55, 65, 75 to their input terminals 44, 5 as shown.
The memory contents are returned to 4, 64, and 74.
1. Therefore, when a shift pulse is input from the shift pulse input terminal 80 to each shift register, the data stored in the last stage of each shift register is returned to the first stage. In this way, the pattern data input to each shift register from the single input terminals 44, 54, 64, 74 circulates within each shift register without being destroyed. The outputs of each shift register are all input in parallel to the data selector 35, and therefore, all the data (4n1 bits) necessary to draw one rectangular pattern are input in parallel to the data selector by one shift. Since shift registers that can shift in 0.1 microseconds or less are easily available, pattern data can be transferred at a speed equivalent to or faster than pattern drawing.

第3図に示すシフトレジスタ群は第2図の如くA,B,
C,Dの4群が設けられ、且つデータセレクタ35に並
設に接続される。;2・(次に第2図の装置により露光
を行なう場合につき説明する。
The shift register group shown in Fig. 3 is as shown in Fig. 2.
Four groups, C and D, are provided and connected to the data selector 35 in parallel. ;2.(Next, the case where exposure is performed using the apparatus shown in FIG. 2 will be explained.

一般に電子ビーム露光装置では、ピットの合つた状態で
露光できる領域(以下露光フイールドと称する)はそれ
程大きいものではなく、ウエハ全面を露光するにはウエ
ハを載置したステージの移動を行なわねばならない。露
光フイールドはLSIチツプと比較すると小さいのが普
通である.第4図aはこの状態を説明するもので、同図
にて81は1チツプを表わし、斜線を付した領域82は
露光フイールドを示している。第2図の露光装置により
このLSIパターンを描画する場合、一例として、便宜
上各チツプ81は4つの領域A,B,C,Dに分割され
、夫々の領域のパターンデータが4つのシフトレジスタ
群31,32,33,34に格納される。
Generally, in an electron beam exposure apparatus, the area that can be exposed with aligned pits (hereinafter referred to as an exposure field) is not very large, and in order to expose the entire wafer, the stage on which the wafer is placed must be moved. The exposure field is usually small compared to LSI chips. FIG. 4a illustrates this state. In the figure, 81 represents one chip, and a shaded area 82 represents an exposure field. When drawing this LSI pattern using the exposure apparatus shown in FIG. 2, for convenience's sake, each chip 81 is divided into four areas A, B, C, and D, and the pattern data of each area is divided into four shift register groups 31. , 32, 33, and 34.

第4図の如く露光フイールド82内に領域Aが位置する
とき、データtレクタ35によりシフトレジスタ群31
を選択してXl,Yl,X,,Y2の各レジスタ41,
51,61,71へパターンデータを転送し、露光装置
本体20にて領域Aのパターンを描いていく。領域Aの
露光が終了した後、ステージ移動により露光フイールド
82内に領域Bが位置するようにウエ・・を移動させる
。次いでシフトレジスタ群32に格納されたパターンデ
ータによつて領域Bの露光を行なう。領域Aの露光終了
時点にて、シフトレジスタ群31の出力端に近い段は空
ビツトとなつている可能性がある。領域Aを露光するに
必要なパターンデータ数は、シフトレジスタ群31の容
量を越えないように、適当にチツプパターンを分割した
結果定められるからである。従つて領域Aの露光終了後
、ステージ移動や領域Bの露光と並行してシフトレジス
タ群31に卦ける個々のシフトレジスタにシフトパルス
が与えられ、領域Aの露光に際して最初に描くべきパタ
ーンのデータが循環してシフトレジスタ群31内の各シ
フトレジスタの終段に達すると、シフトパルス印加が停
止される。以下同様にして領域B,C,Dの露光を終了
すると1チツプの露光が完了する。
When area A is located within the exposure field 82 as shown in FIG.
is selected and the registers 41, Y2, Xl, Yl,
The pattern data is transferred to 51, 61, and 71, and the pattern of area A is drawn by the exposure apparatus main body 20. After the exposure of area A is completed, the wafer is moved so that area B is located within the exposure field 82 by moving the stage. Next, area B is exposed using the pattern data stored in the shift register group 32. At the end of exposure of area A, there is a possibility that the stage near the output end of the shift register group 31 will be an empty bit. This is because the number of pattern data required to expose area A is determined by appropriately dividing the chip pattern so as not to exceed the capacity of the shift register group 31. Therefore, after the exposure of area A is completed, a shift pulse is applied to each shift register in the shift register group 31 in parallel with the movement of the stage and the exposure of area B, and the data of the pattern to be drawn first when exposing area A is applied. When the shift registers circulate and reach the final stage of each shift register in the shift register group 31, the shift pulse application is stopped. Thereafter, when the exposure of areas B, C, and D is completed in the same manner, the exposure of one chip is completed.

次いでステージ移動を行なつて他のチツプの露光を開始
する時点では、シフトレジスタ群31に格納されている
パターンデータは直ちに出力され得る状態となつている
。そのため空ビツト転送の待ち時間なしに直ちに露光を
開始できるのである。また、1チツプ分0パターンデー
タ総数が少ないような場合も待ち時間は皆無とすること
ができる。
Next, when the stage is moved and exposure of another chip is started, the pattern data stored in the shift register group 31 is ready to be outputted immediately. Therefore, exposure can be started immediately without waiting time for empty bit transfer. Furthermore, even when the total number of 0 pattern data for one chip is small, the waiting time can be eliminated at all.

例えば1チツプ分のパターンデータ総数が1つのシフト
レジスタ群に格納できる程度であるなら、個々のシフト
レジスタ群内に1チツブ分のパターンデータ全てを格納
すればよいし、さらに1つのシフトレジスタ群の容量の
1/2にも達しない場合は複数チツプ分のパターンデー
タを1つのシフトレジスタ群に格納すればよい。このよ
うにすれば、少数のパターンデータしか必要としないパ
ターンを露光するときも空ピツト転送による待ち時間を
生じることがない。第4図を参照して説明した露光手順
は一例であつて、分割後の各領域の大きさはそこに含ま
れる矩形パターン数とシフトレジスタ群の容量との関係
によつて適宜選定されるもので、露光フイールド82の
大きさとは本質的な関係を持たないから、ステージ移動
の時期等は上記の説明のみに限定されるものではない。
For example, if the total number of pattern data for one chip can be stored in one shift register group, it is sufficient to store all the pattern data for one chip in each shift register group. If the capacity is less than 1/2, pattern data for multiple chips may be stored in one shift register group. In this way, even when exposing a pattern that requires only a small amount of pattern data, there is no waiting time due to empty pit transfer. The exposure procedure explained with reference to FIG. 4 is an example, and the size of each area after division is appropriately selected depending on the relationship between the number of rectangular patterns included therein and the capacity of the shift register group. Since there is no essential relationship with the size of the exposure field 82, the timing of stage movement, etc. is not limited to the above explanation.

また、露光順序として、1チツプ内の一部の領域のみを
全ウエハにわたつて露光を行なうのを繰返すようなこと
、例えばA,B,A,B,・・・・・・,C,D,C,
D,・・・・・・と露光を行なうことも勿論可能である
。さらに、ステージ移動による時期の損失を防ぐため、
ステージを定速移動させつつ露光を行なつてもよい。こ
のような露光方法に卦いては、本発明による露光装置は
データ転送の待ち時間が皆無であるため、特に有効であ
る。次に第2図の装置により第4図の如き露光を行なう
場合についてさらに具体的な例を挙げて説明する。
In addition, the exposure order may be such that only a part of the area within one chip is exposed over the entire wafer, for example, A, B, A, B, . . . , C, D. ,C,
Of course, it is also possible to perform the exposure as D, . . . . Furthermore, to prevent loss of time due to stage movement,
Exposure may be performed while moving the stage at a constant speed. Regarding such an exposure method, the exposure apparatus according to the present invention is particularly effective since there is no waiting time for data transfer. Next, a case in which exposure as shown in FIG. 4 is performed using the apparatus shown in FIG. 2 will be described with reference to a more specific example.

各チツプ81の描画すべき矩形パターン総数は25万個
であるとする.従つてこれを描画するのに心要なパター
ンデータ数もXl,Y,,X2,Y2の夫々について2
5万個である.1チツプは便宜上夫々64000個の矩
形パターンを描画する領域A,B,Cと58000個の
矩形パターンを描画する領域Dとに分割される。
It is assumed that the total number of rectangular patterns to be drawn on each chip 81 is 250,000. Therefore, the number of pattern data required to draw this is also 2 for each of Xl, Y, , X2, Y2.
There are 50,000 pieces. For convenience, one chip is divided into areas A, B, and C, each of which draws 64,000 rectangular patterns, and area D, which draws 58,000 rectangular patterns.

パターンデータXl,Yl,X2,Y,は夫々16ビツ
トから成るものとする0シフトレジスタ群31,32,
33,34内の各シフトレジスタは80000段の長さ
を有するもので、各シフトレジスタ群はこのようなシフ
トレジスタを、1つの矩形パターンを描くためのパター
ンデータXl,Y,,X2,Y,全てを並列に出力でき
るだけの個数、即ち4X16=64個有している。領域
A,B,C,D用のパターンデータ群は夫々シフトレジ
スタ群31,32,33,34に夫々格納される。従つ
て個々のシフトレジスタは、シフトレジスタ群31,3
2,33,では16000の空ピツト、シフトレジスタ
群34では22000の空ビツトを持つている。第2図
の装置に訃けるシフトレジスタ群31,32,33,3
4とデータセレクタ35部分の具体的構成の一例を第5
図に示す。
The pattern data Xl, Yl, X2, Y, each consists of 16 bits.0 shift register groups 31, 32,
Each shift register in 33 and 34 has a length of 80,000 stages, and each shift register group uses pattern data Xl, Y, , X2, Y, for drawing one rectangular pattern. There are enough numbers to output all of them in parallel, that is, 4×16=64. Pattern data groups for areas A, B, C, and D are stored in shift register groups 31, 32, 33, and 34, respectively. Therefore, each shift register is a shift register group 31, 3.
The shift register group 34 has 16,000 empty bits, and the shift register group 34 has 22,000 empty bits. Groups of shift registers 31, 32, 33, 3 used in the device shown in Fig. 2
4 and a specific configuration example of the data selector 35 part.
As shown in the figure.

第5図にて101はクロツクパルス発生器であり110
〜20MHzでクロツクパルスを発生する。
In FIG. 5, 101 is a clock pulse generator and 110
Generate clock pulses at ~20MHz.

発生したクロツクパルスは、第2図に示したA,B,C
,Dシフトレジスタ群31,32,33,34に夫々対
応するA群200,B群300・・・・・・に供給され
ると共に、アンドゲート102,ブランキング用増幅器
103を介してブランキング用デフレクタ4へ与えられ
る。ブランキング用増幅器103はアンドゲート102
の出力が0のとき電子ビームをブランキングするような
偏向電圧をデフレクタ4へ印加するものである。当初フ
リツプフロツプ回路104は出力0の状態に、他のフリ
ツプフロツプ回路105,201,301,・・・・・
・は出力1の状態にされている。端子106,202か
らフリツプフロツプ回路105,201に起動パルスを
入力すると、これらフリツプフロツプ回路105,20
1は出力1の状態となb1アンドゲート102を介して
カウンタ107へクロツクパルスが入力されると共に、
アンドゲート203を介してシフトレジスタ211,2
12,・・・・・・ヘクロツクパルスが入力される。シ
ストレジスタ211はパターンデータX1の第1ビツト
、シフトレジスタ202はノ3ターンデータX2の第2
フットを蓄積しているもので、図では省略してあるが、
パターンデータX1の残多14ビツト分及び他のパター
ンデータYl,X2,Y,夫々について16ビツト分の
計64個のシフトレジスタがA群に設けられている。他
のB,C,D群についても同様である。従つてA群の各
シフトレジスタ211,212,・・・・・・からは1
個のクロツクパルス毎に1つのパターンを描くのに必要
なノパターンデータXl,Yl,X2,Y2の全ビツト
が並列に出力され、対応するアンドゲート221,22
2,・・・・・・へ入力される。
The generated clock pulses are A, B, and C shown in Figure 2.
, D shift register groups 31, 32, 33, 34, respectively. is applied to the deflector 4. Blanking amplifier 103 is AND gate 102
When the output of the deflector 4 is 0, a deflection voltage that blanks the electron beam is applied to the deflector 4. Initially, the flip-flop circuit 104 has an output of 0, and the other flip-flop circuits 105, 201, 301, . . .
・ is set to output 1. When a starting pulse is input to the flip-flop circuits 105, 201 from the terminals 106, 202, these flip-flop circuits 105, 20
1 is in the state of output 1, and a clock pulse is input to the counter 107 via the b1 AND gate 102.
Shift registers 211 and 2 through AND gate 203
12, . . . clock pulse is input. The shift register 211 stores the first bit of the pattern data X1, and the shift register 202 stores the second bit of the three-turn data X2.
Although it is omitted in the diagram, it accumulates feet.
A total of 64 shift registers are provided in group A, including the remaining 14 bits of pattern data X1 and 16 bits each of other pattern data Y1, X2, and Y. The same applies to the other groups B, C, and D. Therefore, from each shift register 211, 212, . . . of group A, 1
All bits of pattern data Xl, Yl, X2, Y2 necessary to draw one pattern for each clock pulse are output in parallel,
2,... are input.

一方、露光を完了した領域の数をカウントするカウンタ
108はその下位2ビツトがデコーダ109へ出力され
る。当初カウンタ108の下位2ビツトの出力は00で
あり、デコーダ109の出力Aのみが1となる。従つて
各群の出力アンドゲート221,222,・・・・・・
,321,322,・・・・・・のうちA群のアンドゲ
ート221,222,・・・・・・のみからシフトレジ
スタ群211,212,・・・・・・の出力が出力され
る。この出力はオアゲート111,112,・・・・・
・を介してレジスタ121,122,・・・・・・へ入
力される。このレジスタ121,122,・・・・・・
はパターンデータXl,Y,,X2,Y,について各1
6ビット分の合計64個設けられており1第2図に示す
レジスタ41,51,61,71に対応するものである
。こうして1個のクロツクパルス毎に1つのパターンデ
ータXl,Yl,X,,Y,が転送されると共に、第1
図及び第2図に示したデフレクタ8,12にてそのパタ
ーンデータに対応する偏向電圧(又は電流)が設定され
るまでの間は、クロツクパルスに同期してブランキング
用デフレクタによ勺電子ビームがブランキングされ、設
定完了後に露光が行なわれる。
On the other hand, the lower two bits of the counter 108 which counts the number of areas that have been exposed are outputted to the decoder 109. Initially, the output of the lower two bits of the counter 108 is 00, and only the output A of the decoder 109 is 1. Therefore, the output AND gates 221, 222, . . . of each group
, 321, 322, . . ., the outputs of the shift register groups 211, 212, . . . are output only from the AND gates 221, 222, . This output is OR gate 111, 112,...
are input to registers 121, 122, . . . via . This register 121, 122,...
is 1 each for pattern data Xl, Y, , X2, Y,
A total of 64 registers for 6 bits are provided, and correspond to registers 41, 51, 61, and 71 shown in FIG. In this way, one pattern data Xl, Yl, X, , Y, is transferred for each clock pulse, and the first
Until the deflection voltage (or current) corresponding to the pattern data is set in the deflectors 8 and 12 shown in FIG. Blanking is performed, and exposure is performed after setting is completed.

カウンタ107には露光開始からのクロツクパルス数、
従つて露光した矩形パターン数が計数される。
The counter 107 contains the number of clock pulses from the start of exposure,
Therefore, the number of exposed rectangular patterns is counted.

各群に格納したパターンデータ数は群管理シフトレジス
タ130に記憶され、レジスタ131へ与えられる。こ
の群管理シフトレジスタ130は第3図に示したのと同
様のシフトレジスタ群から成るもので、1回のシフトに
より各群のパターンデータ数のデータをレジスタ131
へ順次転送すると共に、格納されたデータを循環して繰
返し読出し可能としたものである。ここでは群管理レジ
スタ131は64000,64000,64″000,
58000を2進化符号として順次繰返し出力するもの
である。一致回路132はカウンタ107とレジスタ1
31の出力の一致(ここでは64000を計数したとき
)により、フリップフロツプ回路104へー致出力を与
えてO状態とし、アンドゲート102によつてカウンタ
ー107へのクロツクパルス供給を停止すると共に電子
ビ一ムをブランキングする。
The number of pattern data stored in each group is stored in the group management shift register 130 and given to the register 131. This group management shift register 130 consists of a shift register group similar to that shown in FIG.
In addition to sequentially transferring the data to the memory card, the stored data can be circulated and read out repeatedly. Here, the group management register 131 is 64000, 64000, 64″000,
58000 is sequentially and repeatedly output as a binary code. The coincidence circuit 132 includes the counter 107 and register 1.
When the outputs of 31 and 31 match (in this case, when 64000 was counted), the flip-flop circuit 104 is given a power output to be in the O state, and the AND gate 102 stops supplying clock pulses to the counter 107 and turns on the electronic beam. Blanking.

同時に群管理シフトレジスタ130へシフトパルスを与
えてB群に格納してあるパターンデータの数をレジスタ
131へ転送させる。またこの一致出力をステージ・ス
タート信号とし、第4図に示す露光フイールド82が領
域B上に位置するようにウエハの移動を行なう。この際
、レーザ干渉計のような高精度の測距離手段により位置
ずれを生じないように移動を行なうことは勿論である。
ステージ移動が終了したなら、ステージストツプ信号を
フリツプフロツプ回路104へ与えてこれを1状態にす
ると共にカウンタ108にも入力する。
At the same time, a shift pulse is applied to the group management shift register 130 to transfer the number of pattern data stored in group B to the register 131. Using this coincidence output as a stage start signal, the wafer is moved so that the exposure field 82 shown in FIG. 4 is located on area B. At this time, it goes without saying that the movement is performed using a highly accurate distance measuring means such as a laser interferometer so as not to cause positional deviation.
When the stage movement is completed, a stage stop signal is applied to the flip-flop circuit 104 to set it to 1 state, and is also input to the counter 108.

これによりブランキング状態が解除されると共に、カウ
ンタ108は露光領域数をカウントするから、その下位
2ビツトは01となb1デコーダ109の出力Bのみが
1となる。このデコーダ出力は単安定マルチバイブレー
タ307を介してフリツプフロツプ回路301を1状態
とし、アンドゲート303を開く、これによりB群30
0が選択され、B群300内のシフトレジスタ311,
312,・・・・・・に格納された64ビツトのパター
ンデータXl,Yl,X2,Y2が1クロツクパルス毎
にアンドゲート321,322,・・・・・・を介して
出力され、オアゲート111,112,・・・・・・を
介してレジスタ121,122,・・・・・・へ転送さ
れる。ここでA群200に卦いては、64000個のク
ロツクパルスが入力されると、各シフトレジスタ211
,212,・・・・・・内では残bの16000の空ビ
ツト列が終段に達する。A群内のシフトレジスタ群に入
力されたクロツクパルス数はカウンタ204によりカウ
ントされ、A群内のシフトレジスタの段数を記憶するレ
ジスタ205との一致により一致回路206によつてフ
リツプフロツプ回路201をO状態とし、アンドゲート
203への出力をOとしてシフトレジスタ群へのクロツ
ク こパルス供給を停止する。ここではレジスタ205
には80000が2進化符号で記憶されて卦b1結果的
に各シフトレジスタ211,212,・・・・・・内に
夫々蓄積された64000ビツトのデータの先頭ビツト
が循環して終段に達したときにクロツ 4クパルス供給
が停止される。この空ビツト(16000ビット)の転
送は、ステージ移動或いはB群に格納したデータの転送
の間にも続けて行なわれる。
This cancels the blanking state, and since the counter 108 counts the number of exposed areas, its lower two bits become 01, and only the output B of the b1 decoder 109 becomes 1. This decoder output puts the flip-flop circuit 301 in the 1 state via the monostable multivibrator 307, and opens the AND gate 303.
0 is selected, and the shift register 311 in group B 300,
The 64-bit pattern data Xl, Yl, X2, Y2 stored in 312, . . . are outputted via AND gates 321, 322, . 112, . . . to registers 121, 122, . . . Here, regarding the A group 200, when 64,000 clock pulses are input, each shift register 211
, 212, . . . , the remaining b 16,000 empty bit strings reach the final stage. The number of clock pulses input to the shift register group in the A group is counted by the counter 204, and when it matches the register 205 that stores the number of stages of the shift register in the A group, the flip-flop circuit 201 is set to the O state by the matching circuit 206. , the output to the AND gate 203 is set to O, and the supply of clock pulses to the shift register group is stopped. Here register 205
80,000 is stored as a binary code, and as a result, the first bit of the 64,000 bits of data stored in each shift register 211, 212, . . . circulates and reaches the final stage. When this happens, the clock pulse supply is stopped. This transfer of empty bits (16,000 bits) continues even during stage movement or transfer of data stored in group B.

こうしてB群300内のシフトレジスタ群からのデータ
転送が行なわれ、64000のパターンデータ転送が完
了すると一致回路132がこれを検知して電子ビームを
ブランキングすると共にステージスタート信号を発する
In this way, data is transferred from the shift register group in group B 300, and when the pattern data transfer of 64,000 is completed, the coincidence circuit 132 detects this and blanks the electron beam and issues a stage start signal.

引続きB群300内では前記したのと同様に各シフトレ
ジスタ311,312,・・・・・・にクロツクパルス
が入力され、空ビツト転送が終了してレジスタ群内に格
納したパターンデータが一周し、その先頭ビツトが各シ
フトレジスタ311,312,・・・・・・に達すると
、カウンタ304,シフトレジスタの段数を記憶するレ
ジスタ305、一致回路306及びフリツプフロップ回
路301によりゲート303が閉じられ、クロツクパル
スの供給が停止される。同様にしてC,D群からのデー
タ転送が終b1デコーダ109のA出力が再び1となb
単安定マルチバイブレータ207、フリツプフロツプ回
路201を介してアンドゲート203へ1が入力され、
クロックパルスがA群200内の各シフトレジスタ21
1,212,・・・・・・に入力されたときは、直ちに
パターンデータの転送が開始される。
Subsequently, in the B group 300, clock pulses are input to each shift register 311, 312, . When the leading bit reaches each shift register 311, 312, . Supply is stopped. Similarly, the data transfer from groups C and D ends and the A output of the b1 decoder 109 becomes 1 again.
1 is input to the AND gate 203 via the monostable multivibrator 207 and the flip-flop circuit 201,
A clock pulse is applied to each shift register 21 in group A 200.
1, 212, . . . , pattern data transfer is immediately started.

このときカウンタ108の上位ビツトへは1がカウント
される。これは1チツプ分の露光を完了したことに対応
している。レジスタ133は1ウエ・・内のチツプ数を
記憶して卦b、全チツプの露光が終了してカウンタ10
8へステージストツプパルスが与えられると、一致回路
134から一致出力を発生させて、フリツプフロツプ回
路105を0状態とし、電子ビームをブランキングする
。これによつてウエハの露光が完了する。一枚のウエハ
内のチツプ数が100個である場合、露光すべき矩形パ
ターン数は2500万個となるが、1つの矩形パターン
を描画するのに必要な64ビツトのパターンデータは1
0〜20MHzの速度で転送されるから、ステージ移動
の時間を除けば数10秒間で1ウエハ分のパターンデー
タ転送を完了し得るのである。
At this time, the upper bit of the counter 108 is counted by 1. This corresponds to completion of exposure for one chip. The register 133 stores the number of chips in one wafer, and when the exposure of all chips is completed, the counter 10
When a stage stop pulse is applied to the stage stop pulse 8, a coincidence output is generated from the coincidence circuit 134, the flip-flop circuit 105 is put into the 0 state, and the electron beam is blanked. This completes the exposure of the wafer. If the number of chips in one wafer is 100, the number of rectangular patterns to be exposed is 25 million, but the 64-bit pattern data required to draw one rectangular pattern is 1.
Since data is transferred at a speed of 0 to 20 MHz, pattern data for one wafer can be transferred in several tens of seconds, excluding the time for moving the stage.

上記説明では省略してあるが、各一致回路に出力を与え
るカウンタは、二致出力によつてりセツトされるもので
あり、また回路の遅延を適合させて電子ビームのブラン
キングと露光のタイミングが適切になるようにすべきこ
とは勿論である。
Although omitted in the above explanation, the counters that provide outputs to each coincidence circuit are reset by the coincidence output, and the timing of electron beam blanking and exposure is adjusted by adapting the delay of the circuit. Of course, it is necessary to ensure that the

尚、以上の説明に卦いては第1図に示す矩形電子ビーム
露光装置に適用する場合につき説明したが、本発明はこ
れに限定されるものではなく、パターンデータを高速に
転送することが必要な電子ビーム露光装置全てに適用し
て有効であることは言うまでもない.
Note that although the above description has been made regarding the case where it is applied to the rectangular electron beam exposure apparatus shown in FIG. 1, the present invention is not limited to this, and it is necessary to transfer pattern data at high speed. Needless to say, it is effective when applied to all types of electron beam exposure equipment.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明を適用する電子ビーム露光装置本体の構
成概略図、第2図は本発明実施例を示す図、第3図は本
発明実施例にて用いるシフトレジスタ群を説明する図、
第4図は本発明実施例に卦ける露光手順を説明する図、
第5図は本発明実施例の電子ビーム露光装置におけるデ
ータ制御系を示す図である。 7,10・・・・・・絞Bl8・・・・・・大きさ制御
用デフレクタ、12・・・・・・位置制御用デフレクタ
、31,32,33,34・・・・・・シフトレジスタ
群、35・・・・・・データセレクタ、41,51,6
1,71,121,122・・・・・・レジスタ、81
・・・・・・チツプ、82・・・・・・露光フイールド
、211,212,311,312・・・・・・シフト
レジスタ。
FIG. 1 is a schematic diagram of the configuration of an electron beam exposure apparatus main body to which the present invention is applied, FIG. 2 is a diagram showing an embodiment of the present invention, and FIG. 3 is a diagram illustrating a shift register group used in the embodiment of the present invention.
FIG. 4 is a diagram explaining the exposure procedure according to the embodiment of the present invention;
FIG. 5 is a diagram showing a data control system in an electron beam exposure apparatus according to an embodiment of the present invention. 7, 10... Diaphragm Bl8... Deflector for size control, 12... Deflector for position control, 31, 32, 33, 34... Shift register Group, 35... Data selector, 41, 51, 6
1, 71, 121, 122...Register, 81
... Chip, 82 ... Exposure field, 211, 212, 311, 312 ... Shift register.

Claims (1)

【特許請求の範囲】[Claims] 1 パターンの大きさを表わすデータ及びパターンの位
置を表わすデータを並列に蓄積するシフトレジスタ群を
複数有し、該シフトレジスタの各々はその出力端から入
力端に記憶内容が戻されて記憶したデータの繰返し読出
しが可能とされ、前記シフトレジスタ群のうちの所定の
群を選択して1つのパターンを描くための複数のデータ
を一時に転送して描画することを特徴とする電子ビーム
露光装置。
1. It has a plurality of shift register groups that store data representing the size of the pattern and data representing the position of the pattern in parallel, and each of the shift registers has the stored data returned from its output end to its input end. What is claimed is: 1. An electron beam exposure apparatus characterized in that a plurality of data for drawing one pattern are transferred at a time by selecting a predetermined group of the shift register groups and drawing the pattern.
JP51133964A 1976-11-08 1976-11-08 Electron beam exposure equipment Expired JPS5928980B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP51133964A JPS5928980B2 (en) 1976-11-08 1976-11-08 Electron beam exposure equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51133964A JPS5928980B2 (en) 1976-11-08 1976-11-08 Electron beam exposure equipment

Publications (2)

Publication Number Publication Date
JPS5358772A JPS5358772A (en) 1978-05-26
JPS5928980B2 true JPS5928980B2 (en) 1984-07-17

Family

ID=15117189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51133964A Expired JPS5928980B2 (en) 1976-11-08 1976-11-08 Electron beam exposure equipment

Country Status (1)

Country Link
JP (1) JPS5928980B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0680627B2 (en) * 1982-12-24 1994-10-12 株式会社日立製作所 Drawing device

Also Published As

Publication number Publication date
JPS5358772A (en) 1978-05-26

Similar Documents

Publication Publication Date Title
US4433384A (en) Pattern data handling system for an electron beam exposure system
EP0002957A2 (en) Electron beam exposure apparatus
US4000495A (en) System for recording information on a photosensitive material
US3024993A (en) Intelligence storage equipment
JPS5928980B2 (en) Electron beam exposure equipment
JPH1140475A (en) Pattern exposure system, pattern exposure method, and recording medium having recording pattern exposure process program
JPH04162710A (en) Electron beam exposure apparatus
US6756159B2 (en) Method of preparing exposure data and method of preparing aperture mask data
JP3206448B2 (en) Electron beam lithography system
EP0098177A2 (en) Scanning electron-beam exposure system
JPS62274723A (en) Method of controlling electron beam pattern generator
JPS58116732A (en) Charge beam exposing method and apparatus therefor
Cook et al. Automatic artwork generation for large scale integration
JPS6242526A (en) Electron-beam exposure device
Sakamoto et al. Electron beam block exposure system for 256 M dynamic random access memory lithography
JPS6381819A (en) Control system of electron beam exposure
JPS59198720A (en) Electron beam exposure
JPS59125622A (en) Electron beam exposure method
JPS59121927A (en) Electron beam exposure device
JP3420199B2 (en) Charged particle beam drawing apparatus and drawing method
JP2001093800A (en) Electron beam lithography equipment
Moore E-beam direct writing in manufacturing
JPH0680627B2 (en) Drawing device
JPH0624181B2 (en) Electronic beam exposure method and electronic beam exposure apparatus
JPS63133525A (en) Charged beam aligner