JPS592862A - Fire checking system - Google Patents

Fire checking system

Info

Publication number
JPS592862A
JPS592862A JP57113568A JP11356882A JPS592862A JP S592862 A JPS592862 A JP S592862A JP 57113568 A JP57113568 A JP 57113568A JP 11356882 A JP11356882 A JP 11356882A JP S592862 A JPS592862 A JP S592862A
Authority
JP
Japan
Prior art keywords
counter
driver
fire
output
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57113568A
Other languages
Japanese (ja)
Inventor
Koichiro Abe
阿部 孝一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57113568A priority Critical patent/JPS592862A/en
Publication of JPS592862A publication Critical patent/JPS592862A/en
Pending legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J9/00Hammer-impression mechanisms
    • B41J9/44Control for hammer-impression mechanisms
    • B41J9/52Control for hammer-impression mechanisms for checking the operation of print hammers

Landscapes

  • Dot-Matrix Printers And Others (AREA)

Abstract

PURPOSE:To provide a fire checking system with a reduced load of a processor by discriminating whether a value reaches as prescribed which is connected at each check timing to indicate the operating condition of a driver in a magnet. CONSTITUTION:A sampling check SCLK corresponding to a sampling period (e) is applied to a counter 4 to check for the output of a fire checking circuit 1, namely, whether an operation amplifier 7 outputs VL or not. When an abnormality occurs, the output of the fire checking circuit 1 always gives VL, which is transmitted to an inverter 5 via an input port 2 to be applied to the counter 4. The counter 4 counts and outputs the sampling clock SCLK to a comparator 6. When a character pulse CP is transmitted to the comparator 6, the comparator 6 compares the current countings with the threshold H and generates an alarm of abnormality when they are larger than the value H.

Description

【発明の詳細な説明】 (1)発明の技術分野 本発明は例えばドツトマトリクスプリンタのマグネット
等のドライバが誤動作していることを検出するファイア
・チェック方式に関する。
DETAILED DESCRIPTION OF THE INVENTION (1) Technical Field of the Invention The present invention relates to a fire check method for detecting malfunction of a driver such as a magnet of a dot matrix printer.

(2)従来技術と問題点 例えばドツトマトリクスプリンタではドツトビンをマグ
ネットにより駆動することによりドツトプリントを行っ
ている。したがってその動作時にそのマグネットをドラ
イブするヘッドマグネット・ドライブ系に異常があれば
、正確なドツトプリント制御を行うことができないため
にヘッドマグネット・ドライブ系の異常検出を行ってい
る。
(2) Prior Art and Problems For example, in a dot matrix printer, dot printing is performed by driving a dot bin with a magnet. Therefore, if there is an abnormality in the head magnet drive system that drives the magnet during its operation, accurate dot printing control cannot be performed, so abnormality in the head magnet drive system is detected.

従来どの異常検出を行う場合、ドライバの出力−電圧を
検出し、本来その出力電圧がノ・イ・レベルのときにそ
れが四−・レベ°ルであるかどうかを検出することによ
りドライバが正常であるか否かをチェックするファイア
チェックを行っていた。
Conventionally, when performing abnormality detection, the output voltage of the driver is detected, and when the output voltage is originally at the NO level, it is determined whether the output voltage is at the 4- level or not. I was conducting a fire check to see if this was the case.

すなわち、ドライバが正常に動作している場合にはその
ドライバ出力Vc は、第2図(C1に示す如く、ハイ
拳レベルとロー・レベル状態カ交互に繰返されており、
これがファイア・チェック回路に入力されるので、同図
(d)に示すよ5にこれに応じてファイアφチェック回
路の出力もノ・イ・レベルとロー・レベル状態を繰り返
すものである。ところが第2図(i)に示す時刻To 
 にドライバに障害が発生すればその出力は一定レベル
、例えばローのレベルの状態を持続する。したがって第
2図(b)に示すドツトパルスに応じて定められる、同
図(e)のサンプリング期間にプロセッサがこのファイ
ア・チェック回路の出力状態をチェックして、それが正
常ならばハイ・レベルのときにロー拳レベルであれば、
同図(f)の如(To  でファイア・チェック・アラ
ームを出力してこのドライバの異常を報告している。
That is, when the driver is operating normally, the driver output Vc is alternately in a high level state and a low level state, as shown in FIG. 2 (C1).
Since this is input to the fire check circuit, the output of the fire φ check circuit also repeats the no-i level and low-level states in response to this, as shown in FIG. 5(d). However, at the time To shown in FIG. 2(i)
If a failure occurs in the driver, its output remains at a constant level, for example, a low level. Therefore, the processor checks the output state of this fire check circuit during the sampling period shown in FIG. 2(e), which is determined according to the dot pulse shown in FIG. If you are at the low fist level,
As shown in (f) in the figure, a fire check alarm is output at To to report the abnormality of this driver.

ところでこのようにプロセッサがこのサンプリング期間
中に何度もファイア・チェック回路の出力をチェックし
ていたので、プロセッサはこのための負担が大きくなり
、他のデータ処理がおそくなるという欠点があった。
By the way, since the processor checks the output of the fire check circuit many times during this sampling period, the burden on the processor becomes heavy and other data processing becomes slow.

(3)発明の目的 本発明の目的はこのような欠点を改善して、ファイアー
チ122回路の出力を監視するための機構を設けてプロ
セッサの負担を低減するようにしたファイア・チェック
方式を提供することである。
(3) Object of the Invention The object of the present invention is to improve the above-mentioned drawbacks and provide a fire check method that reduces the burden on the processor by providing a mechanism for monitoring the output of the fire arch 122 circuit. It is to be.

(4)発明の構成 この目的を達成するために本発明のファイア・チェック
方式では、ドツトマトリクスを制御するマグネットを駆
動するドライバの動作状態を監視するファイアーチ12
2回路において、ドライバの動作状態をチェックタイミ
ング毎に計数するカウンタ手段と、そのカウンタの計数
値が規定値に達したかどうかを判定する判定i段を設け
、ドライバの異常がある期間継続されたときアラームを
発生するようにしたことを特徴とする。
(4) Structure of the Invention In order to achieve this object, the fire check system of the present invention uses a fire arch 12 that monitors the operating state of the driver that drives the magnet that controls the dot matrix.
In the two circuits, a counter means for counting the operating state of the driver at each check timing, and a judgment stage I for determining whether the counted value of the counter has reached a specified value are provided, and the counter means is provided for a period of time when there is an abnormality in the driver. The feature is that an alarm is generated when

(5)発明の実施例 本発明の一実施例を第1図により説明する。(5) Examples of the invention An embodiment of the present invention will be described with reference to FIG.

第1図(イ)は本発明の一実施例構成図であり、同仲)
はそのファイア・チェック回路の構成図である。
Figure 1 (a) is a configuration diagram of one embodiment of the present invention.
is a block diagram of the fire check circuit.

図中、1はファイア・チェック回路、2は人力ボート、
3は監視部、4はカウンタ、5はインバータ、6は゛比
較器、7はOPアンプ、Mgiはマグネット、Triμ
スイッチング用トランジスタである。
In the diagram, 1 is a fire check circuit, 2 is a human-powered boat,
3 is a monitoring unit, 4 is a counter, 5 is an inverter, 6 is a comparator, 7 is an OP amplifier, Mgi is a magnet, Triμ
This is a switching transistor.

マグネットMg1ldドツトマトリクスを構成するドツ
トピンを駆動するものであり、各ドツトピンの数だけ設
けられ、そのマグネッ)Mgiにはスイッチング用トラ
ンジスタTriがそれぞれ接続されている。そしてこの
スイッチング用トランジスタTriにドライバVを経由
して選択的に制御信号が伝達されたときオン状態となり
そのマグネットMgiに駆動電流が流れ、それによりド
ツトピンが駆動されドツトプリントするものである。こ
のときスイッチング用トランジスタTriのコレクタ端
子にほぼ接地電圧に近いものとなり、この端子を検出す
ることによりマグネットMgi、スイッチング用トラン
ジスタTri(i=0〜n)により構成されるドライバ
部が正常に動作しているか否か判別できる。
The magnets Mg1ld drive the dot pins constituting the dot matrix, and the number of dot pins is equal to the number of dot pins, and each of the magnets Mgi is connected to a switching transistor Tri. When a control signal is selectively transmitted to the switching transistor Tri via the driver V, the switching transistor Tri is turned on and a drive current flows through the magnet Mgi, thereby driving the dot pin and printing a dot. At this time, the collector terminal of the switching transistor Tri has a voltage close to the ground voltage, and by detecting this terminal, the driver section consisting of the magnet Mgi and the switching transistor Tri (i = 0 to n) operates normally. It can be determined whether the

実際Fljドツトピンの数をn+1とすればマグネット
#StMgo −Mgnまであり、これらのマグネット
にそれぞれスイッチング用トランジスタ’l’ro〜T
rnが接続されているので、第1図(ロ)に示す如く、
各スイッチング用トランジスタTro〜Trnをダイオ
ードDO〜Dn、Dx  を介してダイオードl)o〜
Dnの共通部分の電圧をオペアンプ7で検出し、オペア
ンプの入力端子のの電圧が基準端子Eo  の電圧より
低いときVL が、高いときにVHが出力される。そし
てドライバ部が正常に動作するときは、第2図(C)に
示す如く、オペアンプへの入力端子への入力電圧がサイ
クリックにVL 、 VH状態になる。
In fact, if the number of Flj dot pins is n+1, there are magnets #StMgo -Mgn, and switching transistors 'l'ro to T are connected to these magnets, respectively.
Since rn is connected, as shown in Figure 1 (b),
Each switching transistor Tro~Trn is connected to a diode l)o~ via a diode DO~Dn, Dx.
The voltage at the common portion of Dn is detected by an operational amplifier 7, and when the voltage at the input terminal of the operational amplifier is lower than the voltage at the reference terminal Eo, VL is output, and when it is higher, VH is output. When the driver section operates normally, the input voltage to the input terminal of the operational amplifier cyclically changes to the VL and VH states, as shown in FIG. 2(C).

そしてとのVH状態はドツトパルス(b)に対応してい
るので、サンプリング期間(e) においてそのオペア
ンプ7゛の出力がVHであれば正常でありVL  であ
れば異常であること音検出できる。
Since the VH state corresponds to the dot pulse (b), if the output of the operational amplifier 7' is VH in the sampling period (e), it is normal, and if it is VL, it is abnormal, and the sound can be detected.

したがって本発明では、カウンタ4に、第2図(g)で
示す如く、サンプリング期間(e)に対応したサンプリ
ングクロック5CLKを印加して、そのときにファイア
・チェック回路1の出力つまりオペアンプ7がVL  
を出力しているか否かをチェックする。したがって、第
2図のTo  に示す如く、異常が発生すれば、ファイ
ア・チェック回路1の出力は第2図(d)に示す如(常
時VL  となるので、これを入力ポート2を経由して
インバータ5に伝達し、カウンタ4に印加する。これに
よりカウンタ4はサンプリングクロック5CLKをカウ
ントし、比較器6に出力する。キャラクタパルスCPが
この比較器6に伝達されたとき、比較器6はそのときの
カウンタ4のカウント値を閾値Hと比較する。この閾値
Hfl、ドライバがノイズ等により誤動作したときの状
態をエラーと判別しないように設定されており、例えば
「3」と定められている。このときこのカウンタ4のカ
ウント値は「4」を示し閾値より大きいので、ファイア
・チェックφ72−人が比較器6より出力され、異常状
態であることが報告されることになる。
Therefore, in the present invention, as shown in FIG. 2(g), the sampling clock 5CLK corresponding to the sampling period (e) is applied to the counter 4, and at that time, the output of the fire check circuit 1, that is, the operational amplifier 7
Check whether it is outputting. Therefore, if an abnormality occurs as shown in To in Fig. 2, the output of the fire check circuit 1 is always VL as shown in Fig. 2 (d), so it is output via input port 2. The character pulse CP is transmitted to the inverter 5 and applied to the counter 4. The counter 4 counts the sampling clock 5CLK and outputs it to the comparator 6. When the character pulse CP is transmitted to the comparator 6, the The count value of the counter 4 at that time is compared with a threshold value H. This threshold value Hfl is set so as not to discriminate a state when the driver malfunctions due to noise or the like as an error, and is set to "3", for example. At this time, the count value of the counter 4 is "4" and is larger than the threshold value, so that the comparator 6 outputs a fire check φ72-person, thereby reporting an abnormal state.

したがって、これによれば従来のようにCP’Uが何回
かサンプリングしていた時間を他の処理に使用すること
ができる。
Therefore, according to this, the time that the CPU'U would have sampled several times as in the past can be used for other processing.

(6)発明の効果 本発明によれば、CPUがドツトパルス毎にファイア・
チェックする信号を何回かサンプリングしてその都度異
常を判別して第2図(f)のようにファイア・チェック
・アラームを出力していたものに比較して、監視部を設
けてこれで監視させるようにしたのでCPUの負担が減
少するのみならず、簡″単な構成の監視部で、正確にフ
ァイア・チェックを行うことができる。
(6) Effects of the Invention According to the present invention, the CPU fires each dot pulse.
Compared to the system that samples the signal to be checked several times, identifies abnormalities each time, and outputs a fire check alarm as shown in Figure 2 (f), a monitoring section has been installed to monitor the signal. This not only reduces the load on the CPU, but also allows a fire check to be performed accurately with a simple configuration monitoring section.

又、監視部をCPUで行なっても従来よりに負担を大巾
に軽減できる。
Furthermore, even if the monitoring section is implemented by the CPU, the burden can be significantly reduced compared to the conventional system.

【図面の簡単な説明】[Brief explanation of drawings]

第1図(イ)ri本発明の一実施例構成図、同(ロ)は
ファイア・チェック回路の説明図、第2図は従来および
本発明のファイア・チェック動作状態説明図である。 図中、1はファイア番チェック回路、2は人力ボート、
3は監視部、4はカウンタ、5はインバータ、6に比較
器、7にオペアンプを示す。 特許出願人  富士通株式会社 代理人弁理士  山 谷 晧 栄
FIG. 1(A) is a configuration diagram of an embodiment of the present invention, FIG. 1(B) is an explanatory diagram of a fire check circuit, and FIG. 2 is an explanatory diagram of fire check operating states of the conventional and the present invention. In the diagram, 1 is a fire number check circuit, 2 is a human-powered boat,
3 is a monitoring section, 4 is a counter, 5 is an inverter, 6 is a comparator, and 7 is an operational amplifier. Patent Applicant Fujitsu Ltd. Representative Patent Attorney Akira Yamatani

Claims (1)

【特許請求の範囲】[Claims] (1)  ドツトマトリクスを制御するマグネットを駆
動するドライバの動作状態を監視するファイア・チェッ
ク回路を有する装置において、該ドライバの駆動タイミ
ングに基づく所定のタイミングでドライバの動作状態を
計数するカウンタ手段と、そのカウンタの計数値が規定
値に達したかどうかを判定する判定手段を設け、ドライ
バの異常がある期間継続されたときアラームを発生する
ようにしたことを%徴とするファイア・チェック方式。 ′
(1) In an apparatus having a fire check circuit for monitoring the operating state of a driver that drives a magnet that controls a dot matrix, a counter means that counts the operating state of the driver at a predetermined timing based on the driving timing of the driver; A fire check method in which a determination means is provided to determine whether the count value of the counter has reached a specified value, and an alarm is generated when the driver abnormality continues for a certain period of time. ′
JP57113568A 1982-06-30 1982-06-30 Fire checking system Pending JPS592862A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57113568A JPS592862A (en) 1982-06-30 1982-06-30 Fire checking system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57113568A JPS592862A (en) 1982-06-30 1982-06-30 Fire checking system

Publications (1)

Publication Number Publication Date
JPS592862A true JPS592862A (en) 1984-01-09

Family

ID=14615546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57113568A Pending JPS592862A (en) 1982-06-30 1982-06-30 Fire checking system

Country Status (1)

Country Link
JP (1) JPS592862A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0499649A (en) * 1990-08-17 1992-03-31 Tokyo Electric Co Ltd Dot printer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS471403A (en) * 1970-06-29 1972-01-24

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS471403A (en) * 1970-06-29 1972-01-24

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0499649A (en) * 1990-08-17 1992-03-31 Tokyo Electric Co Ltd Dot printer

Similar Documents

Publication Publication Date Title
US6845469B2 (en) Method for managing an uncorrectable, unrecoverable data error (UE) as the UE passes through a plurality of devices in a central electronics complex
JPH0565110B2 (en)
JPS592862A (en) Fire checking system
JP2003248022A (en) Detector for abnormality in comparator
EP3916406B1 (en) Integrity monitoring for input/output (io) circuits of a sytsem on a chip (soc)
CA1314599C (en) System for the input and/or output of signals of a digital control system
US5673389A (en) Methods and apparatus for resetting a monitored system using a gray code with alternating check bits
KR940002273B1 (en) Personal computer parity error check system
JPH0348720Y2 (en)
JP2002043943A (en) Analog output device
JPH04283840A (en) Diagnostic method for information processor
JP2512325B2 (en) Fan failure detection device
US20220357412A1 (en) Motor control device and fault diagnosis method using same
JPS61247980A (en) Power source voltage detector
JPH04172515A (en) Data reader
SU1756892A1 (en) Device for shift register error detection
JP3163904B2 (en) CPU device with runaway monitoring function
JP2671132B2 (en) Power driver IC
KR900005454B1 (en) Bus error checking circuit
JP2876677B2 (en) How to check the wheel speed pulse
EP0430843A2 (en) Method and apparatus for fault testing microprocessor address, data and control busses
JP2864942B2 (en) Method for detecting conduction failure of parallel contacts
SU1667242A2 (en) Counter fitness testing device
US20190049905A1 (en) Electronic component monitoring method and apparatus
SU1141414A1 (en) Device for checking digital units