JPS5924485A - 入出力ペ−ジング機構 - Google Patents

入出力ペ−ジング機構

Info

Publication number
JPS5924485A
JPS5924485A JP57132192A JP13219282A JPS5924485A JP S5924485 A JPS5924485 A JP S5924485A JP 57132192 A JP57132192 A JP 57132192A JP 13219282 A JP13219282 A JP 13219282A JP S5924485 A JPS5924485 A JP S5924485A
Authority
JP
Japan
Prior art keywords
address
output
input
iop13
pointer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57132192A
Other languages
English (en)
Other versions
JPS6150345B2 (ja
Inventor
Tarou Goshiyou
後荘 太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP57132192A priority Critical patent/JPS5924485A/ja
Priority to US06/517,056 priority patent/US4654791A/en
Priority to DE19833327465 priority patent/DE3327465A1/de
Publication of JPS5924485A publication Critical patent/JPS5924485A/ja
Publication of JPS6150345B2 publication Critical patent/JPS6150345B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/0223User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10Address translation
    • G06F12/1081Address translation for peripheral access to main memory, e.g. direct memory access [DMA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は仮想記憶を用いた情報処理装置の人出力ベージ
ング機構に関する2、 〔発明の技術的背景とその問題点〕 t=士 十右方乎実際の主記憶容置よりも大きな記憶空間をユー
ザに利用させるために仮想記憶が用いられる。上記仮想
記憶が用いられる情報処理装置では、CI)Uに仮想ア
ドレスを実アドレスに変換するアドレス変換機構を内蔵
?プログラノ、が幀る仮想アドレスはこのアドレス変換
機構により実アドレスに変換され、メモリに送られてい
た。
又、入出力処理装置も人出力デバイスとの間のデータ転
送のだめに使われるメモリアクセスアドレスを実アドレ
スで表わしてメモリへ送っていた。
そのため、従来は、人出力に関する、いわゆる人出力コ
マンドに関してはプログラノ、が与える仮想アドレスを
ソフトウェア的手段(オペレーティングシステム)によ
り実アドレスに変換してから入出力処理装置へ渡す様に
していた。このアドレス変換のためのオーバヘッドが大
きく、システム性能が悪くなるといった問題を有してい
た。
t′−う7゜ 1℃(lfカプロセッサは入出力デバイスと主メモリら
が引き受けることにより、CPUの他の処理と入出力処
理の並行同時動作が可能となる。
入出力処理は命令とチャネル指令の組合せにより行なわ
れる。命令はCPIJにより解読、実行されるもので、
CPUプログラムは命令により構成される。一方、チャ
ネル指令語は人出カプロセッサと人出力デバイスにより
解読、実行されるもので、チャネルプログラムは一連の
チャネル指令により構成される一種のプログラムである
実際の人出力は入出力起動命令(SIO)により開始さ
れるが、CPUは、その実行に先立って、チャネルアド
レス語と呼ばれる主メモリ上の特定の領域に実行しよう
とするチャネルプログラムの先頭アドレスをセットして
おく。又、8工0命令のオペランド部には、人出力制御
をつかさどるべきチャネルと人出力デバイスの機番を指
定し、ておく。
8IO命令がCPUで実行されると指定された入出力処
理装置は上記チャネルアドレス語の内容に従い最初のチ
ャネル指令を読み出してD′壬これを解釈し、CPUの
それ以降の処理とは独立並行に入出力動作の実行を開始
する。これ以降、入出力処理装置は指定されたチャネル
プログラムのチャネル指令語を1個ずつ実行していく。
最後のチャネル制御語を実行し終わるとその装置にもア
ドレス変換機構を力える方法がある。これを人出力ペー
ジング機能と弥し以下の説明を行なう。
上記人出力ページング機能を持つ情報処理装置において
は、オペレーティングシスP 、lyが入出力命令を介
して入出力プロセソリ゛に対し、ベージブープルポイン
タ(主記憶に格納されたアドレス変換テーブルの先頭番
地)を知らせている。
人出力グロセッザはCPUより入出力命令の要求を受け
つけるとチャネルプログラムヘッダの中からページテー
ブルボイ/りを取り出す。このページテーブルポインタ
を用い、物理的なページに分割された空間を連続領域と
して入出力処理を行なっている。
入出力処理装置が入出力動作を行なう際、チャネルコマ
ンドリストへのアクセスと個々のチャネルコマンドが示
すデータ転送エリアへのアクセスがある。従来は、いず
れのアクセスにおいても1個のページテーブルポインタ
を用いてアクセスしていたものである。ところが、膨大
な仮想空間をサポートするこの種情報処理装置において
、チャネルコマンド語リストとデータ転送エリアが1個
のページテーブルポインタで示す連続空間に入らなかっ
た時、チャネルコマンド語リストをページ渡りして設定
できないといった欠点を持っていた。
又、入出力処理装置はチャネルコマンド飴リストを物理
アドレスとして処理しなけれげl、(らない。
従って、オペレーティングシスデノ\tit常にチャネ
ルコマンド語リストの位置を認識し、物理アドレスを意
識した設計を強いられる、。
〔発明0目的〕 本発明は上記欠点に鑑みてなされたものであり、ベージ
ングをリストザーピスとデータナ−ピストに区分し、個
々に設けられるポインタを使い分けることにより、オペ
レーティングシステムの負荷低減をはかった入出力ベー
ジング機構を提供することを目的とする。
〔発明の概要〕
本発明は主メモリに、チャネルコマンド語が位置する論
理空間をマツピングするページテーブルとチャネルコマ
ンド語によね示され1rf−夕転送エリアをマツピング
するページテーブルを記憶し7、且つ入出カプロセッサ
にリストザー1゛′スペーシングのだめのポインタとデ
ータザービスページングのためのポインタが設定される
レジスタを設け、この人出カプロセッサはC,PUから
発ぜられる人出力起動命令によって指示されるチャネル
プログラムヘッダに基づきそのポインタを内蔵レジスタ
へ取込み、このポインタ値に従い、上記それぞれのペー
ジテーブルを参照しながらアドレス変換を行なう構成と
したものである。
このことにより、人出カベ〜ジングは入出力プロセッサ
により処理されることにより従って、オーペレーティン
グシステムの負荷が低減される。
〔発明の実施例〕
以下、図面を使用して本発明に関し詳細に説明する。第
1図は本発明が採用される情報処理システムの構成例を
示すブロック図である。
図において、11はシステム制御プロセッサ(SCP)
である。システム制御プロセッサ11は主メモリL!に
格納されたプログラムに従いシステムパス15に接続さ
れる各装置のコントロールを行なう。見は主メモリであ
る。主メモリ聾には各種プログラム・データが格納され
、特に本発明と関係するところではチャネルプログラム
、リストサービスあるいはデータサービス時に1吏われ
る別個のアドレス変換テーブル等が格納される。
すは人出力プロセッーリ″である。システム制御プロセ
ッサ11の高い処理能力を生かすためにはより多くのデ
ータを入出力しなければならないが、システA 制御プ
ロセッサ11が人出力制御にかかわる時間の割合いが大
きければシステム制御プロセッサ11の持つ本来の処理
能力を十分利用することができなくなる。これを解決す
るため、システム制御プロセッサ11を演算処理に専念
−さ1j、1人出刃制御をこの人出力プロセッザリに受
けも六−亡る方式がとられる。14はこの入出力処、1
9装置z3に接続される大容量磁気ディスクメモリであ
る。。
上記システム制御プロセッサ11、主メモリ12人出力
プロセッサじはシステムパスI5に共通に接続される。
システムパス151よアト1/ス、データ。
コントロールのだめのラインが複数本から成る。特にア
ドレスのだめのラインは、例えPJ二4QS(¥−4X
’lO”バイト)までの仮想アドレスを指定できる様に
32本持つ。
入出力操作はシステム制御プロ上ツリ11と人出カプロ
セッサ13との間で810命令と人出刀剣込みとによっ
て同期をとって行なわれる。SIO命令は人出力プロセ
ッサUの動作を規定するチャネルプログラムを指定する
。人出力グロセッナリはこのチャネルプログラムを解釈
しながらデータ転送を行なう。データは人出カプロセッ
サυによって人出力デバイスと主メモ+J 1.2間で
転送される。データ転送が完了すると人出力プロセッザ
リはデバイス。
データに関する状態をスティタスとしてチャネルプログ
ラム、ヘッダ(Ci’H’)に書込み、割込みにより、
システム制御プロセッサllに通知する。
人出力の起動r、i:8IO命令によって行なわれ、そ
のオペランドとしてチャネルプログラムヘッダのアドレ
スが指定される。システム制御プロセッサ11はベージ
ング機能金持ち、記憶空間は512KBあるいは1KI
lJ毎の物理的ブロックにページングされている゛。
ページングされている記憶空間とデバイスとのデータ転
送を効率良く実行するため、人出力プロセッザ移にペー
ジング機能(論理アドレスを物理アドレスに変換する)
を持たせである。チャネルプログラムで与えられるアド
レスは第2図(a) 、 (13)に示す様に解釈され
る。(1)は4バイトの物理ノ′ドレスがJjえられる
。これは直接、主メモ1月2のアドレスとして使用され
る。(b)は論理フ゛ドし/スであって、ビット8〜3
1の24ビットで(1論理空間内)論理アドレスが与え
られる。そのうり、1・fi′I’、 1.2 ヒツト
はページ内アドレスでt吻、■−アドレスの[;1立1
2ビ。
トに一致する、ビット8〜1旧、L論理ページ街弓でヘ
−シブ−プルを参照するだめの・1ンi′ツクスとして
使用され物理ページ番号に4二換さ扛る。ページングは
主メモリlに置かれCいる′こ一ジプーーーグル(Pi
”) 全参照してリストサービス/ ノ”−タ−リ−−
ビスで使用されるアドレスの各々が物理アトし/スが@
哩アドレスかを解釈しながらアドレス変]ツ4を行なう
。従って、チャネルプログラムヘッダ(c+”i+)内
ニペーシテーブルの位置を示すポインタや物理7/論理
アドレスを示すフラグを用意する心髄がある。
尚、ζこでリストサービスとはfr:rルコマンド語や
データヂエインのリストを1クセスぜ−る/とめの操作
を言い、データザーヒスJtJ: f−夕転送のための
操作を言う。チャネルプログラムは入出カプロセッサυ
の動作を規定するもので、チャネルプログラムヘッダ(
CPll) トチャネルコマンドエントリイ(CCE)
から)“n成さJlる。
第3図にそ9フ(−マ、ソトfyトす。C1’llは8
語で構成され、SIO命令で指定するデバイスアドレス
及びページング情報と、入出力完了に伴ない人出力グロ
セッザ13から返さハる入出カン(テイタス情報から成
る。語()はデバイスアドレスを示す。
ここではデータ転送を行なうデバイスのアドレスを指定
する。システム制御グロセツサ11はSIO命令を実行
するとデバイスアドレスが示す人出カプロセッサ13に
対して入出力要求を出す。語lはCCEポインタである
。このポインタは最初に実行する品Eのアドレスを示し
、フラグの内容により論理アドレス又は物理アドレスに
解釈される。
フラグLは人出力ブロヒ、ソサυがリストサービス(C
CI!リスト)を行?ようとき、ページングするか(L
;1) シないか(1,;O)を指定する。このフラグ
Lが1″のとき昭2で示すページテーブルが1重用され
る。フラグ1)は人出力グn 1戸11がデータサービ
ス(CCIりを行なうとへ、く−ジンブトる(DSL)
か、あるいはページングしl「い(1);tl)かを指
定する。1);1の時は4113で示[ベー、ン:/グ
が使用される。詔2はページヲープルアド1/ス(リス
ト)を示す。リストサービスで−く−ジング機能を使用
するとき(J、;1)対象と−する論理空間を示す。−
このアドレスは32ビツトの゛物理アドレスで示される
。語3はページクー−プルアドレス(データ)である、
データサービスでページング機能5:f=17月1する
とき(IGI)データ転送の対象と/fる論(’+1空
間を示す。このアドレスは32ビツトの物理アドレスで
示される。、他、語4は終了スデ、イタス、1悟5(−
1実データ転送バイト数、語61,1終了(:e+yア
ドレスを示す。CCIしはCPll内で指′セさノシ/
こデバイスに対し、デ、イバイスの動作を規定し、人出
ハグロ七ノザUにより処理される。リスドリービスの開
始に1、C(Jポインタによって決定さJl、ギ!了1
1、CC11’、内のccフラグ(後述する)に」こり
、そ°の−rデータービスを行なって終了する。ここで
は人111カブ〔lヒノザリに対する指令、データ、転
送アドレス、サイズ等を示し、人出カブ「!セッサじに
より処理される。ビット0〜7はコマンドを示し、人出
力砧令が1バイトコードで示される。ビット8にはコマ
ンドチェインクラバCC)が割りあてられる。
このフラグ(CC)l”のとき、このCCEの実行終了
後、次のCC1flを実行する。CCが”0”となって
いるCC1〕を検出すると、このCCEの実行後、チャ
ネルプログラムを終了する。ビット9にはデータチェイ
ンフラグ(DC)が割りあてられる。このフラグI)C
が9・1″のと西、データチェインを示し、主メモリ1
2に散在したバッファを1つの連続したバッファとみな
して転送する。第4図は第1図における入出力グロセッ
ザリの内部構成を示すブロック図である。第1図と同一
番号の伺されであるブロックは第1図のそれと同一の機
能・名称を持つだめ、重複を耕ける意味でここでは述べ
ない。
図において、131はシステムバスインターフェースユ
ニットテする。システムバスインターフェースユニッ)
131ハシステムバス15トマイクロプロセツサ132
が持つ内部バス137との間にあって、コマンド、アド
レス、データ転送のだめのバスとなる。マイクロプロセ
ッサ132社IUM133に収納されたプログラムに基
づき人出力制御、具体的にはコマンドをM読しデータ転
送制御を行なう。本発明により実現される人出力ベージ
ングはこのマイクロプロセツサ132によりコントロー
ルされる。134はJIAMである。几M口34は上記
マイクr1ゾ「レヒッ°す132によりワークエリアと
して使用される曲、主メモリ12と大容量磁気ディスク
メモリ14間でのデータ転送時におけるバッファエリア
としでもUす1jされる。
135はスクラッチパッドメモリである。、このスクラ
ッチパッドメモリ135はリスドリービス用のページテ
ーブルポインタ(1)TP 1 ) 、データーリ−ビ
ス用のページテーブルポインタ(1)TP2)、ec 
l!3ボ、インクとして割りつけラレル。))TI’ 
LPTP2 ij、 CCII: 751 位置j−ル
論理空間をマツピングするページテーブルが格納された
主メモリ12上の先頭アドレスを示し、それぞれ、cc
 r号すスト、データエリアのためのポインタを示す。
尚、本発明実施例では、Pl’l’l、l’TPzをス
クラッチパッドメモリ135に割りつける構成を採用し
ているが、これに限定することなく−F、A己11AM
134のちる特定のエリアに割りつけても構わない。
136は人出力アダプタである。人出力アダプタ136
は接続される大容昨磁気ディスクメモリ14と本人出力
グロセッザ13とのインターフェースを司どる。
上記システムバスインターフェースユニット131゜H
IJi’14133.11AM134. スクラッチパ
フ )” メモ’J 1.35、人出力アダプタ13G
はマイクロプロセッサ132フ51持つ内部バス137
に共通に接続される。
第5図は本発明の動作概念を示す図である。以下、第4
図に示した人出力グロセッザリの動作につき、第5図に
示した動作概念図を使用して詳細に説明する。寸ず、シ
スデム制御プロセッサ11からSIO命令が出され、人
出カプロセッサUに的し、システムバス15を介してC
PI−1アドレス(→が渡される。C・PI lアドレ
ス;×を受信した入出カプロセッサ13は主メ、モリリ
上のCPIIアドレスX+4番地に格納されてい8 P
’l’Pxならびに×千8番地に格納されているPTP
2をスクラッチパッドメモリ135のPTPI領域へ取
込み入出力ベージングのための動作環境を整える。次に
人出力プロセラ−+j13i1、主メモリ12のX+1
2番地に格納されたαシIリポインタを人出カブロセッ
ザ13に内蔵された+;CI’iポインタ領域へ取込む
。Lフラグを参照することにより、ベージングを行なう
か否かの判定を行なう。ここCしフラグが”1″になっ
ているとき、(:Cl1jポインタILpHJlの空間
内オフセットとみなさ111、(:(l134が取り出
され、以降リスト′す゛ ビスV」、このl’ I’l
) lを[吏ってベージングされる。人出カブr1Lツ
リ゛13はベージング動作を開始するとアドレス生成の
ため主メモリ12に格納され−Cあるページデープルを
使用する。ここでリストサービスにおけろアドレス生成
につき第6図を使用して説明する。リスト′す゛−ビス
の実アドレスは、まずCPI l内のページテーブルポ
インタ(i)′t’i’ i )とCCEポインタとに
よりページテーブル飴を求め、その実ページアドレスか
らのオフセットとして求められる。そ」〜C1このペー
ジテーブル語実アドレスにより、CC+Vを含む実ペー
ジアドレスを求め、そのオフセ2・1・と[7〒実アド
レスが示される。
−に記フラグの参照ならびにアトしスの生成は入出力グ
ロセッザυに内蔵されたマイクロプロセッサ132がu
oM133に収納されたプログラムに基ろき行なう。こ
flによシ、cclqが入っているページデープル語が
求まりユーザccrqの実アドレスが生成される。次に
、人出力プロセッサリによシ取り出されたCC11;θ
、1)フラグが参照され、”1”となっていたときにそ
のアドレス、サイズが確認さiLる。そして、円7.1
)2を使ってベージングがなされ、データ転送が行なわ
れる。そして、■EのCCフラグを参照し、”0″とな
っていたときに終了動作に入る。データ転送が終了する
と次のC(Jを求めるだめ、CCEポインタが更新(+
8)される。このアドレスがl’l’Pl内の空間内オ
フセントとみなされ、次のCCICが取り出される。そ
して上記動作が繰返される。尚、データザービスにおけ
る実アドレスの生成はリストサービスにおける実ペアド
レス生成と同じ要領でP’rP2を使用して求める。
〔発明の効果〕
以上説明の如く本発明に尤れt、1:、4ペレーデイン
グシステムはcctvリストを物理アドレスとしC取扱
う心安がなくl)cり全て論理アドレスで扱える。従っ
て、オペレーティングシステムの入出力負荷が少なくな
り、Ll’Uと人出カプロセッサのat<行動作が可能
と?よるため、システムのスループッtが向上する。
又、(、lC1!3リストがページ渡りをし゛て配置さ
れても例等支障なく、オペレーティングシステムの開発
・設計に交寸する制限事項が除去されるか−め、プログ
ラマの負担も軽減される。
【図面の簡単な説明】
第1図り本発明が採用される情報部telシステノ、の
構成例を示すブロック図、第2図(at +(1))t
tチャネルプログラムで与えられるアドレスの!杉態を
示す図、第3図はCPHと(、”CI+3のデータフ1
−マット全示す同第4図は第1図における人出力グロセ
ッザの内部構成を示すブロック図、第5図は本発明の動
作概念を示す図、第6図はリストツービスにおkJる”
アドレス生成の動作概念を示す図である。′ 11・・・・・・システノ・制御卸プロセッサ  12
・・・・・・主メモリユニット 133・・・・・・l(、OM         13
4・・・・・・ILAM135 ・・・・・スクラヅブ
パットメモリ      136・・・・・・人出力゛
rタブタ137・・・・・・内部バス 代理人弁理士  則 近 憲 佑<titか1名)第1
図 第2図 第3図 PII CCEリスト

Claims (1)

    【特許請求の範囲】
  1. 人出力ベージングを行なう情報処理装置において、チャ
    ネルコマンド語が位置する論理空間をマ □ッピングす
    るページテーブル、チャネルコマンド語によシ示された
    データ転送エリアをマツピング到来する入出力起動命令
    によって指示され、上記それぞれのページテーブル位置
    を示すポインタならびに物理/論理アドレスを示すフラ
    グ情報が用意されたチャネルプログラムヘッダに基づき
    、上記それぞれのポインタを内蔵レジスタへ取込むと共
    に、上記主メモリに置かれたそれぞれのページテーブル
    を参照し、リストサービス/データサービスで使用され
    るアドレスの各々が物理アドレスか論理アドレスかを解
    釈しながらアドレス変換を行なう入出力処理装置とを具
    備することを特徴とする入出力ベージング機構。
JP57132192A 1982-07-30 1982-07-30 入出力ペ−ジング機構 Granted JPS5924485A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP57132192A JPS5924485A (ja) 1982-07-30 1982-07-30 入出力ペ−ジング機構
US06/517,056 US4654791A (en) 1982-07-30 1983-07-25 Input/output paging mechanism in a data processor
DE19833327465 DE3327465A1 (de) 1982-07-30 1983-07-29 Eingabe/ausgabe-seitenbildungsmechanismus fuer ein datenverarbeitungsgeraet

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57132192A JPS5924485A (ja) 1982-07-30 1982-07-30 入出力ペ−ジング機構

Publications (2)

Publication Number Publication Date
JPS5924485A true JPS5924485A (ja) 1984-02-08
JPS6150345B2 JPS6150345B2 (ja) 1986-11-04

Family

ID=15075541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57132192A Granted JPS5924485A (ja) 1982-07-30 1982-07-30 入出力ペ−ジング機構

Country Status (3)

Country Link
US (1) US4654791A (ja)
JP (1) JPS5924485A (ja)
DE (1) DE3327465A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0760423B2 (ja) * 1984-12-24 1995-06-28 株式会社日立製作所 データ転送方式
JPH0814803B2 (ja) * 1986-05-23 1996-02-14 株式会社日立製作所 アドレス変換方式
US5301327A (en) * 1989-06-30 1994-04-05 Digital Equipment Corporation Virtual memory management for source-code development system
GB2251102B (en) * 1990-12-21 1995-03-15 Sun Microsystems Inc Translation lookaside buffer
US5784706A (en) * 1993-12-13 1998-07-21 Cray Research, Inc. Virtual to logical to physical address translation for distributed memory massively parallel processing systems
US6412057B1 (en) * 1999-02-08 2002-06-25 Kabushiki Kaisha Toshiba Microprocessor with virtual-to-physical address translation using flags
US8438003B2 (en) * 2007-04-12 2013-05-07 Cadence Design Systems, Inc. Methods for improved simulation of integrated circuit designs
US8078848B2 (en) 2009-01-09 2011-12-13 Micron Technology, Inc. Memory controller having front end and back end channels for modifying commands
US8055816B2 (en) 2009-04-09 2011-11-08 Micron Technology, Inc. Memory controllers, memory systems, solid state drives and methods for processing a number of commands
CN103907099B (zh) * 2011-11-02 2016-10-05 华为技术有限公司 高速缓存一致性计算机系统中未缓存的短地址转换表

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3839706A (en) * 1973-07-02 1974-10-01 Ibm Input/output channel relocation storage protect mechanism
US4173783A (en) * 1975-06-30 1979-11-06 Honeywell Information Systems, Inc. Method of accessing paged memory by an input-output unit
US4084227A (en) * 1976-09-24 1978-04-11 Sperry Rand Corporation Virtual address translator
US4155119A (en) * 1977-09-21 1979-05-15 Sperry Rand Corporation Method for providing virtual addressing for externally specified addressed input/output operations
US4319323A (en) * 1980-04-04 1982-03-09 Digital Equipment Corporation Communications device for data processing system

Also Published As

Publication number Publication date
US4654791A (en) 1987-03-31
DE3327465C2 (ja) 1990-05-03
JPS6150345B2 (ja) 1986-11-04
DE3327465A1 (de) 1984-02-02

Similar Documents

Publication Publication Date Title
EP0208428B1 (en) Direct input/output in a virtual memory system
TWI278755B (en) An apparatus and method for high performance volatile disk drive memory access using an integrated DMA engine
US6813653B2 (en) Method and apparatus for implementing PCI DMA speculative prefetching in a message passing queue oriented bus system
US5088031A (en) Virtual machine file control system which translates block numbers into virtual addresses then into real addresses for accessing main storage
AU613823B2 (en) Virtual computer system having improved input/output interrupt control
US5991757A (en) Method and system for searching an array for an array value
JP3552443B2 (ja) 2つのアーキテクチャ間でプログラム制御を転送する方法及びシステム
JP5185289B2 (ja) 内容終了型dma
Strecker VAX-11/780-A virtual address extension to the DEC PDP-11 family
JPS60176143A (ja) プログラム呼び出し装置
JPS59501684A (ja) 目的命令ストリ−ムへ殆んど実時間で插入するためのソ−スおよび目的命令ストリ−ムの外部における加速式命令写像
JP3098344B2 (ja) データ転送処理方法及びデータ転送処理装置
JP2005509946A (ja) メモリ管理システム及び線形アドレスに基づいたメモリアクセスセキュリティ付与方法
JPS5924485A (ja) 入出力ペ−ジング機構
JPS59167761A (ja) 計算機システム
US5519860A (en) Central processor index sort followed by direct record sort and write by an intelligent control unit
JP2002099498A (ja) プログラム実行装置およびプログラム開発支援装置
JPS6049352B2 (ja) デ−タ処理装置
KR20180111737A (ko) 컴퓨팅 디바이스, 코프로세서와 비휘발성 메모리 사이의 데이터 이동 방법 및 이를 포함하는 프로그램
CN117389685B (zh) 虚拟机热迁移标脏方法及其装置、后端设备、芯片
JPS61206042A (ja) 仮想計算機の入出力方式
JP2000148665A (ja) データ処理装置
JPH0642220B2 (ja) プロトコル・デ−タ・ユニツト処理計算機
JP2612173B2 (ja) 仮想計算機
JPS6158059A (ja) デ−タポインタ部の変更方式