JPS592436A - Ttl circuit - Google Patents
Ttl circuitInfo
- Publication number
- JPS592436A JPS592436A JP57110601A JP11060182A JPS592436A JP S592436 A JPS592436 A JP S592436A JP 57110601 A JP57110601 A JP 57110601A JP 11060182 A JP11060182 A JP 11060182A JP S592436 A JPS592436 A JP S592436A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- power supply
- ttl
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00307—Modifications for increasing the reliability for protection in bipolar transistor circuits
Landscapes
- Logic Circuits (AREA)
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
Abstract
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は、ＴＴＬ回路の保護回路に関し、特にＴＴＬ回
路における低重１源電圧時に流れる過大電源雷、流によ
る回路素子の劣化、破損￥？を防止するための保物回路
に関する。DETAILED DESCRIPTION OF THE INVENTION (1) Technical Field of the Invention The present invention relates to a protection circuit for a TTL circuit, and in particular to a protection circuit for a TTL circuit, in particular for deterioration or damage of circuit elements due to excessive power lightning or current flowing during a low single source voltage in a TTL circuit. This invention relates to a protection circuit for preventing.
（２）技術の背景
一般にＴＴＬＩＣは第１図に示されるような出力バッフ
ァ回路を有している。第１図の回路は、ＮＰＮ トラン
ジスタＱ１．Ｑ２．Ｑ３．Ｑ４、ダイオードＤ１．Ｄ２
および抵抗Ｒ１，Ｒ２、貼、 Ｔ’ｔ４． ａｓ 、
Ｒ６から構成される。第１図の回路においては、ｗ１１
源Ｗ、圧ＶＣＣが０■から上昇した場合に、ＲＸ ＶＦ
ＩＦＩ付近になるとトランジスタＱ２が不完全にオンに
なるため、トランジスタＱ３．Ｑ４にともにオン電流が
流れ、出力段に過大雪、流Ｉ４が流れる。すなわち、第
１図の回路の電源宵、圧ＶＣＣ対雷、源雷流ＩＣＣの特
性は、第２図に示されるように、使用定格電圧以下のあ
る値において定格電圧における１ｃｃよりも過大な電流
が流れる。(2) Technical Background In general, a TTLIC has an output buffer circuit as shown in FIG. The circuit of FIG. 1 includes an NPN transistor Q1. Q2. Q3. Q4, diode D1. D2
and resistors R1, R2, T't4. as,
Consists of R6. In the circuit of FIG. 1, w11
When source W and pressure VCC rise from 0, RX VF
Since transistor Q2 is incompletely turned on near IFI, transistor Q3. On-current flows in both Q4, and excessive snow flow I4 flows in the output stage. In other words, the characteristics of the power supply voltage VCC counter current ICC of the circuit shown in Figure 1 are as shown in Figure 2. flows.
従って、通常のＴＴＬ ＩＣにおいては、電源投入時
、または、電源の異常等により過大電流が流れる電圧値
にホールドさｈた時に、この過大軍、流による発熱等に
より内部素子の劣化せたに破損等が生じるおそれがある
。従来、このような電１源電圧の低下時における過大電
流に対する保穫は行われておらず、ＴＴＬ ＩＣの寿
命、信頼性の低下の原因となっていた。Therefore, in a normal TTL IC, when the power is turned on or when the voltage is held at a voltage value that causes an excessive current to flow due to an abnormality in the power supply, the internal elements may deteriorate or be damaged due to the heat generated by this excessive current. etc. may occur. Conventionally, protection against excessive current when the power source voltage drops has not been implemented, which has caused a decrease in the lifespan and reliability of TTL ICs.
（３）発明の目的
本発明の主な目的は、ＴＴＬ ＩＣにおける、前記の
問題点にかんがみ、ＴＴＬ回路内部にａｍ検出回路およ
びすべてのゲートにスリーステート制御機ｆｒＦ！を付
加することによりｌｊｃ源電圧電圧下時にすべての内部
ゲートをハイインピーダンス状態にすることができ、過
大両流を防止することができるＴＴＬ ＩＣの保護回
路を提供することにある。(3) Purpose of the Invention The main purpose of the present invention is to solve the above-mentioned problems in TTL ICs by including an am detection circuit inside the TTL circuit and a three-state controller frF! It is an object of the present invention to provide a protection circuit for a TTL IC that can put all internal gates into a high impedance state when under the ljc source voltage by adding the above voltage, and can prevent excessive dual current.
（４）発明の構成
本発明においては、多数の内部ゲートヲ有するＴＴＬ集
積回路において、＃集積回路内での雷、源市、圧の低下
を検出する回路と、該内部ゲートの出力段をハイインピ
ーダンスに制御する回路を設け、それにより電源電圧が
規格値よりも低下した場合に、該内部ゲートの出力段を
すべてハイインピーダンス状態にするようにしたＴＴＬ
集積回路の保護回路が提供される。(4) Structure of the Invention In the present invention, in a TTL integrated circuit having a large number of internal gates, #a circuit for detecting lightning, a source of light, and a drop in pressure within the integrated circuit and an output stage of the internal gates are set to high impedance. TTL is equipped with a control circuit that puts all the output stages of the internal gates into a high impedance state when the power supply voltage drops below the standard value.
A protection circuit for an integrated circuit is provided.
（５）発明の実施例
本発明の一実施例としてのＴＴＬ集積回路の保ｉ￥！回
路が図ｒカを参照して以下に説明される。第３図には、
本発明にょる保護回路の基本的構成が示′の内部ゲート
であり、２は電源電圧検出１路、３はスリーステートｆ
ｌ！１１御回路である。(5) Embodiment of the Invention The maintenance of a TTL integrated circuit as an embodiment of the present invention! The circuit will be described below with reference to Figure r. In Figure 3,
The basic structure of the protection circuit according to the present invention is the internal gate shown in 2, 2 is a power supply voltage detection circuit, and 3 is a three-state gate.
l! 11 control circuit.
本発明による保護回路の具体的々構成例が第４図に示さ
れる。、第４図において、内部ゲート１は、トランジス
タＱ１ｔ Ｑ２ ｅ Ｑ５１ Ｑ、４、ダイオードＪ）
１゜Ｄ２ 、および抵抗”’ ＋ Ｒ２＋ ”３ ＋
”４ ＋ Ｒ５＋ Ｒ６から構成され、電源電圧検出１
回路２は、トランジスタＱ５、ダイオードＤｓ 、Ｄａ
、Ｄｓ、および抵抗ａ、 、 ＲＢ 、 Ｒ９から構
成され、スリーステート制御回路３はダイオード１）６
およびトランジスタＱ６から構成される。A specific example of the structure of the protection circuit according to the present invention is shown in FIG. , in Fig. 4, the internal gate 1 is a transistor Q1t Q2 e Q51 Q, 4, diode J)
1°D2, and resistance "' + R2+ "3 +
”4 + R5 + R6, power supply voltage detection 1
Circuit 2 includes a transistor Q5, diodes Ds, Da
, Ds, and resistors a, , RB, R9, and the three-state control circuit 3 includes a diode 1)6
and a transistor Q6.
第４図の内部ゲート１の構成は、出力段のトランジスタ
Ｑｓのペースにスリーステート制御回路３の出力が接続
されている点とＱ２のベースにＤ６１に介してＱ６に接
続されている点を除いて、第１図に示した通常の’ｒ
’１’ Ｌ回路の内部ゲートと同様である。電源電圧検
出回路２においてζＪ、ダイオードＤ＋、Ｄ２．Ｄ３お
よび抵抗ＦＬ７ 、 ＲＢが電源ＶＣＣと接地の間に直
列に接続される。抵抗Ｒ７とＦＬ８の接続点はトランジ
スタＱ５のベースに接続される。トランジスタＱ５のコ
レクタは抵抗Ｒ９を介して電源Ｖｃｃ Ｋ接続され、エ
ミ、りは接地される。The configuration of internal gate 1 in FIG. 4 is different from that in which the output of three-state control circuit 3 is connected to the pace of transistor Qs in the output stage, and the base of Q2 is connected to Q6 via D61. The normal 'r shown in Figure 1
'1' Same as the internal gate of the L circuit. In the power supply voltage detection circuit 2, ζJ, diodes D+, D2 . D3 and resistors FL7 and RB are connected in series between power supply VCC and ground. The connection point between resistor R7 and FL8 is connected to the base of transistor Q5. The collector of the transistor Q5 is connected to the power supply VccK via a resistor R9, and its emitters are grounded.
電、原電圧検出回路２の出力、す外わちトランジスタＱ
５のコレクタは、スリーステート制御回路３のトランジ
スタＱ６のペースに接続される。トランジスタＱ６のコ
レクタは、スリーステート制御回路の出力として、内部
ゲートの出力段トランジスタＱ３のペースに接続され、
および出力段トランジスタＱ２のベースに接続さｆｔ、
）ランジスタＱ６のエミッタは接地される。The output of the source voltage detection circuit 2, that is, the transistor Q
5 is connected to the pace of transistor Q6 of three-state control circuit 3. The collector of transistor Q6 is connected as the output of the three-state control circuit to the pace of the internal gate output stage transistor Q3;
and ft connected to the base of output stage transistor Q2,
) The emitter of transistor Q6 is grounded.
第４図の保軸向路においては、電源電圧ＶＣＣが規格値
内にある場合には、電源電圧検出回路２のトランジスタ
Ｑ５がオンであり、従って、トランジスタＱ６はオフで
ある。従って、スリーステート制御回路３の出力は、オ
フ状態であるため、内部ゲート１の出力は、入力に応じ
て１（Ｈまたは”Ｌ″になる。電源電圧が規格値よりも
低下した場合には、トランジスタＱ５がオフし、それに
よりトランジスタＱ６がオンする。従って、内部ゲート
回路１の出力トランジスタＱ３およびＱ４のベース零位
が”Ｌ″になり、出力トランジスタＱｓ、Ｑａ がと
もにオフとなるため、出力１はハイインピーダンス状態
になる。In the axis-holding path of FIG. 4, when the power supply voltage VCC is within the standard value, the transistor Q5 of the power supply voltage detection circuit 2 is on, and therefore the transistor Q6 is off. Therefore, since the output of the three-state control circuit 3 is in the off state, the output of the internal gate 1 becomes 1 (H or "L") depending on the input. When the power supply voltage drops below the standard value, , the transistor Q5 is turned off, which turns on the transistor Q6. Therefore, the base zero level of the output transistors Q3 and Q4 of the internal gate circuit 1 becomes "L", and the output transistors Qs and Qa are both turned off. Output 1 goes into a high impedance state.
前記のように、第３図の保護回路を設けたＴＴＬ回路に
おいてｒよ、低電源電圧時の過大雷、流が防止され、回
路素子の劣化、破損が防止されろつ（６）発明の効果
本発明によれば、ＴＴＬ回路における宵源電圧低下時の
過大電流全防止するこ七ができる保触回路を提供するこ
とがで鳶、’Ｉ’ Ｔ Ｌ回路の信頼陸および寿命を向
上させることができる。As mentioned above, in the TTL circuit provided with the protection circuit shown in FIG. 3, excessive lightning and currents are prevented at low power supply voltages, and deterioration and damage of circuit elements are prevented. (6) Effects of the invention According to the present invention, it is possible to improve the reliability and life of an 'I' T L circuit by providing a protection circuit that can completely prevent excessive current when the power source voltage drops in a TTL circuit. I can do it.
第１図は、通常のＴＴＬ回路の一般的な内部ゲートの１
０１路図、
第２図は、第１図の回路における電源電圧対電源電流の
特性図、
第３図は、本発明による保護回路を設けたＴＴＬ回路の
概略的構取図、
第４図は、本発明の一実施例としての保護回路を設けた
ＴＴＬ回路の回路図である。
（符号の説明）
１：内部ゲート回路、 ２：電源′Ｍ圧検出回路、６
：スリーステート制御回路。
特許出願人
富士通株式会社
特許出願代理人
弁理士 青 木 朗
弁理士 西 舘 オロ 之
弁胛士 内 １） 幸 男
弁理士 山 口 昭 之
糸２図Figure 1 shows one of the common internal gates of a normal TTL circuit.
01 circuit diagram, Fig. 2 is a characteristic diagram of power supply voltage versus power supply current in the circuit of Fig. 1, Fig. 3 is a schematic structural diagram of a TTL circuit provided with a protection circuit according to the present invention, and Fig. 4 is a , is a circuit diagram of a TTL circuit provided with a protection circuit as an embodiment of the present invention. (Explanation of symbols) 1: Internal gate circuit, 2: Power supply'M pressure detection circuit, 6
: Three-state control circuit. Patent Applicant Fujitsu Limited Patent Attorney Akira Aoki Patent Attorney Oro Nishidate Patent Attorney (1) Yukio Patent Attorney Akira Yamaguchi (2)
Claims (1)
集積回路内での電源常圧の低下を検出する回路と、該内
部ゲートの出力段ケハイインピーダンスに制御する回路
を設け、電源！、圧が所定１頂よりも低下した場合に、
該内部ゲートの出力段奮ハイインピーダンス状態にする
ようにしたことを特徴とするＴＴＬ回路。In a TTL integrated circuit having a plurality of internal gates, a circuit for detecting a drop in the normal voltage of the power supply within the integrated circuit and a circuit for controlling the output stage high impedance of the internal gate are provided. , when the pressure drops below a predetermined peak,
A TTL circuit characterized in that the output stage of the internal gate is brought into a high impedance state.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57110601A JPS592436A (en) | 1982-06-29 | 1982-06-29 | Ttl circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57110601A JPS592436A (en) | 1982-06-29 | 1982-06-29 | Ttl circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS592436A true JPS592436A (en) | 1984-01-09 |
Family
ID=14539978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57110601A Pending JPS592436A (en) | 1982-06-29 | 1982-06-29 | Ttl circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS592436A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012156718A (en) * | 2011-01-25 | 2012-08-16 | Seiko Instruments Inc | Output circuit, temperature switch ic and battery pack |
-
1982
- 1982-06-29 JP JP57110601A patent/JPS592436A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012156718A (en) * | 2011-01-25 | 2012-08-16 | Seiko Instruments Inc | Output circuit, temperature switch ic and battery pack |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5629634A (en) | Low-power, tristate, off-chip driver circuit | |
| JPH022712A (en) | Ttl compatible switching circuit having control lamp output | |
| US5250854A (en) | Bitline pull-up circuit operable in a low-resistance test mode | |
| US4682050A (en) | Small signal swing driver circuit | |
| JP3061260B2 (en) | Static electricity protection circuit | |
| JPH0287819A (en) | Bicmos logic circuit | |
| JPS58197921A (en) | Coupling element with emitter follower as input circuit | |
| JPS592436A (en) | Ttl circuit | |
| US4633038A (en) | Supply circuit for a variable load, particularly for a line circuit in telephone systems | |
| US4289977A (en) | CMOS Compatible bipolar drive circuit with protective clamp | |
| US3188499A (en) | Protective circuit for a transistor gate | |
| USRE27804E (en) | Transistor-transistor logic circuits having improved voltage transfer characteristics | |
| US4057767A (en) | Device for protecting an audio amplifier against overload or short circuit | |
| JPH06244915A (en) | Terminal device for maintenance | |
| GB2128432A (en) | Improvements in or relating to a tri-state output circuit | |
| JP3094653B2 (en) | Overcurrent protection circuit | |
| KR100315748B1 (en) | A circuit of port protection for FPGA | |
| JPS5915331A (en) | Logical gate circuit | |
| JPS6027223A (en) | Driver circuit | |
| SU907804A1 (en) | Matrix lsi circuit logic element | |
| JPS5910615B2 (en) | logic gate circuit | |
| JPS6037709B2 (en) | solid state relay | |
| JP3263231B2 (en) | Semiconductor device and burn-in method thereof | |
| JPS6049379B2 (en) | matrix drive circuit | |
| JPH0529903A (en) | Mos output circuit |