JPS5923940A - Hdlc情報送信方式 - Google Patents

Hdlc情報送信方式

Info

Publication number
JPS5923940A
JPS5923940A JP57133562A JP13356282A JPS5923940A JP S5923940 A JPS5923940 A JP S5923940A JP 57133562 A JP57133562 A JP 57133562A JP 13356282 A JP13356282 A JP 13356282A JP S5923940 A JPS5923940 A JP S5923940A
Authority
JP
Japan
Prior art keywords
frame length
circuit
error rate
transmission
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57133562A
Other languages
English (en)
Inventor
Katsuhiko Hayashi
克彦 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP57133562A priority Critical patent/JPS5923940A/ja
Publication of JPS5923940A publication Critical patent/JPS5923940A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/24Testing correct operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、ノ・イレベルデータリンク制御手順(HDL
C)に従ってデータ情報の送信を行なうf(DLC十〃
報送信方式の改良に関する。
〔発明の技術的背景とその問題点〕
HDLCは、データ情報を複数に分割してその各々に制
御コードや誤υチェックコード等のコードを付加してフ
レーム化したのち、第1図Aに示す如くフレーム単位(
Io  、It  、It  −・・・)で順次送出し
、一方これらのフレーム情報(I6  sll  、I
t  #・・・)を受信する毎に受信側から第1図Bの
ように応答信号RRo、RR1y・・・を返送して、こ
の応答信号が再送を要求するもの(図中SRgJ1 )
であったときにはその要求のあったフレーム情報11を
再送することによシ、データ情報の送信を行なうもので
ある。
第2図は、このようなHDLCの情報送信方式を適用し
たデータ送信装置のブロック構成図で、データ情報りは
例えば256バイトの記憶容量を有する複数のバッファ
メモI71 、1 、・・・に分割されて一旦記憶され
、しかるのち状態制御回路2の指示に従って各バッファ
メモリ1 + 1 +・・・毎に順次読出される。そし
てこれらの分割データ情報は、送信回路3で容積コード
情報が付加されてフレーム化されたのち、送1d伝送路
4へ順次送出される。一方、受信側から応答伝送路5を
介して返送された応答信号は受信回路6で受信され、こ
こで正常受信を示すものかあるいは再生要求を示すもの
かが判別される。そして、正常受信を示すものであった
場合には、状態制御回路2からそれまで通シ順次バッフ
ァメモ!j1sノ、・・・を指定するための信号が出力
されて、この結果各分割データ情報は順次フレーム化さ
れたのち送出される。一方、上記応答信号が再送要求を
示すものであった場合には、状態制御回路2からその再
生要求に対応する分割データ情報を読出す旨の指示がな
され、この結果データ情報の再送が行なわれる。
すなわち、このような従来の情報送信方式は、各フレー
ムで送信するデータ情報の量をバッファメモ’)1*i
l・・・の容量、例えば256バイトにそれぞれ固定し
て、名フレーム長をそれぞれ同一長として送信している
。したがって、各フレームの長さをできるだけ長く設定
すれば、送信するフレーム数が少なくなるので誤シチェ
ックコード等の付加コード分を低減することができ、こ
の結果総送信ビット数を少なくして伝送効率を^めるこ
とかできる。しかるに、このようにもフレーム長を長く
すると、伝送路4のエラー率が^い場合には、再送する
フレーム数が増加して総送信ビット数が増大し、返って
伝送効率の低下を招く不具合を生じる。一方、逆に各フ
レーム長を短かく設定した場合には、伝送路のエラー率
が^く再送フレーム数が多くても、名フレームのビット
数が少ないので伝送効率はそれ/1ど悪くならない。し
かし、エラー率が低く比較的品質の良い伝送路を使用し
た場合には、コード情報のビット数が多いために伝送効
率が低いという欠点がある。
すなわち、前記従来の情報送信方式では、伝送路の状態
によって伝送効率が変わるため、常に効率の良い情報送
信を行なうということができなかった。
〔発明の目的〕
本発明は、伝送路の状態に拘らず常に厳島の伝送効率で
情報を送信できるようにしたHDLC情報送信方式を提
供することを目的とする。
へ・    〔発明の概要〕 本発明は、上記目的を達成するために、伝送効率が最高
となるフレーム長が伝送路のエラー率によって変化する
ことに着目し、受信11411からの応答結果から伝送
路のエン−率を求めてこのエラー率より伝送効率が最「
鴨となるフレーム長、つまり最適フレーム長を求め、こ
のM適フレーム長に応じてバッファ回路の読出領域の大
きさをrjJ変設定してフレーム長を可変し、情報の送
信を行なうようにしたものである。
〔発明の実施例〕
第3図は、本発明の一実施例におけるHDLC情報送信
方式を適用した情報送信装置のブロック構成図で、前記
第2図と同一部分には同一符号を付して説明を行なう。
この情報送信装置i、256バイトの記憶容量を持つ複
数のバッファメモIJ 1 、1 、・・・を相互に直
列に接続したバッファ回路10と、データ情報をフレー
ム化して送信伝送路4へ送出する送信画M82θと、受
信側から応答伝送路5を介して到来する応答信号を受4
i=する受(i回路30と、エラー率其定(ロ)路40
と、最適フレーム長決定回路50と、前記バッファ回路
10の読出動作状態を設定する状態制御回路60とから
構成されている。
送信回路20は、バッファ回路10から分割して読出さ
れたデータ情報を、それぞれ制御コードや誤シチェック
コ〜ド等のコード情報を付加するξとによりフレーム化
してフレーム単位で送出するとともに、その送出フレー
ム数を計数するものである。
受信回路30は、受傷した応答信号が正常受信を示すも
のかあるいは再送要求を示すものであるかを判別し、判
別#!i来が正常受信の場合にはその旨の信号を、また
再送要求の場合には再送するフレームの番号情報をそれ
ぞれ発生する。
また、受信回路3oは、上配謄送女求を不す応′:4r
信号(再送要求信号)の受イぎ回1■1゛数する。
エラー率算定回路40は、現時点で俊述する最適フレー
ム長決定回路50から出力されているフレーム長情報と
、前記送信回路20から出力される送信フレーム数情報
と、受信回路30から出力されるエラー数情報とからエ
ラー率を算定するものである。すなわち、フレーム長を
n%送出フレーム数をm1エラー数をeとすると、エラ
ー率Pは で算出される。またエラー率算定回路40は、上記エラ
ー率Pの算出動作を、送出ビット数、つまJ(mXn)
の値が所定値になる毎に行なう。
この値は、例えばエラー率PがPく10 の送信伝送路
の場合には、第4図のフレーム長nに対する伝送効率Δ
の特性から明らかなように、各バッファメモ’)1al
*・・・の記憶容量である2048(256バイト×8
ビツト)ビットのデータ情報毎にフレームを構成して送
出しても伝送効率Δははとんど変わらないことから、1
05に設定される。つまり、工2−率算定回路40は、
送出フレーム数mが O5 m=□   ・・・・・・(2) になる毎に前記第(1)式によるエラー率Pの算出を行
なう。
最適フレーム長決定回路50は、上記エラー率算定回路
40からエラー率Pの算出結果が出力される毎に、次に
示す最適フレーム長を求めるための演算を行なう。すな
わち、送信伝送路4の伝送効率Δと送出フレーム長nと
エラー率Pとの間には、 なる関係がある。したがって、伝送効率Δが最高となる
送信フレーム長nは、 のように表わされ、この式に従っで演Hすれば、伝送効
率Δが最高となるいわゆるH’sフレーム長nが算出さ
れる。
状態制御回路60は、上記最適フレーム長算定回路50
から出力される最適フレーム長情報に従って、前記バッ
ファ回路10から1回に耽出すデータ情報の量(ビット
数)を設定し、かつ前記受信回路30における応答信号
の判別結果に応じてバッフ7回路10の読出領域をステ
ップ的に移動制御する。つまシ、受信回路3゜における
応答信号の判別結果が、正常受信を示すものである場合
には、前記Jllフレーム長に対応するデータ情報量ず
つバ、ファ回路10の記憶領域をステップ移動させるこ
とによシ、データ情報を順次読出させる。一方上記応答
信号の判別結果が、再送要求であった場合には、その再
送すべきデータ情報が記憶されている領域を再度指定し
、そのデータ情報を読出させて再送させる。なお、この
再送を終了すると、記憶領域の指定位置を再送を行なう
前の位置に戻す。
次に、以上のような構成に基づいて本実施例の情報送信
方式を説明する。先ず、送信を開始する前の状態では、
最適フレーム長はバッファ回路10のバッファメモリi
 e l e・・・の長さに設定される・      
             。
この状態で、バッファ回路10に送信データ情報が入力
され記憶されると、状態制御回路60によシバッファメ
モ’)1mia・・・が順次指定され、その記憶データ
情報が読出されて送信回路20でそれぞれフレーム化さ
れたのち順次送信伝送路4へ送出される。このとき、送
信回路20では、上記送出したフレームの数が計数され
る。・一方、これらのフレームの送信に対し、受信側か
らは応答伝送路5を介して応答信号が返送され、この応
答信号は受信回路30で判別され、その判別結果は状態
制御回路6oに知らされる。これによシ状態制御回路6
oは、上記判別結果に従って、つまシ正常受信であるか
再送要求であるかによって、r−夕情報km出すべきバ
ッファメモリ1,1.・・・を指定制御する。
例えば、判別結果が正常受信を示すものである場合には
、それまで通シの予め設定された順序に従ったバッファ
メモリ1,1.・・・の指定を継続し、各データ情報を
順次送出させる。一方、判別結果が書込要求を示すもの
である場合には、上記法められた順序による指足を中断
して上記再送要求すべきデータ情報が記憶されているノ
;、7アメモリを指足し、その記憶データ情報を電送せ
しめる。かくして、)IDLCによるデータ情報の送信
が行なわれる。
さて、以上のようにデータ情報の送信が進み、その送信
フレーム数が例えば前記第(2)式に示した値、つまシ に達すると、エラー率算定回路40で なる演舞が行なわれ、エラー率Pが具用されて最適フレ
ーム長決定回路50に供給される。この結果、最適フレ
ーム長決定回路50では、なる演舞が行なわれ、これに
よシ算出された最適フレーム長nは前記状態制御回路6
0に供給される。これによシ状態制御回路は、それまで
のフレーム長に代わって上記性たに具用された最適フレ
ーム長口に従って、バッファ回路10の1回の読出情報
量を定める。したがって、以後送信データは、フレーム
長が上記最適フレーム長に変更された状態で順次送1g
される。
なお、以上のような最適フレーム長への変更は、送信フ
レーム数mが に達する毎に行なわれる。
このように、本実施例の情報送信方式であれば、送信伝
送路4の状態が変わってエラー率が変化したとしそも、
その状態において最適なフレーム長によシデータ情報の
送信を行なうことができるので、常に最高レベルの伝送
効率でデータ情報を送信することができる。ちなみに、
従来のフレーム長を固定した方式でデータ情報を送信す
る場合では、エラー率Pが2 X 10−’の伝送路を
使用してフレーム長n=2048ピツトで送信すると、
伝送効率はエラー率がPく10−5の場合に比べて0.
58倍となる。しかるに、本実施例では、フレーム長は
自動的に最適値である400ピツトになるので、伝送効
率の低下は0.8倍程度で済むことになる。したがって
本実施例によれば、電話回線によシ多量のデータを送信
する場合等にあって、従来の方式に比べて電送時間を大
幅に短縮することができる。
なお、本発明は上記実施例に限定されるものではない。
例えば、上記実施例では最適フレーム長の変更を送、出
ビット数が所定値になる毎に行なうようにしたが、エラ
ー率が安定している場合にはさらに周期を延ばしてもよ
く、逆にエラー率が不安定な場合にはそれに応じて周期
を短縮させてもよい。要するに、最適フレーム長の変更
周期は、エラー率に従って変化させてもよい。また、エ
ラー率算定回路、フレーム長決定回路および状態制御回
路はマイクロコンピュータによ多構成してもよく、その
他バッファ回路、送受信回路についても、本発明の要旨
を逸脱しない範囲で樵々変形して実施できる。
〔発明の効果〕
以上詳述したように本発明は、受信側からの応答結果か
ら伝送路のエラー率を求めてこのエラー率よシ伝送効率
が最高となるフレーム長、つiシ最適フレーム長を求め
、この最適フレーム長に応じてバッファ回路の読出領域
の大きさを可変設定してフレーム長を可変し、送信を行
なうようにしたものである。
したがって、本発明によれは、伝送路の状態に拘らず常
に最高の伝送効率で情報を送信することができるI(D
LC情報送信方式を提供することができる。
【図面の簡単な説明】
第1図はHDLCによる情報送信方式の一例を示すタイ
ミング図、第2図は従来における情報送信方式を適用し
た情報送信装置のブロック構成図、第3図は本発明の一
実施例における情報送・借方式を適用した情報送信装置
のブロック構成図、第4図はフレーム長と伝送効率とエ
ラー率との関係を示す特性図である。 1.1.・・・・・・バッファメモリ、4・・・送信伝
送路、5・・・応答伝送路、10・・・バッファ回路、
20・・・送信回路、30・・・受信回路、40・・・
エラー率算定回路、50・・・最適フレーム長決定回路
、6θ・・・状態制御回路。

Claims (1)

    【特許請求の範囲】
  1. 送信情報をバッファ回路に一時記憶したのち所定量ずつ
    読出してそれぞれフレーム化して送aするHDL、C情
    報送信方式において、受信側からの応答結果より伝送路
    のエラー率を算出してこのエラー率から最適フレーム長
    を求め、この最適フレーム長に応じて前記ノ(ソファ回
    路からの読出情報量を可変設定することによシフレーム
    長を可変とし、情報の送信を行なうことを特徴とするH
    DLC情報送信方式。
JP57133562A 1982-07-30 1982-07-30 Hdlc情報送信方式 Pending JPS5923940A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57133562A JPS5923940A (ja) 1982-07-30 1982-07-30 Hdlc情報送信方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57133562A JPS5923940A (ja) 1982-07-30 1982-07-30 Hdlc情報送信方式

Publications (1)

Publication Number Publication Date
JPS5923940A true JPS5923940A (ja) 1984-02-07

Family

ID=15107700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57133562A Pending JPS5923940A (ja) 1982-07-30 1982-07-30 Hdlc情報送信方式

Country Status (1)

Country Link
JP (1) JPS5923940A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62104246A (ja) * 1985-10-30 1987-05-14 Hitachi Ltd 文書デ−タ送信方法
JPS62246427A (ja) * 1986-04-16 1987-10-27 Inoue Japax Res Inc 放電加工装置
US4715045A (en) * 1984-09-13 1987-12-22 Gridcomm, Inc. System protocol for composite shift keying communication system
JPS6352920A (ja) * 1986-04-28 1988-03-07 Inoue Japax Res Inc 放電加工装置
JPH0531629A (ja) * 1991-07-26 1993-02-09 Fanuc Ltd 放電加工装置
JPH06204986A (ja) * 1992-07-22 1994-07-22 Alcatel Cit 特に光リンクを介するデジタル情報伝送システム

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4715045A (en) * 1984-09-13 1987-12-22 Gridcomm, Inc. System protocol for composite shift keying communication system
JPS62104246A (ja) * 1985-10-30 1987-05-14 Hitachi Ltd 文書デ−タ送信方法
JPS62246427A (ja) * 1986-04-16 1987-10-27 Inoue Japax Res Inc 放電加工装置
JPS6352920A (ja) * 1986-04-28 1988-03-07 Inoue Japax Res Inc 放電加工装置
JPH0531629A (ja) * 1991-07-26 1993-02-09 Fanuc Ltd 放電加工装置
JPH06204986A (ja) * 1992-07-22 1994-07-22 Alcatel Cit 特に光リンクを介するデジタル情報伝送システム

Similar Documents

Publication Publication Date Title
US6639865B2 (en) Memory device, method of accessing the memory device, and reed-solomon decoder including the memory device
EP0034188A1 (en) Error correction system
US6718506B1 (en) High speed DVD error correction engine
KR20190071485A (ko) 에러 정정 장치, 에러 정정 장치의 동작 방법, 그리고 에러 정정 장치를 포함하는 제어기
JPS5923940A (ja) Hdlc情報送信方式
EP0929037A1 (en) Data transfer device and data transfer method
US7366968B2 (en) Data processing apparatus, and its processing method, program product and mobile telephone apparatus
JP3262251B2 (ja) 減少長トレースバック
JPS61237520A (ja) データ処理装置
US7769966B2 (en) Apparatus and method for judging validity of transfer data
US20060245265A1 (en) Memory control system
JP2999110B2 (ja) 無線通信方法及び無線通信装置
KR101125532B1 (ko) 디코딩 장치, 수신기 장치, 디코딩 방법, 시스템 및 비일시적인 컴퓨터 판독 가능 매체
JP3436940B2 (ja) 無線通信装置
KR100487199B1 (ko) 직접 메모리 접근매체의 데이터 전송 장치 및 방법
US7325081B2 (en) CRC data protection scheme for non-block-oriented data
JPS60169275A (ja) 2次元圧縮装置
US20100031001A1 (en) Serial memory device and signal processing system
JP2001266096A (ja) 不揮発性メモリを使った記録媒体及びデータ転送方法
JP3419547B2 (ja) 不揮発性メモリ
JPH03254240A (ja) セル送受信装置
JP2001184302A (ja) バッファ制御回路
JP2001144829A (ja) データ伝送装置、データ伝送システム及びデータ伝送方法
JP2690284B2 (ja) データ信号の誤り訂正方法
JPH1186465A (ja) 信号処理装置