JPS59231443A - 帯電検査方法 - Google Patents
帯電検査方法Info
- Publication number
- JPS59231443A JPS59231443A JP58105718A JP10571883A JPS59231443A JP S59231443 A JPS59231443 A JP S59231443A JP 58105718 A JP58105718 A JP 58105718A JP 10571883 A JP10571883 A JP 10571883A JP S59231443 A JPS59231443 A JP S59231443A
- Authority
- JP
- Japan
- Prior art keywords
- magazine
- inspected
- charge
- article
- case
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
- G01N27/60—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrostatic variables, e.g. electrographic flaw testing
Landscapes
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Other Investigation Or Analysis Of Materials By Electrical Means (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、物品の帯電性、例えば半導体集積回路を収納
するマガジンの帯電性を検査する際に好適な検査方法に
関する。
するマガジンの帯電性を検査する際に好適な検査方法に
関する。
半導体集積回路（以下においてＩＣという）を運搬する
際には、専用のマガジンに収納して運搬する。この際、
マガジンと収納物品とのまさって帯電した静電荷がＩＣ
のストレイキャパシティに充電され、これがＩＣのリー
ドを通して外部で急激に放電することにより静電破壊が
発生することがある。
際には、専用のマガジンに収納して運搬する。この際、
マガジンと収納物品とのまさって帯電した静電荷がＩＣ
のストレイキャパシティに充電され、これがＩＣのリー
ドを通して外部で急激に放電することにより静電破壊が
発生することがある。
本願発明に先立ち、本発明者の検討より、下記の如き検
査方法が提案された。すなわち、マガジンを合成繊維や
布でとすシ、帯電したマガジンを静電気測定器で測定し
、帯電圧を測定する。また、他の方法としては、マガジ
ンに高電圧をかけて帯電させ、帯電された電荷を放電さ
せる方法が考えられた。そして、放電時の時定数により
、マガジンの適、不適を判別する方法である。
査方法が提案された。すなわち、マガジンを合成繊維や
布でとすシ、帯電したマガジンを静電気測定器で測定し
、帯電圧を測定する。また、他の方法としては、マガジ
ンに高電圧をかけて帯電させ、帯電された電荷を放電さ
せる方法が考えられた。そして、放電時の時定数により
、マガジンの適、不適を判別する方法である。
しかし、本発明者の検討によれば、上述の方法には何れ
も欠陥があることが判明した。
も欠陥があることが判明した。
すなわち、上記の検査方法は、マガジンに帯電した電荷
の放電によシ、内部に収納されたＩＣが電気的に破壊さ
れる、という技術的観点に立脚している。しかし、マガ
ジンの如き絶縁物の放電は、極めて小面積について行わ
れ、そのエネルギーは非常に少である。従って、上記放
電によるＩＣの静電破壊は、極めて少ないのではないか
、との技術的思想に想到した。
の放電によシ、内部に収納されたＩＣが電気的に破壊さ
れる、という技術的観点に立脚している。しかし、マガ
ジンの如き絶縁物の放電は、極めて小面積について行わ
れ、そのエネルギーは非常に少である。従って、上記放
電によるＩＣの静電破壊は、極めて少ないのではないか
、との技術的思想に想到した。
そこで、本発明者は更に検討を重ねた。そして、マガジ
ンに収納されたＩＣの静電破壊は、下記の理由によ多発
生することが明らかにされた。マガジンとＩＣとが摩擦
（接触摩擦）すると、摩擦により発生した電荷がＩＣの
導体部分、言い換えれば半導体チップやリード部分のス
トレイキャパシディに蓄積される。ＩＣをマガジン外に
取シ出すとき、これらの電荷が一時に放電し、放電エネ
ルギーが犬になる。このとき、ＩＣの静電破壊が発生す
ることが、本発明者の検討により判明した。
ンに収納されたＩＣの静電破壊は、下記の理由によ多発
生することが明らかにされた。マガジンとＩＣとが摩擦
（接触摩擦）すると、摩擦により発生した電荷がＩＣの
導体部分、言い換えれば半導体チップやリード部分のス
トレイキャパシディに蓄積される。ＩＣをマガジン外に
取シ出すとき、これらの電荷が一時に放電し、放電エネ
ルギーが犬になる。このとき、ＩＣの静電破壊が発生す
ることが、本発明者の検討により判明した。
また、従来の帯電量検査方法では、マガジンの材質、形
状、対地容量、大きさ等により誤差が犬であることも、
本発明者の検討により明らかにされた。
状、対地容量、大きさ等により誤差が犬であることも、
本発明者の検討により明らかにされた。
本発明の目的は、帯電した被検査物体の電荷量を検査し
、この被検査物体の静電破壊を防止し得るマガジンを選
択するだめの帯電性検査方法を提供することにある。
、この被検査物体の静電破壊を防止し得るマガジンを選
択するだめの帯電性検査方法を提供することにある。
本願において開示される発明の概要を簡単に説明すれば
、下記のとおシである。
、下記のとおシである。
すなわち、マガジン等の収納体との甘さって帯電された
被検査物体を帯電による電圧測定可能なケースに入れ、
電圧値から被検査物体の帯電量を検査し、もって収納体
の帯電性を検査する方法である。
被検査物体を帯電による電圧測定可能なケースに入れ、
電圧値から被検査物体の帯電量を検査し、もって収納体
の帯電性を検査する方法である。
以下、第１図を参照して、本発明を適用した帯電性検査
方法の一実施例を述べる。
方法の一実施例を述べる。
被検査物品収納体である被検査マガジン１内には、収納
物品であるＩＣ２か或いはＩＣの模擬導体を収納する。
物品であるＩＣ２か或いはＩＣの模擬導体を収納する。
そして、マガジン１を例えばゆさぶり、マガジン１の内
面とＩＣ２とを故意に摩擦させる。この結果、両者の摩
擦により発生した電荷が、ＩＣ２に蓄積される。
面とＩＣ２とを故意に摩擦させる。この結果、両者の摩
擦により発生した電荷が、ＩＣ２に蓄積される。
次に、ＩＣ２を測定用金属ケース３内に入れる。
測定用金属ケース３は、内部ケース３ａと、所定間隔に
設けられた外部ケース３ｂとによって構成されている。
設けられた外部ケース３ｂとによって構成されている。
そして、内部ケース３ａと外部ケース３ｂとは、高入力
インピーダンス、例えば１０００ＭΩ以上の入力インピ
ーダンスを有する電圧計４に接続されている。なお、金
属ケース３ａ、３ｂ間には、容量Ｃ工が介在している。
インピーダンス、例えば１０００ＭΩ以上の入力インピ
ーダンスを有する電圧計４に接続されている。なお、金
属ケース３ａ、３ｂ間には、容量Ｃ工が介在している。
金！１；ケース３ａ内にＩＣ２が入れられると、金属ケ
ース３ａ、３ｂ間に電圧が発生し、電圧計４によって読
みとられる。その結果、次式によってＩＣ２に帯電され
た電荷量Ｑが算出される。すなわち、Ｑ＝Ｃ１・■で求
められる。なお、上式において、Ｑは電荷量、Ｃ１は金
私ケース３ａ、３ｂ間の容量、■は電圧計４の電圧値で
ある。
ース３ａ、３ｂ間に電圧が発生し、電圧計４によって読
みとられる。その結果、次式によってＩＣ２に帯電され
た電荷量Ｑが算出される。すなわち、Ｑ＝Ｃ１・■で求
められる。なお、上式において、Ｑは電荷量、Ｃ１は金
私ケース３ａ、３ｂ間の容量、■は電圧計４の電圧値で
ある。
一方、ＩＣ２を静電破壊する電荷量は、他の実験によシ
求められる。従って、上記試験方法にょシ、マガジン１
の電荷ｉＱを求めれば、マガジンｌがＩＣ２月の収納ケ
ースとして、適当なものであるか否かを判別することが
できる。
求められる。従って、上記試験方法にょシ、マガジン１
の電荷ｉＱを求めれば、マガジンｌがＩＣ２月の収納ケ
ースとして、適当なものであるか否かを判別することが
できる。
ちなみに、本発明者が本実施例による検査方法により求
めた電荷量Ｑを示すと、下表のとおシである。
めた電荷量Ｑを示すと、下表のとおシである。
注：帯電電荷量Ｑは、導体２として８ Ｘ ４ Ｘｏ、
１−の体積の銅板を用いた場合の検査値である。
１−の体積の銅板を用いた場合の検査値である。
上述の検査値によると、上記塩化ビニール製のマガジン
の電荷量が最大である。このことは、本発明者が実務に
おいて体験したデータと一致する。
の電荷量が最大である。このことは、本発明者が実務に
おいて体験したデータと一致する。
（１） マガジン内の例えばＩＣに帯電する電荷量を
検査するので、その検査値から各種ＩＣに適した材質の
マガジンを選択することができる。
検査するので、その検査値から各種ＩＣに適した材質の
マガジンを選択することができる。
（２）上記（１）により、ＩＣの静電破壊を未然に防止
することができる。
することができる。
（３）極めて簡単な検査方法であるため、高速度な検査
を行うことができ、大量生産されるＩＣを保護する検査
方法として理想的である。
を行うことができ、大量生産されるＩＣを保護する検査
方法として理想的である。
（４）上記（１）によシ、正式な検査方法として制度化
が容易である。
が容易である。
以上に、本発明者によってなされた発明を実施例にもと
づき具体的に説明したが、本発明は上記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲で種々変
形可能であることはいうまでもない。
づき具体的に説明したが、本発明は上記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲で種々変
形可能であることはいうまでもない。
例えば、本実施例に示した検査方法で求めた電荷五ｊに
も、とづく判定値を、メモリーしておく。そして、マイ
クロプロセッサにより、電荷の計算及び判定機能を伺加
すれば、上記検査方法を実行する検査装置を構成するこ
とが可能になる。
も、とづく判定値を、メモリーしておく。そして、マイ
クロプロセッサにより、電荷の計算及び判定機能を伺加
すれば、上記検査方法を実行する検査装置を構成するこ
とが可能になる。
以上の説明では、主として本発明者によってなされた発
明を、その利用分野である半導体装置の帯電検査方法に
適用した場合について説明したが、それに限定されるも
のではない。
明を、その利用分野である半導体装置の帯電検査方法に
適用した場合について説明したが、それに限定されるも
のではない。
例えば、帯電検査の対象となる物品は、半導体集漬回路
に限定されず、他の回路部品でもよい。
に限定されず、他の回路部品でもよい。
第１図は本発明の一実施例を示す帯電量検査を行うだめ
の回路図である。 １・・・被検査マガジン、２・・・ＩＣ５３ａ・・・内
部全屈ケース、３ｂ・・・外部金６ケース、４・・・電
圧計、Ｃ□・・・容量。 代理人 弁理士 高 橋 明 夫 θ第 １ 図
の回路図である。 １・・・被検査マガジン、２・・・ＩＣ５３ａ・・・内
部全屈ケース、３ｂ・・・外部金６ケース、４・・・電
圧計、Ｃ□・・・容量。 代理人 弁理士 高 橋 明 夫 θ第 １ 図
Claims (1)
- １ 被検査物品収納体と収納物品との間に発生した電荷
ｉ１を測定する事により、上記収納物体の帯電性を検査
する帯電検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58105718A JPS59231443A (ja) | 1983-06-15 | 1983-06-15 | 帯電検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58105718A JPS59231443A (ja) | 1983-06-15 | 1983-06-15 | 帯電検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59231443A true JPS59231443A (ja) | 1984-12-26 |
Family
ID=14415108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58105718A Pending JPS59231443A (ja) | 1983-06-15 | 1983-06-15 | 帯電検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59231443A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009080085A (ja) * | 2007-09-27 | 2009-04-16 | Suzuka Fuji Xerox Co Ltd | チップ形電子部品の静電気測定方法および静電気測定装置 |
-
1983
- 1983-06-15 JP JP58105718A patent/JPS59231443A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009080085A (ja) * | 2007-09-27 | 2009-04-16 | Suzuka Fuji Xerox Co Ltd | チップ形電子部品の静電気測定方法および静電気測定装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW209317B (ja) | ||
| Mardiguian | Electro Static Discharge: Understand, Simulate, and Fix ESD Problems | |
| US5557195A (en) | Method and apparatus for evaluating electrostatic discharge conditions | |
| MY115671A (en) | Semiconductor device testing apparatus | |
| JPH0146833B2 (ja) | ||
| JPS59231443A (ja) | 帯電検査方法 | |
| JP3675678B2 (ja) | プローブ接触状態検出方法およびプローブ接触状態検出装置 | |
| Segura et al. | An approach to dynamic power consumption current testing of CMOS ICs | |
| EP0789249A2 (en) | Test method and apparatus for semiconductor element | |
| JP2668768B2 (ja) | 電気的特性測定用プローブ装置 | |
| JP2005207926A (ja) | 抵抗測定装置および方法 | |
| JPS59231458A (ja) | 半導体装置の静電破壊試験方法 | |
| US6560839B1 (en) | Method for using a moisture-protective container | |
| Jeon et al. | A new method of component-level ESD test to assess system-level ESD risk for ICs | |
| JPH1019952A (ja) | 電荷量測定方法 | |
| Aoki et al. | Soft error rate analysis model (SERAM) for dynamic NMOS RAMs | |
| Koh et al. | ESD risk assessment considerations for automated handling equipment | |
| Greason | Analysis of electrostatic discharge for the human body and an automobile environment | |
| Jin et al. | Investigation on Board-Level CDM in SSD Products and Replication of Line ESD Phenomena | |
| Duncan et al. | ANSI/ESD S20. 20–The Next Generation | |
| DENSON et al. | Impact of electrostatics on IC(Integrated Circuit) fabrication[Final Report, Jan.- Sep. 1983] | |
| Fellner et al. | Wearable ESD Occurrence Rate Detection with Voltage Level Estimation | |
| GILL et al. | Computer aided automated hybrid substrate probe testing development[Final Report, Oct. 1978- Mar. 1980] | |
| Satoh | Improvement of degradation detection in ESD test for semiconductor products | |
| Schambeck | Reliability testing of electronic parts |