JPS59229910A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPS59229910A JPS59229910A JP58084780A JP8478083A JPS59229910A JP S59229910 A JPS59229910 A JP S59229910A JP 58084780 A JP58084780 A JP 58084780A JP 8478083 A JP8478083 A JP 8478083A JP S59229910 A JPS59229910 A JP S59229910A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- circuit
- signal
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は増幅回路に係り、特にＢＴＬ（Ｂａｌａｎｃ
ｅｄ Ｔｒａｎｓｆｏｒｍｅｒｌｅｓｓ）回路の改良に
関する。 ′第１図はＢＴＬ回路の構成を示している
。即ち、ＢＴＬ回路は特性の等しい２つの増幅器２Ａ、
２Ｂを互いに逆相関係で駆動し、共通の入力端子４に与
えられた入力信号を個別に増幅器２Ａ、２Ｂで増幅し、
それぞれの出力の逆相出力を出力端子６＾、６Ｂ間に接
続された負荷８に与えることにより、負荷８に各増幅器
２人、２Ｂの各出力を合成して与える回路である。この
ような回路の場合、ＢＴＬ出力を得るために、２つの増
幅器２Ａ、２Ｂが必要であるとともに、各増幅器２Ａ、
２Ｂにはそれぞれに帰還回路が必要となり、このような
回路を半導体集積回路で構成する場合、それぞれの帰還
回路をコンデンサ等の外付部品で構成するため、集積回
路としてのメリットがそれほど得られない欠点がある。
ｅｄ Ｔｒａｎｓｆｏｒｍｅｒｌｅｓｓ）回路の改良に
関する。 ′第１図はＢＴＬ回路の構成を示している
。即ち、ＢＴＬ回路は特性の等しい２つの増幅器２Ａ、
２Ｂを互いに逆相関係で駆動し、共通の入力端子４に与
えられた入力信号を個別に増幅器２Ａ、２Ｂで増幅し、
それぞれの出力の逆相出力を出力端子６＾、６Ｂ間に接
続された負荷８に与えることにより、負荷８に各増幅器
２人、２Ｂの各出力を合成して与える回路である。この
ような回路の場合、ＢＴＬ出力を得るために、２つの増
幅器２Ａ、２Ｂが必要であるとともに、各増幅器２Ａ、
２Ｂにはそれぞれに帰還回路が必要となり、このような
回路を半導体集積回路で構成する場合、それぞれの帰還
回路をコンデンサ等の外付部品で構成するため、集積回
路としてのメリットがそれほど得られない欠点がある。
この発明は、増幅器及び帰還回路を単一化し、半導体集
積回路に適した増幅回路の提供を目的とする。
積回路に適した増幅回路の提供を目的とする。
この発明は、入力信号を増幅する増幅器と、この増幅器
から互いに逆相関係にある信号電流が個別に与えられる
第１及び第２のトランジスタと、前記第１のトランジス
タに流れる信号電流と同位相の信号電流が与えられ第１
のトランジスタの信号電流を負荷に流す第１の電流反転
回路と、前記第２のトランジスタに流れる信号電流と同
位相の信号電流が与えられ第２のトランジスタの信号電
流を前記負荷に流す第２の電流反転回路とを具備したこ
とを特徴とする。
から互いに逆相関係にある信号電流が個別に与えられる
第１及び第２のトランジスタと、前記第１のトランジス
タに流れる信号電流と同位相の信号電流が与えられ第１
のトランジスタの信号電流を負荷に流す第１の電流反転
回路と、前記第２のトランジスタに流れる信号電流と同
位相の信号電流が与えられ第２のトランジスタの信号電
流を前記負荷に流す第２の電流反転回路とを具備したこ
とを特徴とする。
以下、この発明を図面に示した実施例を参照して詳ｇ［
Ｉに説明する。
Ｉに説明する。
第２図はこの発明の増幅回路の実施例を示し°ζいる。
図において、第１及び第２のトランジスタ１２．１４ば
そのコレクタを共通にし、電源端子１６から駆動電圧Ｖ
ｃｃが印加される電源ラインと、基準電位点端子１８を
介して設置される基ｒ（Ｆｉ電位ラインとの間に直列に
接続されている。これら（−ランジスタ１２．１４のベ
ースに形成さ＃′＋、 ｉ、＝入力端子２０．２２には
、前段に設いられ］こ増幅器より互いに逆相関係にある
信号電流が与、えられる。
そのコレクタを共通にし、電源端子１６から駆動電圧Ｖ
ｃｃが印加される電源ラインと、基準電位点端子１８を
介して設置される基ｒ（Ｆｉ電位ラインとの間に直列に
接続されている。これら（−ランジスタ１２．１４のベ
ースに形成さ＃′＋、 ｉ、＝入力端子２０．２２には
、前段に設いられ］こ増幅器より互いに逆相関係にある
信号電流が与、えられる。
また、電源ラインと基準電位ラインとの間には、前記ト
ランジスタ１２．１４にベースが共通に接続されたトラ
ンジスタ２４．２６とともに、トランジスタ２６から信
号電流が与えられる第１の電流反転回路２８、トランジ
スタ２４から信号電流が与えられる第２の電流反転回路
３０が設置されている。即ぢ、トランジスタ２６はエミ
ッタを基準電位ラインに接続し、そのコレクタには第１
の電流反転回路２８を構成するダイオード３２のカソー
ド及びトランジスタ３４のベースが接続されている。ダ
イオード３２のアノード及びトランジスタ３４のエミッ
タは共通に電源ラインに接続されている。また、トラン
ジスタ２４のコレクタには第２の電流反転回路３０のダ
イオード３６のアノード及びトランジスタ３８のベース
が接続されている。ダイオード３６のカソード及びｌ−
ランジスタ３８のエミッタは共通に基準電位ラインに接
続されている。
ランジスタ１２．１４にベースが共通に接続されたトラ
ンジスタ２４．２６とともに、トランジスタ２６から信
号電流が与えられる第１の電流反転回路２８、トランジ
スタ２４から信号電流が与えられる第２の電流反転回路
３０が設置されている。即ぢ、トランジスタ２６はエミ
ッタを基準電位ラインに接続し、そのコレクタには第１
の電流反転回路２８を構成するダイオード３２のカソー
ド及びトランジスタ３４のベースが接続されている。ダ
イオード３２のアノード及びトランジスタ３４のエミッ
タは共通に電源ラインに接続されている。また、トラン
ジスタ２４のコレクタには第２の電流反転回路３０のダ
イオード３６のアノード及びトランジスタ３８のベース
が接続されている。ダイオード３６のカソード及びｌ−
ランジスタ３８のエミッタは共通に基準電位ラインに接
続されている。
そして、トランジスタ３４．３８ば前記トランジスタ１
２．１４と同様にコレクタを共通に接続し、トランジス
タ１２．１４のコレクタ、トランジスタ３４．３８のコ
レクタには個別に出力端子 ・４０Ａ、４０
Ｂが形成され、この出力端子４０Ａ、４０Ｂ間には負荷
４２が接続されている。
２．１４と同様にコレクタを共通に接続し、トランジス
タ１２．１４のコレクタ、トランジスタ３４．３８のコ
レクタには個別に出力端子 ・４０Ａ、４０
Ｂが形成され、この出力端子４０Ａ、４０Ｂ間には負荷
４２が接続されている。
このような構成によれば、入力端子２０．２２に前段増
幅器からの互いに逆相関係にある信号電流が与えられ、
各トランジスタ１２．１４には信号電流に対応する電流
が流れるとともに、入力端子２０に与えられた信号電流
はトランジスタ２４のベース電流となり、また、入力端
子２２に与えられた信号電流はトランジスタ２６のベー
ス電流となる。即ち、トランジスタ２６に流れる電流は
電流反転回路２８によってトランジスタ３４に流れる。
幅器からの互いに逆相関係にある信号電流が与えられ、
各トランジスタ１２．１４には信号電流に対応する電流
が流れるとともに、入力端子２０に与えられた信号電流
はトランジスタ２４のベース電流となり、また、入力端
子２２に与えられた信号電流はトランジスタ２６のベー
ス電流となる。即ち、トランジスタ２６に流れる電流は
電流反転回路２８によってトランジスタ３４に流れる。
一方、トランジスタ２４に流れる電流は電流反転回路３
０によってトランジスタ３８に流れる。この結果、トラ
ンジスタ３４にはトランジスタ１４の信号電流と同等の
電流が与えられ、この電流は１−ランジスタ３４から負
荷４２を介してトランジスタ】４に流れる。一方、トラ
ンジスタ３Ｂにはトランジスタ１２の信号電流と同等の
電流が与えられ、トランジスタ１２から負荷４２を介し
てトランジスタ３Ｂに流れる。従って、負荷４２はこれ
らの電流の合成によるＢＴＬ出力で駆動されることにな
る。
０によってトランジスタ３８に流れる。この結果、トラ
ンジスタ３４にはトランジスタ１４の信号電流と同等の
電流が与えられ、この電流は１−ランジスタ３４から負
荷４２を介してトランジスタ】４に流れる。一方、トラ
ンジスタ３Ｂにはトランジスタ１２の信号電流と同等の
電流が与えられ、トランジスタ１２から負荷４２を介し
てトランジスタ３Ｂに流れる。従って、負荷４２はこれ
らの電流の合成によるＢＴＬ出力で駆動されることにな
る。
第３図Ａは出力端子４０Ａに発生する信号電圧、第３図
Ｂは出力端子４０Ｂに発生する信号電圧を示している。
Ｂは出力端子４０Ｂに発生する信号電圧を示している。
波形Ａ、、Ｂにおいて、Ｅｍ、−Ｅｍはその波高値を示
している。これらの波形合成の結果、負荷４２には第３
図Ｃに示す合成出力が発生する。この波形Ｃの波高値は
２Ｅｍ （−Ｅｍ−（−Ｅｍ）ｌ となり、各波形Ａ、
Ｂの加算値で与えられる。
している。これらの波形合成の結果、負荷４２には第３
図Ｃに示す合成出力が発生する。この波形Ｃの波高値は
２Ｅｍ （−Ｅｍ−（−Ｅｍ）ｌ となり、各波形Ａ、
Ｂの加算値で与えられる。
第４図はこの発明の増幅回路の他の実施例を示している
。図において、この増幅回路には前段に差動増幅器５０
が設置されるとともに、この差動増幅器５０の逆相関係
にある２出力を合成してＢＴ Ｌ出力を形成する電流反
転回路５２．５４．５６．５８が設置されている。
。図において、この増幅回路には前段に差動増幅器５０
が設置されるとともに、この差動増幅器５０の逆相関係
にある２出力を合成してＢＴ Ｌ出力を形成する電流反
転回路５２．５４．５６．５８が設置されている。
差動増幅器５０は一対のトランジスタ６０．６２のエミ
ッタを共通に接続し、このエミッタと基準電位点端子６
３が形成された基準電位ラインとの間に定電流源６４を
接続したものである。トランジスタ６０のベースには入
力端子６５が形成されているとともに、バイアス回路６
６から一定のバイアスが設定されている。即ち、電源端
子６８から一定の駆動電圧Ｖｃｃが印加される電源ライ
ンと、基準電位ラインとの間に抵抗７０．７２を直列に
接続し、これら抵抗７０．７２の接続点にトランジスタ
６０のベースが抵抗７４を介して接続されている。
ッタを共通に接続し、このエミッタと基準電位点端子６
３が形成された基準電位ラインとの間に定電流源６４を
接続したものである。トランジスタ６０のベースには入
力端子６５が形成されているとともに、バイアス回路６
６から一定のバイアスが設定されている。即ち、電源端
子６８から一定の駆動電圧Ｖｃｃが印加される電源ライ
ンと、基準電位ラインとの間に抵抗７０．７２を直列に
接続し、これら抵抗７０．７２の接続点にトランジスタ
６０のベースが抵抗７４を介して接続されている。
また、１−ランジスクロ２のベースとこの増幅回路の出
力点との間には帰還回路７６が設置され、出力電圧が帰
還回路７６を介してトランジスタ６２のベースに与えら
れるように成っている。即ち、１〜ランジスタロ２のベ
ースと増幅回路の出力点との間には抵抗７８が接続され
、ベースと基準電位ラインとの間には抵抗８０及びコン
デンサ８２が直列に接続されている。
力点との間には帰還回路７６が設置され、出力電圧が帰
還回路７６を介してトランジスタ６２のベースに与えら
れるように成っている。即ち、１〜ランジスタロ２のベ
ースと増幅回路の出力点との間には抵抗７８が接続され
、ベースと基準電位ラインとの間には抵抗８０及びコン
デンサ８２が直列に接続されている。
そして、差動増幅器５０の出力は各トランジスタ６０．
６２のコレクタ側から取出され、１ランジスタロ０．６
２のコレクタと電源ラインとの間には電流反転回路５２
のダイオード８４、電流反転回路５４のダイオード８６
が接続されている。
６２のコレクタ側から取出され、１ランジスタロ０．６
２のコレクタと電源ラインとの間には電流反転回路５２
のダイオード８４、電流反転回路５４のダイオード８６
が接続されている。
トランジスタ６０のコレクタとダイオード８４のカソー
ドには、トランジスタ８８．９０のベースが共通に接続
されるとともに、ダイオード８６のカソードとトランジ
スタ６２のコレクタにはトランジスタ９２．９４のベー
スが共通に接続されている。各トランジスタ８８．９０
．９２．９４のエミッタは共通に電源ラインに接続され
、トランジスタ９２．９０のコレクタと基準電位ライン
との間には電流反転回路５６のダイオード９６、トラン
ジスタ９８が接続され、ダイオード９６のアノード及び
トランジスタ９２のコレクタにはトランジスタ９８のベ
ースが接続されている。
ドには、トランジスタ８８．９０のベースが共通に接続
されるとともに、ダイオード８６のカソードとトランジ
スタ６２のコレクタにはトランジスタ９２．９４のベー
スが共通に接続されている。各トランジスタ８８．９０
．９２．９４のエミッタは共通に電源ラインに接続され
、トランジスタ９２．９０のコレクタと基準電位ライン
との間には電流反転回路５６のダイオード９６、トラン
ジスタ９８が接続され、ダイオード９６のアノード及び
トランジスタ９２のコレクタにはトランジスタ９８のベ
ースが接続されている。
１−ランジスタ８８．９４のコレクタと基準電位ライン
との間には、電流反転回路５８のダイオード１００、ト
ランジスタ１０２が接続され、トランジスタ８８のコレ
クタ及びダイオード１００のアノードには１−ランジス
ク１０２のベースが接続されている。そして、トランジ
スタ９４．１０２のコレクタ及びトランジスタ９０．９
８のコレクタにば出力端子１０４Ａ、１０４Ｂが形成さ
れ、これら出力端子１０４Ａ、１０４Ｂ間には負７’＋
Ｕ３０Ｇが接続されている。
との間には、電流反転回路５８のダイオード１００、ト
ランジスタ１０２が接続され、トランジスタ８８のコレ
クタ及びダイオード１００のアノードには１−ランジス
ク１０２のベースが接続されている。そして、トランジ
スタ９４．１０２のコレクタ及びトランジスタ９０．９
８のコレクタにば出力端子１０４Ａ、１０４Ｂが形成さ
れ、これら出力端子１０４Ａ、１０４Ｂ間には負７’＋
Ｕ３０Ｇが接続されている。
以上の構成に基づき、その動作を説明するうこの実施例
において、電流反転回路５２ば第１の電流反転回路２８
、電流反転回路５６は第２の電流反転回路３０、トラン
ジスタ９４はトランジスタ１２、トランジスタ１０２は
トランジスタ１４に対応している。そして、この増幅回
路はモノリシック半導体集積回路で構成されており、負
荷１０６は、例えば、スピーカ等で構成される。
において、電流反転回路５２ば第１の電流反転回路２８
、電流反転回路５６は第２の電流反転回路３０、トラン
ジスタ９４はトランジスタ１２、トランジスタ１０２は
トランジスタ１４に対応している。そして、この増幅回
路はモノリシック半導体集積回路で構成されており、負
荷１０６は、例えば、スピーカ等で構成される。
入力端子Ｇ５に増幅ずべき入力信号が与えられるものと
すれば、差動増幅器５ｏによって増幅され、逆相関係に
ある増幅比−カは電流反転回路５２．５４によって取出
されることになる。ここで、トランジスタ６０に流れる
信号電流をｒ＋ とすると、この電流■１は電流反転回
路５２によってトランジスタ８８．９０にそれぞれ電流
１１を流すことになる。また、トランジスタ６２に流れ
る電流をＩ２とすると、電流反転回路５４によってトラ
ンジスタ９２．９４にそれぞれ電流Ｉ２を流すことにな
る。トランジスタ８８に流れる電流ＩＩは電流反転回路
５８によってトランジスタ１０２に流れる。また、トラ
ンジスタ９４に電流■２が流れるとともに、トランジス
タ９２を流れる電流■２が電流反転回路５６のトランジ
スタ９８から吸込まれることになる。即ち、負荷１０６
にはｌｌ−Ｉ２で与えられる合成電流が与えられ、負荷
１０６ばＢＴＬ出力で駆動されることになる。
すれば、差動増幅器５ｏによって増幅され、逆相関係に
ある増幅比−カは電流反転回路５２．５４によって取出
されることになる。ここで、トランジスタ６０に流れる
信号電流をｒ＋ とすると、この電流■１は電流反転回
路５２によってトランジスタ８８．９０にそれぞれ電流
１１を流すことになる。また、トランジスタ６２に流れ
る電流をＩ２とすると、電流反転回路５４によってトラ
ンジスタ９２．９４にそれぞれ電流Ｉ２を流すことにな
る。トランジスタ８８に流れる電流ＩＩは電流反転回路
５８によってトランジスタ１０２に流れる。また、トラ
ンジスタ９４に電流■２が流れるとともに、トランジス
タ９２を流れる電流■２が電流反転回路５６のトランジ
スタ９８から吸込まれることになる。即ち、負荷１０６
にはｌｌ−Ｉ２で与えられる合成電流が与えられ、負荷
１０６ばＢＴＬ出力で駆動されることになる。
このような回路を半導体集積回路で構成した場合、各電
流反転回路５２．５４．５Ｇ、５８はそれぞれ均一な特
性に構成できることがら精度の高い電流合成を行うこと
ができ、出方端子１０４Ａ、１０４Ｂ間から精度の高い
ＢＴＬ出カを取出すことができる。
流反転回路５２．５４．５Ｇ、５８はそれぞれ均一な特
性に構成できることがら精度の高い電流合成を行うこと
ができ、出方端子１０４Ａ、１０４Ｂ間から精度の高い
ＢＴＬ出カを取出すことができる。
また、この増幅回路では、ＢＴＬ回路を構成する上で、
差動増幅器５０及びその帰還回路７６は一系統のみで構
成されており、従来のようにＢＴＬ回路を構成するため
に２つの増幅器及び帰還回路を構成する必要が無く、回
路構成の簡略化とともに、帰還回路を構成するための外
付は部品の削減を図ることができる。また、このように
帰還回路を一系統にするため、外付けのための接続端子
（ピン）の減少を図ることができ、集積回路を構成する
上で製造コストの低減を図ることができる。
差動増幅器５０及びその帰還回路７６は一系統のみで構
成されており、従来のようにＢＴＬ回路を構成するため
に２つの増幅器及び帰還回路を構成する必要が無く、回
路構成の簡略化とともに、帰還回路を構成するための外
付は部品の削減を図ることができる。また、このように
帰還回路を一系統にするため、外付けのための接続端子
（ピン）の減少を図ることができ、集積回路を構成する
上で製造コストの低減を図ることができる。
以上説明したようにこの発明によれば、Ｂ Ｔ Ｌ出力
を電流反転回路の組合せによって形成することができ、
特に、従来のような増幅回路毎に帰還回路を構成する必
要は無く、増幅器及び帰還回路を一系統で構成できるこ
とから回路構成の簡略化と、製造コストの低減を図るこ
とができる。
を電流反転回路の組合せによって形成することができ、
特に、従来のような増幅回路毎に帰還回路を構成する必
要は無く、増幅器及び帰還回路を一系統で構成できるこ
とから回路構成の簡略化と、製造コストの低減を図るこ
とができる。
第１図は従来のＢＴＬ回路の構成を示す回路図、第２図
はこの発明の増幅回路の実施例を示す回路図、第３図は
その動作波形を示す説明図、第４図はこの発明の増幅回
路の他の実施例を示す回路図である。 １２．９４・・・第１のトランジスタ、１４．１０２・
・・第２のトランジスタ、２８．５２・・・第１の電流
反転回路、３０．５６・・・第２の電流反転回路、４２
．１０６・・・負荷、５゜・・・差動増幅器。 第１図 第２図 第３図
はこの発明の増幅回路の実施例を示す回路図、第３図は
その動作波形を示す説明図、第４図はこの発明の増幅回
路の他の実施例を示す回路図である。 １２．９４・・・第１のトランジスタ、１４．１０２・
・・第２のトランジスタ、２８．５２・・・第１の電流
反転回路、３０．５６・・・第２の電流反転回路、４２
．１０６・・・負荷、５゜・・・差動増幅器。 第１図 第２図 第３図
Claims (1)
- 入力信号を増幅する増幅器と、この増幅器から互いに逆
相関係にある信号電流が個別に与えられる第１及び第２
のトランジスタと、前記第１のトランジスタに流れる信
号電流と同位相の信号電流が与えられ第１のトランジス
タの信号電流を負荷に流す第１の電流反転回路と、前記
第２のトランジスタに流れる信号電流と同位相の信号電
流が与えられ第２のトランジスタの信号電流を前記負荷
に流す第２の電流反転回路とを具備したことを特徴とす
る増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58084780A JPS59229910A (ja) | 1983-05-13 | 1983-05-13 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58084780A JPS59229910A (ja) | 1983-05-13 | 1983-05-13 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59229910A true JPS59229910A (ja) | 1984-12-24 |
| JPH0415643B2 JPH0415643B2 (ja) | 1992-03-18 |
Family
ID=13840201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58084780A Granted JPS59229910A (ja) | 1983-05-13 | 1983-05-13 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59229910A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57109612U (ja) * | 1980-12-25 | 1982-07-06 | ||
| JPS5862910A (ja) * | 1981-10-08 | 1983-04-14 | Pioneer Electronic Corp | 増幅回路 |
-
1983
- 1983-05-13 JP JP58084780A patent/JPS59229910A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57109612U (ja) * | 1980-12-25 | 1982-07-06 | ||
| JPS5862910A (ja) * | 1981-10-08 | 1983-04-14 | Pioneer Electronic Corp | 増幅回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0415643B2 (ja) | 1992-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2559392B2 (ja) | ブリツジ増幅器 | |
| US5389894A (en) | Power amplifier having high output voltage swing and high output drive current | |
| JPH0476524B2 (ja) | ||
| JPS6212692B2 (ja) | ||
| JPS6212691B2 (ja) | ||
| US4005371A (en) | Bias circuit for differential amplifier | |
| JPS59229910A (ja) | 増幅回路 | |
| JP2739952B2 (ja) | オーディオ増幅回路 | |
| US4888563A (en) | Audio amplifier having a low-noise input stage | |
| US4831337A (en) | Wideband amplifier | |
| JPS5840370B2 (ja) | ゾウフクカイロ | |
| JPH0527282B2 (ja) | ||
| JPS60248010A (ja) | 複合トランジスタ回路 | |
| JPH08222968A (ja) | 増幅器 | |
| KR830001980B1 (ko) | 전력 증폭 회로 | |
| JP3470835B2 (ja) | 演算増幅器 | |
| JPS6212693B2 (ja) | ||
| KR830001978B1 (ko) | 전력 증폭회로 | |
| JP2600648B2 (ja) | 差動増幅回路 | |
| JPH01278108A (ja) | 差動増幅回路 | |
| JP2982188B2 (ja) | 差動増幅回路 | |
| JPS6139766B2 (ja) | ||
| JPH10145155A (ja) | パワーアンプ | |
| JPS63196102A (ja) | 増幅回路 | |
| JPH05283944A (ja) | 電圧・電流変換回路 |