JPS59228698A - Driving of matrix display panel - Google Patents

Driving of matrix display panel

Info

Publication number
JPS59228698A
JPS59228698A JP10386983A JP10386983A JPS59228698A JP S59228698 A JPS59228698 A JP S59228698A JP 10386983 A JP10386983 A JP 10386983A JP 10386983 A JP10386983 A JP 10386983A JP S59228698 A JPS59228698 A JP S59228698A
Authority
JP
Japan
Prior art keywords
display
data
voltage
electrode
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10386983A
Other languages
Japanese (ja)
Other versions
JPH0114594B2 (en
Inventor
久 山口
高原 和博
権藤 浩之
外与志 河田
安藤 倭士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP10386983A priority Critical patent/JPS59228698A/en
Priority to US06/533,986 priority patent/US4636789A/en
Priority to DE8383305504T priority patent/DE3379612D1/en
Priority to CA000437139A priority patent/CA1211874A/en
Priority to EP83305504A priority patent/EP0106550B1/en
Publication of JPS59228698A publication Critical patent/JPS59228698A/en
Publication of JPH0114594B2 publication Critical patent/JPH0114594B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 発明の技術分野 この発明は、例えばEL表示パネルのようなマトリクス
表示素子の駆動方法に関し、さらに詳細には素子ごとの
発光輝度のバラツキを軽減する駆動方法に関するもので
ある。
TECHNICAL FIELD OF THE INVENTION The present invention relates to a method of driving a matrix display element such as an EL display panel, and more particularly to a method of driving a matrix display element such as an EL display panel, and more particularly to a method of driving a matrix display element such as an EL display panel. .

従来技術と問題点 ここで、マトリクス表示素子の1つとして知られるEL
表示パネルを例に説明を進める。
Prior art and problems Here, we will discuss EL, which is known as one of matrix display elements.
The explanation will proceed using a display panel as an example.

EL表示パネルは、マンガンを添加した硫化亜鉛(Zn
S:Mn)の発光層の両側を絶縁膜でサンドイッチ状に
はさみ、さらにその両側にマトリックス配列の走査電極
とデータ電極とを設けた基本構造を持つ一方、一般には
ACIJフレッシー駆動がなされる。そのための駆動回
路の構成の1例を第1図に示す。
EL display panels are made of zinc sulfide (Zn) with manganese added.
It has a basic structure in which a light-emitting layer (S:Mn) is sandwiched between insulating films on both sides, and scan electrodes and data electrodes arranged in a matrix are provided on both sides, and ACIJ flexible drive is generally used. An example of the configuration of a drive circuit for this purpose is shown in FIG.

図において、データ用ライントライノ<DDは、各デー
タ電極D1〜D100O対応に組となった駆動用トラン
ジスタQ1.Q2で構成され、それら各入力端子(al
、帽)+(a2+N2)・・・には、互に相反するデー
タが与えられる〇一方、走査用ライントライバSDは、
各走を電4ir、BS+〜5100[+対応に駆動用ト
ランジスタQ3.Q4が設けられている。
In the figure, the data line trino<DD is the driving transistor Q1. Q2, each input terminal (al
, cap)+(a2+N2)... are given mutually contradictory data〇On the other hand, the scanning line driver SD is
Each trace is connected to a voltage of 4ir, BS+ to 5100[+ corresponding to a driving transistor Q3. Q4 is provided.

そして、この各ml ’IJ用トランジスタQ3.Q4
の入力端子(b++ bt)、(b2+ b2)・・・
に走査用データが与えられ、順次そのトランジスタが駆
動され、その走査電極S1HS2+・・・にアースを供
給してゆく0尚、選択されなかった即ち、アースの与え
られなかった走査電極には、電源SSより電圧Vsのパ
ルスが与えられる。
Then, each ml' IJ transistor Q3. Q4
input terminals (b++ bt), (b2+ b2)...
Scan data is given to the transistors, and the transistors are sequentially driven to supply ground to the scan electrodes S1HS2+... A pulse of voltage Vs is given from SS.

この様に、順次走査電極Sl l S21・・・・・が
選択駆動されるなかにあって、各走査電極SI、S2.
・・・・が選択される度に、第1の′a源シライン11
介してノくイアスミ源PSより電圧Vpのバイアスズく
パルスが供給されると共に、図示せざる制御装置より選
択された走査電lAs1ts2+・・・・に対応した表
示用データが入力端子Ca1lal)、(a21a2)
l””に与えられる。
In this way, while the scanning electrodes SI, S21, . . . are sequentially selectively driven, each scanning electrode SI, S2, .
Each time ... is selected, the first 'a source line 11
A bias voltage pulse of voltage Vp is supplied from the Asumi source PS through the input terminals Cal1al), (a21a2), and display data corresponding to the scanning voltage lAs1ts2+ selected by the control device (not shown) is input to the input terminals Cal1al) and (a21a2). )
l”” is given.

即ち、発光させたい場合は論理値(1,0)が、非発光
の場合は(0,1)が各入力端子(a++a+L(a2
1 :”2L ・・・に与えられる。
In other words, if you want to emit light, the logical value (1, 0) is used, and if you do not want to emit light, (0, 1) is the logic value of each input terminal (a++a+L(a2
1: “Given to 2L...

その結果、発光させたいデータ電=D、、D2.・・・
・には、第2の電源ライン12を介してデータ電源DS
より電圧VDのデータパルスVDがバイアスパルスVp
に重畳されて供給される0そこで、表示パネルDISP
上では、選択された走査電極、即ち、アースの与えられ
た走査電極と、データパルスVDが重畳されたデータ電
極との交点の表示セルのみが発光する。
As a result, the data voltages to be emitted = D, , D2. ...
・A data power supply DS is provided via the second power supply line 12.
The data pulse VD of the voltage VD becomes the bias pulse Vp.
0 superimposed on and supplied to the display panel DISP
In the above, only the display cell at the intersection of the selected scan electrode, that is, the grounded scan electrode and the data electrode on which the data pulse VD is superimposed, emits light.

かかる動作は、順次走査電極S1.S2・・・と行われ
、最後の走査電極5100Oが選択駆動されると、次ニ
ハ、リフレッシ−電源RSよりリフレッシュ・くルスV
Rが与えられる。
Such an operation is performed by sequentially scanning electrodes S1. S2... is carried out, and when the last scan electrode 5100O is selectively driven, the refresh pulse V is generated from the refresh power supply RS next day.
R is given.

これにより、発光した表示セルの発光層に蓄積されてい
た電荷が、上記発光時とは逆方向に流れ、発光した表示
セルのみが伺ひ発光する。
As a result, the charge accumulated in the light-emitting layer of the display cell that has emitted light flows in the opposite direction to that at the time of light emission, and only the display cell that has emitted light emit light.

尚、ここで、各表示セルの発光特性は、第2図に示すも
のであり、バイアスパルスVpが加えられただけでは、
低輝度レベルLDLか得られず、目視ではほとんど変化
がない。これに対し、データパルスVDが加わると高輝
度レベルLSになり明るく輝く表示効果が得られる。
Note that the light emitting characteristics of each display cell are shown in FIG. 2, and only by applying the bias pulse Vp,
A low luminance level LDL was not obtained, and there was almost no change in visual observation. On the other hand, when the data pulse VD is added, the brightness level becomes high LS and a bright and shining display effect is obtained.

さて、かかる表示パネルDISPは、薄壓構造を活して
犬型衣示パネルへの適用が試みられているが、データ’
tJMr’ll D 1〜D1oooに酸化スズと酸化
インジウムとの混合よシなる透明電極を用いているだめ
その材料が持つ茜抵抗性質に起因し、データ用ライント
ライバDDから見てそれに近い表示セルと遠い表示セル
との同でそのセル印加電圧波形の立上が9特性に差が生
じて発光輝度が異なるという問題があった。
Now, attempts have been made to apply such a display panel DISP to a dog-shaped display panel by taking advantage of its thin bottle structure, but data
tJMr'll D 1 to D1ooo use a transparent electrode made of a mixture of tin oxide and indium oxide.Due to the red resistance property of the material, the display cell is similar to that when viewed from the data line driver DD. There is a problem in that the rise of the voltage waveform applied to the cell differs in characteristics between the display cell and the distant display cell, resulting in a difference in luminance.

かかる従来の問題を第3図〜第6図を参照して詳細に説
明する。
Such conventional problems will be explained in detail with reference to FIGS. 3 to 6.

第3囚はパネルの模式図を示している。址だ第4図はデ
ータ電!D+を駆動するデータ用ライントライバからみ
た1駆動負荷の等価回路図であり、1つのデータ用ライ
ントライバからみた負荷が最大になる場合を表わしてい
る。きらに第5図はこのときのバイアス電海からみた駆
動負荷の等価回路図である。
Prisoner 3 shows a schematic diagram of the panel. Figure 4 is data electricity! It is an equivalent circuit diagram of one drive load seen from the data line driver that drives D+, and represents the case where the load seen from one data line driver is maximum. Figure 5 is an equivalent circuit diagram of the driving load seen from the bias voltage at this time.

これらの図において、1は基板、snはデータ電源に最
も近い表示セル(以下、パネル内最近セルと記す)、S
fはデータ電源から最も遠い表示セル(以下、パネル内
最遠セルと記すL  rdは1セル当りのデータ電源に
おける抵抗値、CSUセル容量を示している。
In these figures, 1 is the substrate, sn is the display cell closest to the data power supply (hereinafter referred to as the nearest cell in the panel), and S
f is the display cell farthest from the data power supply (hereinafter referred to as the farthest cell in the panel). rd indicates the resistance value in the data power supply per cell and the CSU cell capacity.

第4図から明らかなようにデータ用ライントライバから
みた負荷は、パネル電・;水抵抗とパネルセル容量から
なるRCの梯子形回路であるため、データ用ライントラ
イバに近い部位と遠い部位ではドライバからみたIR時
定数に大きな差異が生じる。さらにドライバに遠い部位
におけるCR時定数について、データ用ライントライバ
がらみだ場合と、第5図のバイアス電源から与た場合を
比べると前者の時定数が非常に大きいことが分かる。
As is clear from Figure 4, the load seen from the data line driver is an RC ladder circuit consisting of panel electric/water resistance and panel cell capacitance, so there are parts near and far from the data line driver. A large difference occurs in the IR time constant seen from the driver. Furthermore, regarding the CR time constant at a portion far from the driver, when comparing the case where the data line driver is involved and the case where it is applied from the bias power supply shown in FIG. 5, it can be seen that the time constant in the former is extremely large.

即ち、前者の場合、10002・rd−Cs/2となり
、後者の場合は、1000・rd−csとなる。
That is, in the former case, it is 10002·rd-Cs/2, and in the latter case, it is 1000·rd-cs.

これによシ、第6図に示すパルス波形となる。This results in a pulse waveform shown in FIG.

即ち、データ電極D1にデータ用ライントライバカラ供
給した(a)のデータパルスVDとバイアス電源から供
給した(d)のバイアスパルスVpは、ドライバから近
い側の電極部位では互いに(b)と(e)の如くほぼ同
じ立上がシを打つパルスとして印加されるが、それから
遠い電極の部位では(e)と(f)の如く、データパル
スVDのみが立上がシの非常になまっ7’Cパルスとし
て印加されることになる。
That is, the data pulse VD of (a) supplied to the data electrode D1 by the data line tri-baccara and the bias pulse Vp of (d) supplied from the bias power supply are in contact with each other (b) and (e) at the electrode portion closer to the driver. ), the data pulse VD is applied as a pulse with almost the same rising edge, but in the farthest part of the electrode, as shown in (e) and (f), only the data pulse VD has a very rounded rising edge (7'C). It will be applied as a pulse.

ここで、データ電極および走査電極にパルス電位が与え
られるのは表示セルに蓄積された分極電荷をパルスとパ
ルスの間の期間で放電させるためである。そのため(g
)および(i)に示す走査電極s1および5loooの
走電電圧パルスVs H、Vs+oooとの合成により
加わる(j)のパネル内最近セルSnの電圧波形PSn
と昨)のパネル内最遠セルSfの電圧波形PSfとでは
発光電位の立上がシに著しい差異が現われ、特に最遠セ
ルSfの場合は発光させるに充分な電圧が得られ難くな
って最近セルSnよシも発光輝度が低下し、結果的に全
表示セルにまたがって発光輝度がバラツクという欠点を
生じていた。
Here, pulse potentials are applied to the data electrodes and the scan electrodes in order to discharge the polarized charges accumulated in the display cells in the period between the pulses. Therefore (g
) and the voltage waveform PSn of the nearest cell Sn in the panel in (j) added by combining the running voltage pulses Vs H, Vs+ooo of the scanning electrodes s1 and 5looo shown in (i).
There is a significant difference in the rise of the light emitting potential between the voltage waveform PSf of the farthest cell Sf in the panel and the voltage waveform PSf of the farthest cell Sf in the panel, and especially in the case of the farthest cell Sf, it has recently become difficult to obtain sufficient voltage to cause light emission. The luminance of the cell Sn also decreased, resulting in a disadvantage that the luminance of the luminance varied across all the display cells.

尚、図中T1は書込みサイクル、T2はリフレッシュサ
イクルを示す。
In the figure, T1 indicates a write cycle, and T2 indicates a refresh cycle.

そして、このような問題は電極制料を同じとしても電極
の長さや大きさを異ならせた場合、(例えば長い電極で
は高抵抗を1することになる)同じように生ずる。
Such a problem occurs in the same way when the length and size of the electrodes are different even if the electrode material is the same (for example, a long electrode will have a high resistance of 1).

発明の目的 この発明は、以上のような状況から、マトリクス表示素
子の発光輝度のバラツキを軽減する駆動法を提供しよう
とするものである。
Purpose of the Invention In view of the above-mentioned circumstances, it is an object of the present invention to provide a driving method that reduces variations in luminance of light emitted from matrix display elements.

発明の構成 本発明は上記目的を達成するため、表示媒体層および該
表示媒体層と容量的に結合したマ) IJクス配列の定
歪電極ならびにデータ電極を刹し、各電極の交点部の表
示セルに両電極から所定の表示用電圧を印加して電気光
学的表示効果を得るマトリクス表示装置において、前記
走査電極には各電極をj順次選択的に基準電位に接続す
るための走査用ドライバを設け、前記データ電極には複
数のデータ電極に共通にバイアス電圧を与える第1の手
段と、表示セルを発光させるか否に応じた電圧を与える
第2の手段とを設け、走査電極とデータ電極のうち、い
ずれが高抵抗かによって第1の手段又は第2の手段より
データ電極に与える電圧印加立ち上り時期を他方の手段
に比べ先行させたことを特徴としたものであり更には、
同一データ電極上の隣接した表示セルを発光させる際、
電圧印加立ち上り時期を先行させた第1又は第2の手段
より、連続して電圧全印加することを特徴とするマトリ
クス表示パネルの駆動方法を提供したものである。
Structure of the Invention In order to achieve the above object, the present invention includes a display medium layer, a constant strain electrode and a data electrode in an IJ array that are capacitively coupled to the display medium layer, and a display at the intersection of each electrode. In a matrix display device that obtains an electro-optical display effect by applying a predetermined display voltage to the cell from both electrodes, the scanning electrode is provided with a scanning driver for selectively connecting each electrode to a reference potential in sequence. The data electrode is provided with a first means for applying a common bias voltage to a plurality of data electrodes, and a second means for applying a voltage depending on whether or not to cause the display cell to emit light. Depending on which of these means has a higher resistance, the rise time of the voltage applied to the data electrode is made earlier than that of the other means by the first means or the second means, and furthermore,
When making adjacent display cells on the same data electrode emit light,
The present invention provides a method for driving a matrix display panel, characterized in that the full voltage is continuously applied using the first or second means in which the voltage application rise timing is advanced.

発明の実施例 以下、この発明の1実施例につき第7図の回路例および
第8図の駆動電圧波形を参照して詳しく説明する。
Embodiment of the Invention Hereinafter, one embodiment of the present invention will be described in detail with reference to the circuit example shown in FIG. 7 and the drive voltage waveform shown in FIG.

ここで、第7図において、第1図と同一符号は同一機能
を示し、第1図と異なるのは、データ電源DSから(り
1、一定電圧が与えられており、駆動用トランジスタQ
1がオンの期間データ電極にはずっとその電圧が加わわ
る点と、走査用ライントライバSDでは、選択された走
査電極は基準電位、即ちアースになるが、非選択の走査
電極は電源から切シ離され、70−ティングになる点で
ある。
Here, in FIG. 7, the same symbols as in FIG. 1 indicate the same functions, and what is different from FIG.
1 is on, the voltage is applied to the data electrode all the time, and in the scanning line driver SD, the selected scanning electrode is at the reference potential, that is, the ground, but the unselected scanning electrode is disconnected from the power supply. This is the point at which the two parts are separated and become 70-tings.

そこで、この様子を第8図の電圧波形に従って説明する
Therefore, this situation will be explained according to the voltage waveform shown in FIG.

尚、第6図と同一符号は同一機能を示す。Note that the same reference numerals as in FIG. 6 indicate the same functions.

そして、前記第6図の駆動例と同じくデータ電極り、に
関連する表示セル群を選択発光させるものであるが、第
6図とはデータ用ライントライバから出力する電圧パル
ス波形が著しく異なる。すなわちかかる実施例のデータ
パルスVDは、バイアスパルスVpよりも立上がりを早
くするために1表示ライン分のアドレス(書込み)時間
(例えば16μ5ec)−ばいに加わるようなパルス幅
を持つ波形にされておシ、具体的にはバイアスパルスV
pの立上がシより8μsec先行してデータ電極に印加
されるように設定されている。
The display cell group associated with the data electrode is selectively emitted as in the driving example of FIG. 6, but the voltage pulse waveform output from the data line driver is significantly different from that of FIG. In other words, the data pulse VD in this embodiment has a waveform having a pulse width that is longer than the address (writing) time for one display line (for example, 16 μ5 ec) in order to rise faster than the bias pulse Vp. shi, specifically the bias pulse V
It is set so that the rise of p is applied to the data electrodes 8 μsec before the rise of p.

従って、パネル内最遠セルSf上のデータ電極部位に加
わるデータパルスは、(C)に示す如く立上がシがなま
るけれども対応の走査電極S 1000 に走査電圧パ
ルスVSIO(IQが印加された状態で即ち、アースが
与えられた状態で、バイアスパルスVpが与えられる時
点では所定電位に達することができる。ゆえにパネル内
最遠セルSfに加わる電圧パルスPSfは(k)に示す
如<、(J)に示すパネル内最近セルSnO印加電圧パ
ルスPSnとほぼ同形となり当該最遠セルSfを最良の
形すなわち高輝度で発光させることができる。かくして
パネル内最近セルとパネル内最遠セルとにおける発光輝
度にはほとんど差が生じないことになる。
Therefore, although the data pulse applied to the data electrode site on the farthest cell Sf in the panel has a blunted rise as shown in (C), the scan voltage pulse VSIO (IQ is applied to the corresponding scan electrode S 1000 ). In other words, when the bias pulse Vp is applied in a state where the ground is applied, the predetermined potential can be reached.Therefore, the voltage pulse PSf applied to the farthest cell Sf in the panel is as shown in (k). It has almost the same shape as the SnO applied voltage pulse PSn of the nearest cell in the panel shown in J), and the farthest cell Sf can be caused to emit light in the best form, that is, with high brightness.Thus, the light emission in the nearest cell in the panel and the farthest cell in the panel This means that there will be almost no difference in brightness.

以上の実施例では、データパルスは1セルアドレス時間
相当のパルス幅を持たせてバイアスパルスよシも大幅に
先行して立上がらせるようにしたが、その立上がり時間
をいま少し遅く設定することももちろん可能である。し
かしこの場合には同一データ電極上の隣り合う表示セル
を連続して発光させる場合、表示セル毎にデータパルス
VDによる充放電を繰返すことになるため、消費電力を
考えると好ましい波形とは言えない。したがって第7図
に示しだ如く、前後のデータパルスをつないだ成形とす
ることが駆動の低消費電力化に関して好ましい。特に実
際の文字や図形を表示す用途ではこうした表示データが
多く表出することから考えて、実用上非常に有効な成形
方式と言える。
In the above embodiment, the data pulse has a pulse width equivalent to one cell address time so that it rises significantly ahead of the bias pulse, but it is also possible to set the rise time a little later. Of course it is possible. However, in this case, if adjacent display cells on the same data electrode are made to emit light continuously, charging and discharging by the data pulse VD will be repeated for each display cell, which is not a desirable waveform in terms of power consumption. . Therefore, as shown in FIG. 7, it is preferable to connect the preceding and subsequent data pulses in order to reduce the power consumption of the drive. Especially in applications where actual characters and figures are displayed, a large amount of such display data is exposed, so it can be said that this is a very effective molding method in practice.

尚、本実施例では、データ電極が高抵抗であることを前
提に説明したが、走査電極が高抵抗である場合は、デー
タパルスとバイアスパルスの波形タイミングを逆にすれ
ば、同様に輝度のバラツキが防止できる。
Note that this example has been explained on the assumption that the data electrodes have high resistance, but if the scanning electrodes have high resistance, the luminance can be similarly changed by reversing the waveform timing of the data pulse and bias pulse. Variations can be prevented.

(f)  発明の効果 以上の説明から明らかなように、この発明の駆動方法に
よれば、パネル内最近セルとパネル内最遠セルとに印加
されるセル電圧波形をほぼ同じにして両セルはもちろん
全てのセルでの発光輝度を均一にでき、パネルの表示品
質を大幅に向上できる。また実際の文字や図形を表示す
る用途での消費電力を大幅に低減できる効果を持つ。
(f) Effects of the Invention As is clear from the above explanation, according to the driving method of the present invention, the cell voltage waveforms applied to the nearest cell in the panel and the farthest cell in the panel are made almost the same, and both cells are Of course, the luminance of all cells can be made uniform, and the display quality of the panel can be greatly improved. It also has the effect of significantly reducing power consumption when displaying actual characters and graphics.

従って、この発明を大型表示用のELパネルに適用すれ
ばきわめて有利である。
Therefore, it is extremely advantageous to apply this invention to EL panels for large displays.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の駆動回路図、第2図は表示セルの発光特
性図、第3図は、従来パネルの模式図、第4図は、デー
タ用ライントライバからみた駆動負荷の等価回路図、第
5図はバイアス電源からみた駆動負荷の等価回路図、第
6図は、従来例における駆動パルス波形図、第7図は本
発明の一実施例による駆動回路図、第8図は、その駆動
パルス波形図を示す。 図中DDはデータ用ライントライバ、SDは走査用ライ
ントライバ、DSはデータ電源、PSはバイアス電源、
R8はり7レツシー電源、DISPは表示パネル、D1
〜D100Oはデータ電極、81〜5loooは走査電
極。 −( 2り? 第4図 一641→ 菓5図
Figure 1 is a conventional drive circuit diagram, Figure 2 is a light emission characteristic diagram of a display cell, Figure 3 is a schematic diagram of a conventional panel, and Figure 4 is an equivalent circuit diagram of a drive load seen from a data line driver. , FIG. 5 is an equivalent circuit diagram of the drive load seen from the bias power supply, FIG. 6 is a drive pulse waveform diagram in the conventional example, FIG. 7 is a drive circuit diagram according to an embodiment of the present invention, and FIG. 8 is the same. A drive pulse waveform diagram is shown. In the figure, DD is a data line driver, SD is a scanning line driver, DS is a data power supply, PS is a bias power supply,
R8 beam 7 receiver power supply, DISP is display panel, D1
~D100O are data electrodes, and 81-5looo are scan electrodes. -(2ri? Figure 4-641→ Figure 5

Claims (2)

【特許請求の範囲】[Claims] (1)表示媒体層および該表示媒体層と容量的に結合し
たマトリクス配列の走査電極ならびにデータ電極を有し
、各電極の交点部の表示セルに両電極から所定の表示用
電圧を印加して電気光学的表示効果を得るマトリクス表
示装置において、前記走査電極には各電極を順次選択的
に基準電位に接続するだめの走査用ドライバを設け、前
記データ電極には複数のデータ電極に共通にバイアス電
圧を与える第1の手段と、表示セルを発光させるが否に
応じた電圧を与える第2の手段とを設け、走査電極とデ
ータ電極のうち、いずれが高抵抗かによって第1の手段
又は第2の手段よりデータ電極に与える電圧印加立ち上
り時期を他方の手段に比べ先行させたことを特徴とする
マトリクス表示パネルの駆動方法。
(1) It has a display medium layer and a matrix array of scanning electrodes and data electrodes capacitively coupled to the display medium layer, and a predetermined display voltage is applied from both electrodes to the display cell at the intersection of each electrode. In a matrix display device that obtains an electro-optical display effect, the scanning electrode is provided with a scanning driver that sequentially and selectively connects each electrode to a reference potential, and the data electrode is provided with a common bias for a plurality of data electrodes. A first means for applying a voltage and a second means for applying a voltage depending on whether or not to cause the display cell to emit light are provided. A method for driving a matrix display panel, characterized in that the voltage applied to the data electrodes is applied to the data electrodes at a higher rise timing than the other means.
(2)同一データ電極上の隣接した表示セルを発光させ
る際、電圧印加立ち上シ時期を先行させた第1又は第2
の手段より、連続して電圧を印加することを特徴とする
特許請求の範囲第1項記載のマトリクス表示パネルの駆
動方法。
(2) When causing adjacent display cells on the same data electrode to emit light, the first or second
2. A method for driving a matrix display panel according to claim 1, characterized in that a voltage is continuously applied by the means described in claim 1.
JP10386983A 1982-09-21 1983-06-10 Driving of matrix display panel Granted JPS59228698A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP10386983A JPS59228698A (en) 1983-06-10 1983-06-10 Driving of matrix display panel
US06/533,986 US4636789A (en) 1982-09-21 1983-09-20 Method for driving a matrix type display
DE8383305504T DE3379612D1 (en) 1982-09-21 1983-09-20 Method of driving a matrix type display
CA000437139A CA1211874A (en) 1982-09-21 1983-09-20 Method for driving a matrix type display
EP83305504A EP0106550B1 (en) 1982-09-21 1983-09-20 Method of driving a matrix type display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10386983A JPS59228698A (en) 1983-06-10 1983-06-10 Driving of matrix display panel

Publications (2)

Publication Number Publication Date
JPS59228698A true JPS59228698A (en) 1984-12-22
JPH0114594B2 JPH0114594B2 (en) 1989-03-13

Family

ID=14365440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10386983A Granted JPS59228698A (en) 1982-09-21 1983-06-10 Driving of matrix display panel

Country Status (1)

Country Link
JP (1) JPS59228698A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006058889A (en) * 2004-08-18 2006-03-02 Lg Electron Inc Method and apparatus for driving electroluminescence display panel

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006058889A (en) * 2004-08-18 2006-03-02 Lg Electron Inc Method and apparatus for driving electroluminescence display panel
US8159425B2 (en) 2004-08-18 2012-04-17 Lg Electronics Inc. Method and apparatus for driving an electro-luminescence display panel with an aging voltage

Also Published As

Publication number Publication date
JPH0114594B2 (en) 1989-03-13

Similar Documents

Publication Publication Date Title
KR100843179B1 (en) Electro-optical arrangement
KR890002006B1 (en) Driving method of matrix type display
CN103558720B (en) Array substrate, driving method of array substrate, and liquid crystal display
US7592991B2 (en) Light emitting device and drive method thereof
TWI288912B (en) Driving method for a liquid crystal display
US7483002B2 (en) Picture image display device and method of driving the same
JP2001142413A (en) Active matrix type display device
JPH0546952B2 (en)
TWI408648B (en) Field sequential lcd driving method
CN103026400A (en) Display device and method for driving display device
CN110879500A (en) Display substrate, driving method thereof, display panel and display device
US4893060A (en) Drive circuit for a thin-film electroluminescent display panel
JPH0746266B2 (en) Driving method and driving circuit of thin film EL display unit
JPS6395420A (en) Driving method for active matrix type liquid crystal display device
JP5035888B2 (en) Liquid crystal display device and driving method of liquid crystal display device
JP2608403B2 (en) Driving method of active matrix type liquid crystal panel
JPS59228698A (en) Driving of matrix display panel
US20110279491A1 (en) Driving method of bistable display device
JP2516462B2 (en) Active matrix liquid crystal display device
JP2516351B2 (en) Driving method of active matrix type liquid crystal panel
JP2619083B2 (en) Driving method of display device
JP3301379B2 (en) EL display device
JPH0850278A (en) Ferroelectric liquid crystal display device and its driving method in assigning intensity levels
KR102511043B1 (en) Scan Driver and Light Emitting Display Device Having the same
JP2572578B2 (en) Image display device and driving method thereof