JPH0850278A - Ferroelectric liquid crystal display device and its driving method in assigning intensity levels - Google Patents

Ferroelectric liquid crystal display device and its driving method in assigning intensity levels

Info

Publication number
JPH0850278A
JPH0850278A JP8554995A JP8554995A JPH0850278A JP H0850278 A JPH0850278 A JP H0850278A JP 8554995 A JP8554995 A JP 8554995A JP 8554995 A JP8554995 A JP 8554995A JP H0850278 A JPH0850278 A JP H0850278A
Authority
JP
Japan
Prior art keywords
pixel
liquid crystal
scan
display device
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8554995A
Other languages
Japanese (ja)
Inventor
Koji Numao
孝次 沼尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP8554995A priority Critical patent/JPH0850278A/en
Publication of JPH0850278A publication Critical patent/JPH0850278A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

PURPOSE:To diminish a driving voltage width and to improve the controllability of a display state of pixels. CONSTITUTION:This liquid crystal display device consists of so-called pixel divisions formed by interposing ferroelectric liquid crystals into the intersected parts of scanning electrodes and signal electrodes to constitute pixels and constituting one pixel by plural pieces of the partial pixels provided with plural pieces of the scanning electrodes constituting the one pixel. The liquid crystal display device is mainly constituted in the following manner: Pixel dividing means are so constituted as to make display in order of A B C at all times by setting the ratio of the line widths of the plural (>=3 pieces) scanning electrodes A:B:C constituting the one pixel to 1:NP-1:1 (N, P are both an integer of >=2); further, the means for assigning intensity levels by pixel division are so constituted as to control switching of the ferroelectric liquid crystals by simultaneously and independently impressing respectively different selection voltages independently and directly to the plural scanning electrodes and impressing respectively different voltages to the partial pixels composed of these scanning electrodes and one piece of the signal electrode.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、画素分割された強誘電
性液晶表示装置に関し、特にその装置を用いた階調表示
方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pixel-divided ferroelectric liquid crystal display device, and more particularly to a gradation display method using the device.

【0002】[0002]

【従来の技術】強誘電性液晶を用いた液晶表示装置にお
いて階調表示を行うための方法として、例えば特開平2
−96118号公報に記載されているような、1つの画
素を複数の走査電極と複数の信号電極とによって構成し
て複数の部分画素から1つの画素を構成し、各部分画素
を独立に駆動することによって1画素内の階調表示を行
う画素分割による方法がある。この手段によれば、図1
3に示すように、分割された画素の中心は動かず、隣接
する画素との不用意なペアリングが防げる。なお、同図
において、(1)〜(16)の符号は各画素の点灯・非
点灯のパターン図の表している表示階調番号である。
2. Description of the Related Art As a method for displaying gray scales in a liquid crystal display device using a ferroelectric liquid crystal, for example, Japanese Patent Laid-Open No. HEI 2
-96118, one pixel is composed of a plurality of scanning electrodes and a plurality of signal electrodes to form one pixel from a plurality of partial pixels, and each partial pixel is independently driven. Therefore, there is a method by pixel division in which gradation display within one pixel is performed. According to this means, FIG.
As shown in FIG. 3, the centers of the divided pixels do not move, and careless pairing with adjacent pixels can be prevented. In the figure, the symbols (1) to (16) are the display gradation numbers shown in the lighting / non-lighting pattern diagram of each pixel.

【0003】このような画素分割された強誘電性液晶表
示装置は、部分画素を構成する各走査線ごとに駆動回路
が設けられて1つの画素を構成する走査電極を順次走査
しながら駆動される。この場合、1つの画素の書き換え
に要される時間が、走査電極の数が増えるに従い長くな
る。例えば、画素分割されていない場合と、1画素が2
つの走査線で構成されている場合とを比較すると、後者
では要される時間が2倍となる。
In such a pixel-divided ferroelectric liquid crystal display device, a driving circuit is provided for each scanning line which constitutes a partial pixel, and is driven while sequentially scanning the scanning electrodes which constitute one pixel. . In this case, the time required to rewrite one pixel becomes longer as the number of scan electrodes increases. For example, if the pixel is not divided,
The time required for the latter is doubled when compared with the case of being composed of one scanning line.

【0004】これに対し、特開平3−189622号公
報に記載されている、駆動回路の数を減らすために複数
の走査電極を異なる抵抗を介して1つの駆動回路に接続
するような方法では、複数の走査電極が同時に選択され
ることになり、結果的に走査電極の数が増えることによ
って1つの画素を書き換えるのに要する時間が長くなる
という問題が解決される。この方法は、ITO電極の一
種の伝送線路と考え、伝送線路の抵抗が大きいほど入力
波形の位相は遅れるので、一つの画素を構成する部分画
素でも、低い抵抗を介してドライバーに接続された走査
電極上の部分画素と、高い抵抗を介してドライバーに接
続された走査電極上の部分画素とでは印加される電圧波
形が異なり、信号電極に印加する電圧波形とによって
は、両方の部分画素とも書き換えられたり、一方の部分
画素のみが書き換えられたり、両方の部分画素とも書き
換えられたりできるというものである。
On the other hand, in the method disclosed in Japanese Patent Laid-Open No. 3-189622, in which a plurality of scan electrodes are connected to one drive circuit via different resistors in order to reduce the number of drive circuits, A plurality of scan electrodes are selected at the same time, which results in an increase in the number of scan electrodes, which solves the problem that the time required to rewrite one pixel becomes long. This method is considered as a kind of transmission line of ITO electrode, and the phase of the input waveform is delayed as the resistance of the transmission line is larger, so even a partial pixel which constitutes one pixel is connected to the driver through a low resistance scanning. The applied voltage waveform is different between the partial pixel on the electrode and the partial pixel on the scanning electrode connected to the driver via a high resistance. Depending on the voltage waveform applied to the signal electrode, both partial pixels are rewritten. That is, only one partial pixel can be rewritten, or both partial pixels can be rewritten.

【0005】しかしながら、ITO電極の抵抗率という
のはけっこう高いので、低い抵抗を介してドライバーに
接続された走査電極上の部分画素でも末端の部分画素で
はかなり位相が遅れる。この末端の部分画素に印加され
る電圧波形よりも、高い抵抗を介してドライバーに接続
された走査電極の入力端の部分画素の位相が遅れるよう
にしなければパネル内で均一な階調表示が得られないの
で、この高い抵抗を介してドライバーに接続された走査
電極の末端の部分画素の位相はさらに遅れることにな
る。このため、このような方法では、この最も位相が遅
れた部分画素でも表示が出来るように走査しなければな
らないので、白黒2階調の表示をする場合に比べて走査
時間が余分に必要となってしまう。
However, since the resistivity of the ITO electrode is quite high, even in the partial pixel on the scanning electrode connected to the driver through the low resistance, the phase is considerably delayed in the partial pixel at the end. Even if the phase of the partial pixel at the input end of the scan electrode connected to the driver via the resistance higher than the voltage waveform applied to this partial pixel at the end is not delayed, uniform gray scale display can be obtained in the panel. Therefore, the phase of the partial pixel at the end of the scan electrode connected to the driver via this high resistance will be further delayed. For this reason, in such a method, it is necessary to perform scanning so that display can be performed even with the partial pixel having the most delayed phase, and thus an extra scanning time is required as compared with the case of displaying black and white two gradations. Will end up.

【0006】また、2値表示しかできない画素を用いて
K階調表示を時間分割で表示する方法として、特開昭
64−61180号公報の方法がある。この方法は、液
晶表示装置を構成する総ての走査電極を複数の組に分割
し、各々の走査電極の組を1フレーム期間でK回走査す
る。例えば、23階調表示する場合、総ての走査電極を
2組に分割し、図14の(1)(2)のように第1の組
にbit1のデータを表示し、その後、第1の組にbi
t2のデータを表示、第2の組にbit2のデータを表
示、第1の組にbit3のデータを表示、第2の組にb
it1のデータを表示、第2の組にbit3のデータを
表示し8階調を表示する。
Further, as a method of time-divisionally displaying 2 K gradation display using pixels capable of only binary display, there is a method disclosed in Japanese Patent Laid-Open No. 64-61180. In this method, all the scan electrodes constituting the liquid crystal display device are divided into a plurality of sets, and each set of scan electrodes is scanned K times in one frame period. For example, in the case of displaying 2 3 gradations, all the scanning electrodes are divided into two sets, the data of bit1 is displayed in the first set as shown in (1) and (2) of FIG. 14, and then the first set of data is displayed. To the group of
The data of t2 is displayed, the data of bit2 is displayed in the second set, the data of bit3 is displayed in the first set, and the b is displayed in the second set.
The data of it1 is displayed, the data of bit3 is displayed in the second set, and 8 gradations are displayed.

【0007】[0007]

【発明が解決しようとする課題】本発明の第1の目的
は、特開平2−96118号公報の方法に拠らず隣接す
る画素との不用意なペアリングを防ぐ画素分割方法を提
供することである。また、本発明の第2の目的は、白黒
2階調の表示をする場合と同等の走査時間で画素分割に
よる階調表示を可能とする方法を提供することである。
特に、画素分割をした液晶表示装置を複数の部分画素を
まとめて駆動する際に、駆動電圧幅をできるだけ小さく
し、さらに、画素の表示状態の制御性を良くする方法を
提供することである。更に、本発明の第3の目的は、階
調表示可能な画素を用いて特開昭64−61180号公
報による時分割階調表示方法を行う方法を提供すること
である。
SUMMARY OF THE INVENTION A first object of the present invention is to provide a pixel division method which prevents inadvertent pairing with an adjacent pixel regardless of the method disclosed in Japanese Patent Laid-Open No. 2-96118. Is. A second object of the present invention is to provide a method for enabling gradation display by pixel division in the same scanning time as in the case of displaying black and white two gradations.
In particular, it is an object of the present invention to provide a method of making a driving voltage width as small as possible and further improving controllability of a display state of a pixel when a plurality of partial pixels are collectively driven in a liquid crystal display device having divided pixels. Furthermore, a third object of the present invention is to provide a method for performing the time division gradation display method according to Japanese Patent Laid-Open No. 64-61180 using pixels capable of gradation display.

【0008】[0008]

【課題を解決するための手段】本発明は上記の諸目的を
達成するためなされたものであって、その要旨の第1の
ものは、走査電極と信号電極との交差部に強誘電性液晶
が介在されて画素が構成され、1つの画素を構成する走
査電極が複数本設けられて複数個の部分画素により1つ
の画素が構成された液晶表示装置であって、その1つの
画素を構成する複数の走査電極の線幅の比が1:NP
1:1(N、Pは共に2以上の整数)であることを特徴
とする強誘電性液晶表示装置にある。
The present invention has been made to achieve the above objects, and the first one of the gist thereof is a ferroelectric liquid crystal at the intersection of the scanning electrode and the signal electrode. A liquid crystal display device in which a pixel is formed by interposing a plurality of scanning electrodes that form one pixel, and one pixel is formed by a plurality of partial pixels, and the pixel is formed. The line width ratio of the plurality of scanning electrodes is 1: N P
A ferroelectric liquid crystal display device is characterized in that it is 1: 1 (N and P are both integers of 2 or more).

【0009】またその要旨の第2は、走査電極と信号電
極との交差部に強誘電性液晶が介在されて画素が構成さ
れ、1つの画素を構成する走査電極が複数本設けられ、
複数個の部分画素により1つの画素が構成された液晶表
示装置であって、その1つの画素を構成する複数の走査
電極へ同時に異なる電圧を独立に印加することを特徴と
する強誘電性液晶表示装置にある。
A second aspect of the invention is that a pixel is formed by interposing a ferroelectric liquid crystal at the intersection of the scanning electrode and the signal electrode, and a plurality of scanning electrodes forming one pixel are provided.
A liquid crystal display device in which one pixel is composed of a plurality of partial pixels, wherein different voltages are simultaneously and independently applied to a plurality of scan electrodes forming the one pixel. On the device.

【0010】さらに、第3の要旨は、走査電極と信号電
極との交差部に強誘電性液晶が介在されて画素が構成さ
れ、1つの画素を構成する走査電極が複数本設けられて
複数個の部分画素により1つの画素が構成された液晶表
示装置であって、その1つの画素を構成する複数の走査
電極の線幅の比が1:NP−1:1(N、Pは共に2以上
の整数)である強誘電性液晶表示装置の、強誘電性液晶
として負の誘電異方性を有するものを用い、1つの画素
を構成する複数本の走査電極に該走査電極ごとに異なる
波形の電圧を同時に印加し、上記走査電極に対応する信
号電極には、対応する部分画素に印加される電圧波形が
該部分画素の表示状態を変化させる場合には同極の連続
パルス波形となり、該部分画素の表示状態を変化させな
い場合には逆極性の連続パルス波形となるよう電圧を印
加することを特徴とする極誘電性液晶表示装置の階調表
示駆動方法にある。
Further, the third gist is that a pixel is formed by interposing a ferroelectric liquid crystal at the intersection of the scanning electrode and the signal electrode, and a plurality of scanning electrodes forming one pixel are provided. Is a liquid crystal display device in which one pixel is configured by the partial pixels, and the line width ratio of a plurality of scanning electrodes configuring the one pixel is 1: N P -1: 1 (N and P are both 2 In the ferroelectric liquid crystal display device having the above integer), a ferroelectric liquid crystal having a negative dielectric anisotropy is used, and a plurality of scan electrodes forming one pixel have different waveforms for each scan electrode. Voltage is simultaneously applied to the signal electrode corresponding to the scanning electrode, the voltage waveform applied to the corresponding partial pixel becomes a continuous pulse waveform of the same polarity when the display state of the partial pixel is changed, Reverse polarity when the display state of partial pixels is not changed In the method for driving gradation display of a polar dielectric liquid crystal display device, a voltage is applied so as to form a continuous pulse waveform.

【0011】また、第4の要旨としては、走査電極と信
号電極との交差部に強誘電性液晶が介在されて画素が構
成され、1つの画素を構成する走査電極が複数本設けら
れ、複数個の部分画素により1つの画素が構成された液
晶表示装置であって、その1つの画素を構成する複数の
走査電極へ同時に異なる電圧を独立に印加する強誘電性
液晶表示装置の、強誘電性液晶として負の誘電異方性を
有するものを用い、1つの画素を構成する複数本の走査
電極に該走査電極ごとに異なる波形の電圧を同時に印加
し、上記走査電極に対応する信号電極には、対応する部
分画素に印加される電圧波形が該部分画素の表示状態を
変化させる場合には同極の連続パルス波形となり、該部
分画素の表示状態を変化させない場合には逆極性の連続
パルス波形となるよう電圧を印加することを特徴とする
強誘電性液晶表示装置の階調表示駆動方法にある。
As a fourth aspect, a pixel is formed by interposing a ferroelectric liquid crystal at the intersection of the scanning electrode and the signal electrode, and a plurality of scanning electrodes forming one pixel are provided. A ferroelectric liquid crystal display device in which one pixel is composed of a plurality of partial pixels, and different voltages are independently and simultaneously applied to a plurality of scanning electrodes forming the one pixel. A liquid crystal having a negative dielectric anisotropy is used, and a voltage having a different waveform is simultaneously applied to a plurality of scan electrodes constituting one pixel, and the signal electrodes corresponding to the scan electrodes are applied to the scan electrodes. , The voltage waveform applied to the corresponding partial pixel has a continuous pulse waveform of the same polarity when the display state of the partial pixel is changed, and the continuous pulse waveform of opposite polarity when the display state of the partial pixel is not changed Becomes In ferroelectric gradation display driving method of a liquid crystal display device and applying the cormorants voltage.

【0012】なお、第3、第4の要旨において、上記部
分画素に印加される電圧波形の時間成分と電圧との積
が、すべての電圧波形で同一となるほうが、DC成分が
液晶に残らないので、液晶の特性の劣化をまねかず、好
ましい。また、上記すべての強誘電性液晶表示装置なら
びにそれらの階調表示駆動方法について、M階調表示可
能な液晶表示装置を用いて、その液晶表示装置を構成す
る総ての走査電極を(1+M)/2以下の走査電極の組
に分割し、ある走査電極の組を走査した後、続けてその
走査電極の組を走査し、その後他の走査電極の組を走査
すれば、より高速の時分割階調表示が可能となるので、
好ましい。これは後述する第5の実施例となるものであ
る。
In the third and fourth aspects, when the product of the time component of the voltage waveform applied to the partial pixel and the voltage is the same for all voltage waveforms, the DC component does not remain in the liquid crystal. Therefore, it is preferable since it does not deteriorate the characteristics of the liquid crystal. Further, in all of the above ferroelectric liquid crystal display devices and their gradation display driving methods, a liquid crystal display device capable of displaying M gradations is used, and all the scan electrodes constituting the liquid crystal display device are (1 + M). If the scan electrode set is divided into scan electrode groups of ½ or less, one scan electrode set is scanned, then that scan electrode set is continuously scanned, and then another scan electrode set is scanned, the time division is performed at higher speed. Since gradation display is possible,
preferable. This is a fifth embodiment which will be described later.

【0013】本発明は先に述べた諸目的を達成するた
め、以上の如く構成されたものであるが、本発明に共通
の構成は、走査電極と信号電極との交差部に強誘電性液
晶が介在されて画素が構成され、1つの画素を構成する
走査電極が複数本設けられて複数個の部分画素により1
つの画素が構成されたいわゆる画素分割による液晶表示
装置である。
The present invention is configured as described above in order to achieve the above-mentioned various purposes. The configuration common to the present invention is that the ferroelectric liquid crystal is provided at the intersection of the scanning electrode and the signal electrode. And a plurality of scanning electrodes that form one pixel are provided to form one pixel.
This is a liquid crystal display device by so-called pixel division in which one pixel is configured.

【0014】第1の目的を達成するため本発明では、そ
の1つの画素を構成する複数(3本以上)の走査電極
A:B:Cの線幅の比を1:NP−1:1(N、Pは共
に2以上の整数)とし、常にA→B→Cの順で表示す
る。第2の目的を達成するため本発明では、複数の走査
電極へ独立して直接各々異なる選択電圧を同時に印加す
る手段を設け、それらの走査電極と一本の信号電極から
構成される部分画素へ各々異なる電圧を印加可能とし、
強誘電性液晶のスイッチングを制御する。この場合、負
の強誘電異方性を有する強誘電性液晶を用いるのが良
い。
To achieve the first object, in the present invention, the line width ratio of a plurality (three or more) of scan electrodes A: B: C forming one pixel is set to 1: N P -1: 1. (N and P are both integers of 2 or more) and are always displayed in the order of A → B → C. In order to achieve the second object, in the present invention, means for directly and simultaneously applying different selection voltages to a plurality of scan electrodes independently is provided, and a partial pixel composed of those scan electrodes and one signal electrode is provided. Different voltages can be applied,
Controls the switching of ferroelectric liquid crystals. In this case, it is preferable to use a ferroelectric liquid crystal having negative ferroelectric anisotropy.

【0015】そして、本発明のさらに好ましい構成は、
1つの画素を構成する複数本の走査電極に該走査電極ご
とに異なる波形の電圧を同時に印加し、該電圧の印加さ
れた走査電極とある信号電極とによって構成されている
部分画素のうち、任意の個数の部分画素へ表示状態を変
化させる同極性の連続パルス波形が印加され、残りの部
分画素へ表示状態を変化させない逆極性の連続パルス波
形が印加されるように、該信号電極に対応する電圧を印
加する。上記部分画素に印加される電圧波形は、画素の
表示状態に応じて各部分画素で種々の異なる波形となる
が、電圧波形の時間成分と電圧との積がすべての電圧波
形で同じにする方が好ましい。
And, a more preferable constitution of the present invention is as follows.
Voltages having different waveforms are simultaneously applied to a plurality of scan electrodes forming one pixel, and the scan electrodes to which the voltage is applied and a signal pixel electrode are used. Corresponding to the signal electrodes so that continuous pulse waveforms of the same polarity that change the display state are applied to the same number of partial pixels and continuous pulse waveforms of the opposite polarity that do not change the display state are applied to the remaining partial pixels. Apply voltage. The voltage waveform applied to the above-mentioned partial pixel has various different waveforms in each partial pixel according to the display state of the pixel, but the product of the time component of the voltage waveform and the voltage should be the same for all voltage waveforms. Is preferred.

【0016】更に、第3の目的を達成するため本発明で
は、上記方法等で1つの画素へM階調表示可能とした液
晶表示装置を用いて、その装置を構成する総ての走査電
極を(1+M)/2以下の走査電極の組に分割し、ある
走査電極の組を時間t=0〜T0の間に走査し、続けて
その走査電極の組を時間t=T0〜2T0の間に走査し、
その後他の走査電極の組を同様に走査し、再びその走査
電極の組を時間MT0+T0〜MT0+2T0の間に走査す
る。
Further, in order to achieve the third object, the present invention uses a liquid crystal display device capable of displaying M gray scales on one pixel by the above method and the like, and uses all the scanning electrodes constituting the device. (1 + M) / 2 is divided into the following set of scan electrodes, is a set of scan electrodes is scanned during the time t = 0 to T 0, continue the set time t = T 0 of the scanning electrodes ~2T 0 Scan between
After that, another scan electrode set is similarly scanned, and the scan electrode set is again scanned during the time period MT 0 + T 0 to MT 0 + 2T 0 .

【0017】[0017]

【作用】第1の発明によれば、1つの画素を構成する複
数(3本以上)の走査電極A:B:Cの線幅の比を1:
P−1:1(N、Pは共に2以上の整数)とし、例え
ば後述する図9のように常にA→B→Cの順で表示する
と、0、1、NP、NP+1の4つの状態が表示でき、か
つ画素Aijの表示の中心は走査電極LiAから画素Aij
重心までしか移動しない。このことにより、総ての画素
で表示の中心が同じ動きをし、隣接する画素との不用意
なペアリングが防げる。
According to the first aspect of the invention, the line width ratio of the plurality of (three or more) scan electrodes A: B: C forming one pixel is 1 :.
If N P -1: 1 (N and P are both integers of 2 or more), and if they are always displayed in the order of A → B → C as shown in FIG. 9 described later, then 0, 1, N P , and N P +1 four states can be displayed, and the display center of the pixel a ij is only moves from the scanning electrodes L iA to the center of gravity of the pixel a ij. As a result, the display center moves the same in all pixels, and careless pairing with adjacent pixels can be prevented.

【0018】第2の発明によれば、1つの画素を構成す
る複数の走査電極へ同時に異なる電圧を独立に印加でき
るので、それらの走査電極と一本の信号電極から構成さ
れる部分画素へ各々異なる電圧が印加でき、各部分画素
を構成する強誘電性液晶を別々にスイッチング可能とな
り、階調表示が可能となる。
According to the second invention, different voltages can be simultaneously applied independently to a plurality of scan electrodes forming one pixel, so that each of the partial pixels composed of those scan electrodes and one signal electrode is individually applied. Different voltages can be applied, the ferroelectric liquid crystals forming each partial pixel can be switched separately, and gradation display is possible.

【0019】特に第3、第4の発明によれば、強誘電性
液晶分子には、分子の長軸方向と垂直な自発分極PS
走査電極と信号電極との電位差から作られる電界Eとの
ベクトル積に比例した力と、分子の長軸方向と短軸方向
の誘電率の差Δεと電界Eの二乗に比例した力Fが働
く。すなわち、誘電異方性Δεが負の強誘電性液晶分子
には、 F=K0×PS×E+K1×Δε×E2 で表される力Fが働き、特定の電界EminでFが最大と
なりその両側でFは小さくなる。そして、液晶分子が一
方の安定状態から他方の安定状態へ書き換えられるに必
要とされるメモリパルス幅は、電界Eminで最小メモリ
パルス幅τminをとり、これより大きい電界ではメモリ
パルス幅は大きくなる。
According to the third and fourth aspects of the invention, the ferroelectric liquid crystal molecule has a spontaneous polarization P S perpendicular to the long axis direction of the molecule and an electric field E generated from the potential difference between the scanning electrode and the signal electrode. And a force F proportional to the square of the electric field E and the difference .DELTA..epsilon. In the dielectric constant between the long axis direction and the short axis direction of the molecule. That is, a force F expressed by F = K 0 × P S × E + K 1 × Δε × E 2 acts on the ferroelectric liquid crystal molecule having a negative dielectric anisotropy Δε, and F is given at a specific electric field E min. It becomes maximum and F becomes small on both sides. The memory pulse width required for the liquid crystal molecules to be rewritten from one stable state to the other stable state takes a minimum memory pulse width τ min at the electric field E min , and a larger memory pulse width at an electric field larger than this. Become.

【0020】負の誘電異方性を有する強誘電性液晶材料
を用いれば、画素を構成する液晶分子には画素に印加さ
れる電圧に応じて上記の力が作用し、液晶分子は特定の
電界Eminに対して最小メモリパルス幅τminを持つこと
になる。
When a ferroelectric liquid crystal material having a negative dielectric anisotropy is used, the above-mentioned force acts on the liquid crystal molecules constituting the pixel according to the voltage applied to the pixel, and the liquid crystal molecule has a specific electric field. It will have a minimum memory pulse width tau min relative to E min.

【0021】そしてさらに、画素に対して同極性の連続
パルス波形の電圧を印加すると、最初のパルスの影響で
単独パルスの場合に比べて続くパルスによって印加され
る電圧に対するメモリパルス幅と最小メモリパルス幅τ
minが小さくなり、その最小メモリパルス幅を与える電
圧Eminは大きくなる。これに対して、逆極性の連続パ
ルス波形の電圧を印加すると、単独パルスの場合に比べ
て続くパルスによって印加される電圧に対するメモリパ
ルス幅と最小メモリパルス幅τminが大きくなり、その
最小メモリパルス幅を与える電界Eminは小さくなる。
尚、上記続くパルスの極性は分子が別の安定状態へ動く
方向としている。
Further, when a voltage having a continuous pulse waveform of the same polarity is applied to the pixel, the memory pulse width and the minimum memory pulse with respect to the voltage applied by the subsequent pulse are affected by the effect of the first pulse as compared with the case of a single pulse. Width τ
min becomes smaller, and the voltage E min that gives the minimum memory pulse width becomes larger. On the other hand, when the voltage of the continuous pulse waveform with the opposite polarity is applied, the memory pulse width and the minimum memory pulse width τ min for the voltage applied by the subsequent pulse become larger than the case of the single pulse, and the minimum memory pulse The electric field E min that gives the width becomes smaller.
The polarity of the subsequent pulse is in the direction in which the molecule moves to another stable state.

【0022】図1は、同極性と逆極性の場合の最初のパ
ルスに続くパルスについての電圧値とメモリパルス幅と
の関係を説明する図である。この図に示すように、最初
のパルスの影響によってτminとEminとが上記のべたよ
うに変化することによって、同極性のパルスを印加した
場合、強誘電性液晶のメモリ状態を変化できるが、逆極
性のパルスを印加した場合、強誘電性液晶のメモリ状態
を変化させないことができる。この場合、両者のDC成
分を等しくすることが可能となるので、同一の電圧波形
を信号電極に印加した場合でも、ある選択電圧を印加し
た走査電極との間の電位差が同極性となり、別の選択電
圧を印加した走査電極との間の電位差が逆極性となり、
各部分画素が同時に所定の表示状態に駆動され、階調表
示が行われる。
FIG. 1 is a diagram for explaining the relationship between the voltage value and the memory pulse width for the pulse following the first pulse in the case of the same polarity and the opposite polarity. As shown in this figure, τ min and E min change as described above due to the influence of the first pulse, so that when a pulse of the same polarity is applied, the memory state of the ferroelectric liquid crystal can be changed. When a pulse of opposite polarity is applied, the memory state of the ferroelectric liquid crystal cannot be changed. In this case, both DC components can be made equal, so that even when the same voltage waveform is applied to the signal electrode, the potential difference between the scan electrode and a scan electrode to which a certain selection voltage is applied has the same polarity. The potential difference between the scanning electrodes to which the selection voltage is applied has the opposite polarity,
Each partial pixel is simultaneously driven to a predetermined display state, and gradation display is performed.

【0023】また、すべての電圧波形で時間成分と電圧
との積を同一とすることで、画素を構成する液晶分子に
対する直流バランスがとりやすくなる。尚、上記から理
解されるように最初のパルスに続くパルスの電圧は、逆
極性の場合のEminに対応する電圧値よりも大きくとる
のが好ましく、さらには上記続くパルスの電圧は、同極
性の場合のEminに対応する電圧値よりも小さくとるの
がより好ましい。
Further, by setting the product of the time component and the voltage to be the same for all the voltage waveforms, it becomes easy to balance the direct current with respect to the liquid crystal molecules constituting the pixel. As will be understood from the above, the voltage of the pulse following the first pulse is preferably larger than the voltage value corresponding to E min in the case of the opposite polarity, and further, the voltage of the following pulse has the same polarity. It is more preferable that the voltage value is smaller than the voltage value corresponding to E min in the case of.

【0024】さらに、本発明においては、後述する第5
の実施例として、前記第1〜第4の発明等により既にM
階調表示可能となった液晶表示装置を、その液晶表示装
置を構成する総ての走査電極を(1+M)/2以下の走
査電極の組に分割し、ある走査電極の組を時間t=0〜
0の間に走査し表示状態aとし、続けてその走査電極
の組を時間t=T0〜2T0の間に走査し表示状態bと
し、その後他の走査電極の組を同様に走査し、再びその
走査電極の組を時間MT0+T0〜MT0+2T0の間に走
査することができるものである。このようにすれば、特
開昭64−61180号公報の方法と同様な方法で、最
初に表示した状態aと次に表示した状態bの間に1:M
の重みの違いができ、M階調表示可能な液晶表示装置を
用いて、0〜MM−1までMM階調表示可能となる。
Further, in the present invention, the fifth described later.
As an embodiment of the present invention, M
A liquid crystal display device capable of gradation display is divided into scan electrode groups of (1 + M) / 2 or less for all scan electrodes constituting the liquid crystal display device, and a scan electrode group is subjected to time t = 0. ~
Scanning is performed during T 0 to display state a, then the scan electrode set is scanned during time t = T 0 to 2T 0 to display state b, and then another scan electrode set is similarly scanned. Again, the set of scan electrodes can be scanned during the time period MT 0 + T 0 to MT 0 + 2T 0 . In this way, in the same manner as the method disclosed in Japanese Patent Laid-Open No. 64-61180, the state between the first displayed state a and the next displayed state b is 1: M.
It is possible to display M M gradations from 0 to MM −1 by using a liquid crystal display device capable of displaying M gradations.

【0025】[0025]

【実施例】本発明に共通な液晶表示装置1の断面の概略
的な構成は図2の通りであり、2枚のガラス基板5a、
5bが互いに対向されて配置され、一方のガラス基板5
aの表面にはインジウム錫酸化物(以下ITOと略称す
る)等からなる透明な信号電極Sが複数本互いに平行に
配置されており、その上はSiO2等からなる透明な絶
縁膜6aで被覆されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A schematic cross-sectional structure of a liquid crystal display device 1 common to the present invention is as shown in FIG. 2, in which two glass substrates 5a,
5b are arranged to face each other, and one glass substrate 5
On the surface of a, a plurality of transparent signal electrodes S made of indium tin oxide (hereinafter abbreviated as ITO) or the like are arranged in parallel with each other, and a transparent insulating film 6a made of SiO 2 or the like is coated thereon. Has been done.

【0026】信号電極Sと対向するもう一方のガラス基
板5bの表面にはITO等からなる透明な走査電極Lが
信号電極Sと直交する向きに複数本互いに平行に配置さ
れており、その上には、SiO2等からなる透明な絶縁
膜6bで被覆されている。各絶縁膜6a、6bの上には
ラビング処理など施したポリビニルアルコール等からな
る透明な配向膜7a、7bが各々形成されている。この
2枚のガラス基板5a、5bは一部に注入口を残して封
止剤8で貼り合わされ、その注入口から配向膜7a、7
bで挟まれる空間内に真空注入等によってFLC9が導
入された後、上記注入口は封止剤8で封止される。
On the surface of the other glass substrate 5b facing the signal electrode S, a plurality of transparent scanning electrodes L made of ITO or the like are arranged in parallel to each other in a direction orthogonal to the signal electrode S, and on top of that. Is covered with a transparent insulating film 6b made of SiO 2 or the like. Transparent alignment films 7a and 7b made of polyvinyl alcohol or the like that have been subjected to a rubbing treatment are formed on the insulating films 6a and 6b, respectively. The two glass substrates 5a and 5b are bonded together with a sealant 8 leaving an injection port in part, and the alignment films 7a and 7b are injected from the injection port.
After the FLC 9 is introduced into the space sandwiched by b by vacuum injection or the like, the injection port is sealed with the sealant 8.

【0027】このようにして貼り合わせた2枚のガラス
基板5a、5bは、互いに偏光軸が直交するよう配置し
た2枚の偏光板10a、10bで挟まれる。尚、走査電
極Lと信号電極Sとの間隔は約1.5μmである。
The two glass substrates 5a and 5b thus bonded together are sandwiched by two polarizing plates 10a and 10b arranged so that their polarization axes are orthogonal to each other. The distance between the scanning electrode L and the signal electrode S is about 1.5 μm.

【0028】図3は本願の第2及び第4の発明の実施例
で用いる画素の電極構成を示す平面図である。1画素を
構成する走査電極Lは3本あり、走査電極LiA、LiB
iCで構成されており、信号電極Sは1本である。走査
電極Lには、出力端子DLiA、DLiB、DLiCを介して
走査側駆動回路が接続され、信号電極Sには、出力端子
Siを介して信号側駆動回路が接続されている。
FIG. 3 is a plan view showing an electrode structure of a pixel used in the second and fourth embodiments of the present invention. There are three scan electrodes L forming one pixel, and the scan electrodes L iA , L iB ,
It is composed of L iC and has one signal electrode S. A scan side drive circuit is connected to the scan electrode L via output terminals DL iA , DL iB , and DL iC , and a signal side drive circuit is connected to the signal electrode S via an output terminal Si.

【0029】本実施例ではFLC9として、メルク社製
SCE−8と下記構造式〔1〕で示される化合物を9:
1の割合でブレンドした液晶組成物を用い、配向膜7
a、7bとしてチッソ社製PSI−A−2101を使用
した。
In this example, as FLC9, SCE-8 manufactured by Merck & Co. and a compound represented by the following structural formula [1] were used:
Using the liquid crystal composition blended in the ratio of 1, the alignment film 7
PSI-A-2101 manufactured by Chisso Corporation was used as a and 7b.

【0030】[0030]

【化1】 Embedded image

【0031】尚、このFLC9の誘電異方性は負であ
り、この装置は第1と第2の2つの安定状態を有する。
The dielectric anisotropy of this FLC 9 is negative, and this device has two stable states, the first and second stable states.

【0032】この液晶表示装置を用いて、以下の方法で
階調表示駆動を行った。まず、走査電極は、1つの画素
を構成する3本1組の走査電極ごとに選択電圧と非選択
電圧を印加し走査する。例えば、L0A、L0B、L0Cの3
本に同時に選択電圧を印加し、残りの走査線には非選択
電圧を印加することでL0A、L0B、L0Cからなる1組を
選択し、次いで、L1A、L1B、L1Cの3本に同時に選択
電圧を印加し、残りの走査線には非選択電圧を印加する
ということを順に行う。
Using this liquid crystal display device, gradation display driving was performed by the following method. First, the scan electrode scans by applying a selection voltage and a non-selection voltage to each set of three scan electrodes forming one pixel. For example, 3 of L 0A , L 0B and L 0C
A set of L 0A , L 0B , and L 0C is selected by applying a selection voltage to the books at the same time and a non-selection voltage to the remaining scanning lines, and then selecting L 1A , L 1B , and L 1C . A selection voltage is applied to three lines at the same time, and a non-selection voltage is applied to the remaining scanning lines in order.

【0033】図4に本実施例装置のパルス幅が同じ2つ
のパルスからなる連続パルスに対するスイッチングパル
ス幅の関係を示す。横軸は前半のパルスの電圧値aV0
を示し、縦軸は後半のパルスのパルス幅t0を示す。後
半のパルスの電圧値は40Vから前半のパルスの電圧値
aV0を引いた値(40−aV0)とし、図中(O)は液
晶装置を構成するFLC分子のうち90%の領域がスイ
ッチするパルス幅を示し、(X)は10%の領域がスイ
ッチするパルス幅を示す。どちらのパルス幅も同極性か
ら逆極性に変化する付近から大きく変化し始めているこ
とが判る。
FIG. 4 shows the relationship between the switching pulse width and the continuous pulse composed of two pulses having the same pulse width in the apparatus of this embodiment. The horizontal axis represents the voltage value aV 0 of the first half pulse.
And the vertical axis represents the pulse width t 0 of the latter half pulse. The voltage value of the second half pulse is 40V minus the voltage value aV 0 of the first half pulse (40-aV 0 ), and in the figure (O), 90% of the FLC molecules constituting the liquid crystal device are switched. (X) indicates the pulse width with which 10% of the area is switched. It can be seen that both pulse widths start to change significantly from the vicinity where the same polarity changes to the opposite polarity.

【0034】このデータをもとに、以下に示すように前
半のパルス及び後半のパルスともにパルス幅を80μs
とし、スイッチングすべき液晶には図4のA点の電圧波
形が印加され、スイッチングすべきでない液晶には図4
のB点の電圧波形が印加されるようにする。
Based on this data, the pulse width of both the first half pulse and the second half pulse is 80 μs as shown below.
The voltage waveform at point A in FIG. 4 is applied to the liquid crystal to be switched, and the liquid crystal not to be switched is shown in FIG.
The voltage waveform at point B is applied.

【0035】図5はそのようにして決めた本実施例で用
いた選択電圧、非選択電圧、信号電圧及び画素に印加さ
れる電圧の電圧波形を示す図である。図中、 a00=Ve−V4=Vc−V3=Va−V2=0.8v 40−a00=Vf+V4=Vd+V3=Vb+V2=39.
2v a10=Ve−V3=Vc−V2=Va−V1=−3.2v 40−a10=Vf+V3=Vd+V2=Vb+V1=43.
2v とし、 V1=V2+4v=V3+8v=V4+12v Va=Vc+4v=Ve+8v Vf=Vd+4v=Vb+8v Ve=V4+0.8v とした。
FIG. 5 is a diagram showing voltage waveforms of the selection voltage, the non-selection voltage, the signal voltage, and the voltage applied to the pixel, which are used in this embodiment and are determined in this way. In the figure, a 0 V 0 = V e −V 4 = V c −V 3 = V a −V 2 = 0.8 v 40 −a 0 V 0 = V f + V 4 = V d + V 3 = V b + V 2 = 39.
2v a 1 V 0 = V e -V 3 = V c -V 2 = V a -V 1 = -3.2v 40-a 1 V 0 = V f + V 3 = V d + V 2 = V b + V 1 = 43.
And 2v, and a V 1 = V 2 + 4v = V 3 + 8v = V 4 + 12v V a = V c + 4v = V e + 8v V f = V d + 4v = V b + 8v V e = V 4 + 0.8v.

【0036】電圧VfとV1は任意に決められるが本実施
例ではVf=V1=25.6vとした。従って、Vd=V2
=21.6v、Vb=V3=17.6v、V4=13.6
v、Ve=14.4v、Vc=18.4v、Va=22.
4vとなる。この場合、前半のパルス電圧をaV0(−
1<a<1)、後半のパルス電圧を(1−a)V0とし
てパルス幅を同じにすることで、画素内分子の直流バラ
ンスが容易にとれるようになる。
The voltages V f and V 1 can be arbitrarily determined, but in this embodiment V f = V 1 = 25.6 v. Therefore, V d = V 2
= 21.6v, V b = V 3 = 17.6v, V 4 = 13.6
v, V e = 14.4 v, V c = 18.4 v, V a = 22.
It becomes 4v. In this case, the pulse voltage in the first half is aV 0 (-
1 <a <1), the pulse voltage of the latter half is set to (1-a) V 0 , and the pulse widths are made the same, so that the direct current balance of the molecules in the pixel can be easily achieved.

【0037】これらの電圧信号を用いて、3つの走査電
極L0A、L0B、L0Cへ互いに異なる選択電圧VCA
CB、VCCを同時に印加し、その他の走査電極へは非選
択電圧VCDを印加した。そして、信号電極S1にVSE
印加すると、3つの部分画素がすべて第1の安定状態に
書き換わり、VSFを印加するとA01AとA01Bが第1の安
定状態に書き換わり、VSGを印加するとA01Aが第1の
安定状態に書き換わり、VSHを印加するとどの部分画素
も書き換わることがなく、これによって4階調の駆動が
行われた。
Using these voltage signals, different selection voltages V CA , V CA , are applied to the three scan electrodes L 0A , L 0B and L 0C .
V CB and V CC were applied simultaneously, and the non-selection voltage V CD was applied to the other scan electrodes. When V SE is applied to the signal electrode S 1 , all three partial pixels are rewritten to the first stable state, and when V SF is applied, A 01A and A 01B are rewritten to the first stable state, and V SG When A is applied, A 01A is rewritten to the first stable state, and when V SH is applied, none of the partial pixels are rewritten, whereby four gradation driving is performed.

【0038】このような駆動が可能なのは、誘電異方性
が負の強誘電性液晶を用いた場合、強誘電性液晶分子の
メモリパルス幅が2つの連続するパルスに対して以下の
ような挙動をするからである。すなわち、同極性パルス
の場合、前半の電圧の絶対値が大きいほど後半の電圧に
対するEminは大きくなり、τminが小さくなり、逆極性
パルスの場合、前半の電圧の絶対値が大きいほど後半の
電圧に対するEminが小さくなり、τminが大きくなるか
らである。尚、上記では後半の電圧の極性は分子を他方
の安定状態(第1の安定状態)へ動かす向きであること
を前提としており、逆の場合は同極性、逆極性とも分子
は安定状態を変えない。
Such driving is possible because, when a ferroelectric liquid crystal having a negative dielectric anisotropy is used, the following behavior occurs when the memory pulse width of the ferroelectric liquid crystal molecule is two consecutive pulses. This is because That is, in the case of the same polarity pulse, the larger the absolute value of the voltage in the first half is, the larger E min is with respect to the voltage in the latter half, and the smaller τ min is. In the case of the reverse polarity pulse, the larger the absolute value of the voltage in the first half is, This is because E min with respect to the voltage decreases and τ min increases. In the above, the polarity of the voltage in the latter half is premised on the direction that the molecule moves to the other stable state (first stable state). In the opposite case, the molecule changes its stable state in both the same polarity and the opposite polarity. Absent.

【0039】各電圧のとり方は、本実施例の値以外であ
っても良く、例えば Va>Vc>Ve>0 Va+Vb=Vc+Vd=Ve+Vfa−V3=Vc−V4c−V3=Ve−V4a−V2=Vc−V3c−V2=Ve−V3a−V1=Vc−V2c−V1=Ve−V24<V3<V2<V1 との関係を満たすようにすれば良い。
The method of taking each voltage may be other than the value in this embodiment, for example, V a > V c > V e > 0 V a + V b = V c + V d = V e + V f V a −V 3 = V c -V 4 V c -V 3 = V e -V 4 V a -V 2 = V c -V 3 V c -V 2 = V e -V 3 V a -V 1 = V c -V 2 V c -V 1 = V e -V 2 V 4 <V 3 <V 2 < may be to satisfy the relation between V 1.

【0040】この場合、例えばパルス幅t0=80μs
とし、 a00=Ve−V4=0v (1−a0)V0=Vf+V4=40v−a00 a10=Ve−V3≦−4v (1−a1)V0=Vf+V3=40v−a10 としても、同様に駆動される。これが本願の第4の発明
の実施例となる。
In this case, for example, the pulse width t 0 = 80 μs
And then, a 0 V 0 = V e -V 4 = 0v (1-a 0) V 0 = V f + V 4 = 40v-a 0 V 0 a 1 V 0 = V e -V 3 ≦ -4v (1- a 1) as V 0 = V f + V 3 = 40v-a 1 V 0, is driven as well. This is an embodiment of the fourth invention of the present application.

【0041】ところで、図5の(9)〜(20)の電圧
では、画素を構成するFLC分子を第2の安定状態から
第1の安定状態へ書き換えたり、その安定状態を保持し
たりする事はできても、その画素を構成するFLC分子
を第1の安定状態から第2の安定状態へ書き換える事は
できないので以下2つの方法を用いた。
By the way, at the voltages (9) to (20) in FIG. 5, the FLC molecules constituting the pixel are rewritten from the second stable state to the first stable state, or the stable state is maintained. However, since the FLC molecules constituting the pixel cannot be rewritten from the first stable state to the second stable state, the following two methods were used.

【0042】第1の方法は、走査電極LiA、LiC、LiC
へ図5の(1)〜(3)の選択電圧VCA、VCB、VCC
印加する前に、他の走査電極LKA、LKB、LKC(k≠
i)へ図5の(1)〜(3)の選択電圧VCA、VCB、V
CCを印加している期間があるので、その期間に、走査電
圧LiA、LiB、LiCへ図6(25)の −Vh<V4 なる電圧−Vh、引き続いて −Vr<V1 なる電圧−Vrを印加する方法である。この場合、信号
電極SJへ図5の(5)〜(8)のどの電圧を印加して
いようと、走査電極LiA、LiB、LiC上の画素へは図6
の(26)〜(29)のように同極性の電圧が印加さ
れ、その走査電極LiA、LiB、LiC上の画素を構成する
FLC分子の安定状態は一方の安定状態へ書き換えられ
る。
The first method is to scan electrodes L iA , L iC and L iC.
Before applying the selection voltages V CA , V CB , and V CC of (1) to (3) in FIG. 5 to the other scan electrodes L KA , L KB , and L KC (k ≠
To i), the selection voltages V CA , V CB , and V of (1) to (3) in FIG.
Since there is a period during which the application of CC, during that period, the scan voltage L iA, L iB, -V h <V 4 becomes a voltage -V h in FIG. 6 (25) to L iC, subsequently -V r < This is a method of applying a voltage −V r of V 1 . In this case, no matter which voltage (5) to (8) in FIG. 5 is applied to the signal electrode S J , the pixels on the scan electrodes L iA , L iB , and L iC are shown in FIG.
The voltages of the same polarity are applied as in (26) to (29), and the stable state of the FLC molecules forming the pixels on the scan electrodes L iA , L iB , and L iC is rewritten to one stable state.

【0043】なお、FLC分子へ印加される電圧の直流
成分はキャンセルさせなければならないので、 Vh+Vr=Va+Vb=Vc+Vd=Ve+Vf とする方が好ましい。本実施例では−Vh=−10v、
−Vr=−30vとした。また、その他の走査電極L
1(1≠k、1≠i)へは図5の(4)のようなパルス
幅t0の Vg=(V2+V3)/2 なる電圧Vgに引き続いてパルス幅t0の電圧−Vgを印
加すれば、その走査電極上の画素AIJを構成するFLC
分子の安定状態は変化しない。本実施例ではVg=1
9.6vとした。
[0043] Since the DC component of the voltage applied to the FLC molecules must be canceled, the mutual V h + V r = V a + V b = V c + V d = V e + V f is preferred. In the present embodiment -V h = -10v,
It was -V r = -30v. In addition, other scan electrodes L
1 (1 ≠ k, 1 ≠ i) to the pulse width t 0 of V g = (V 2 + V 3) / 2 becomes following the voltage V g voltage of the pulse width t 0 as (4) in FIG. 5 If −V g is applied, the FLC that constitutes the pixel A IJ on the scan electrode
The stable state of the molecule does not change. In this embodiment, V g = 1
It was set to 9.6v.

【0044】第2の方法は、どの走査電極LKA、LKB
KCへも図5の(1)〜(3)の選択電圧VCA、VCB
CCを印加しない時間を設け、その時間で走査電極LiA
へ図7(1)のパルス幅t0の電圧−Vaに引き続いてパ
ルス幅t0の電圧−Vbを印加し、走査電極LiBへ図5
(2)のパルス幅t0の電圧−Vcに引き続いてパルス幅
0の電圧−Vdを印加し、走査電極LiCへ図5(3)の
パルス幅t0の電圧−Veに引き続いてパルス幅t0の電
圧−Vfを印加する方法である。
The second method is to determine which scan electrodes L KA , L KB ,
Selection voltage also to the L KC of Fig. 5 (1) ~ (3) V CA, V CB,
A time for which V CC is not applied is provided, and the scan electrode L iA is set for that time.
Following voltage -V a pulse width t 0 in FIG. 7 (1) by applying a voltage -V b of the pulse width t 0 to, 5 to the scanning electrodes L iB
Following the voltage -V c of the pulse width t 0 (2) by applying a voltage -V d of the pulse width t 0, the voltage -V e of the pulse width t 0 in FIG. 5 (3) to the scanning electrodes L iC This is a method of subsequently applying a voltage −V f having a pulse width t 0 .

【0045】この時、画素Aijを構成するFLC分子の
安定状態を他方の安定状態へ書き換える信号電極SJ
は、図7(5)のパルス幅t0の電圧−V4に引き続いて
パルス幅t0の電圧V4を印加し、部分画素AijA
ijB、AijCへ走査電極と信号電極との電位差である図
7の(7)、(9)、(11)の電圧を印加し、画素A
ijを構成するFLC分子の安定状態を他方の安定状態へ
書き換える。画素Aijを構成するFLC分子の安定状態
を保持する信号電極SJへは、図7(6)のパルス幅t0
の電圧−V1に引き続いてパルス幅t0の電圧V1を印加
し、画素AijA、AijB、AijCへ走査電極と信号電極と
の電位差である図7の(8)、(10)、(12)の電
圧を印加し、画素Aijを構成するFLC分子の安定状態
を保持する。選択していない走査電極LKへは、図7
(4)のパルス幅t0の電圧−Vgに引き続いてパルス幅
0の電圧Vgを印加し、その非選択電圧VCDを印加して
いる走査電極LK上の画素AKJを構成するFLC分子の
安定状態を信号電極SJへ印加する電圧によらず保持す
る。
At this time, the signal electrode S J for rewriting the stable state of the FLC molecule forming the pixel A ij to the other stable state is pulsed following the voltage −V 4 having the pulse width t 0 in FIG. 7 (5). A voltage V 4 having a width t 0 is applied to the partial pixels A ijA ,
Voltages (7), (9), and (11) in FIG. 7 which are potential differences between the scanning electrodes and the signal electrodes are applied to A ijB and A ijC , and the pixel A
The stable state of the FLC molecule forming ij is rewritten to the other stable state. The pulse width t 0 shown in FIG. 7 (6) is applied to the signal electrode S J which holds the stable state of the FLC molecules forming the pixel A ij .
Voltage -V Following 1 by applying a voltage V 1 of the pulse width t 0, the pixel A ijA, A ijB, in FIG. 7 is a potential difference between the scanning electrodes and signal electrodes to A IJC (8), (10) , (12) are applied to maintain the stable state of the FLC molecules forming the pixel A ij . The scan electrodes L K not selected are shown in FIG.
(4) a voltage V g of the pulse width t 0 is applied subsequent to the voltage -V g pulse width t 0 of, constituting pixels A KJ on the scanning electrodes are the non-selection voltage V CD is applied L K The stable state of the FLC molecule is maintained regardless of the voltage applied to the signal electrode S J.

【0046】なお、本実施例では走査電極LiBへ印加す
る図5(2)の選択電圧VCBを走査側駆動回路から直接
供給しているが、図5(2)の選択電圧VCBは図5
(1)の選択電圧VCAと図5(3)の選択電圧VCCとの
中間の電圧なので、走査電極LiBを走査電極LiAと走査
電極LiCへ容量性結合し、両端の走査電極LiA、LiC
走査側駆動回路から直接電圧を供給することにより、間
接的に走査側駆動LiBへ電圧を供給する方法もある。こ
の場合、結合容量が大きければその結合インピーダンス
は小さくなり、走査電極LiBへ印加される電圧波形はそ
れほど歪まないので、パネル内で均一な階調表示が得ら
れる。
In the present embodiment, the selection voltage V CB of FIG. 5 (2) applied to the scanning electrode L iB is directly supplied from the scanning side drive circuit, but the selection voltage V CB of FIG. 5 (2) is Figure 5
Since the voltage is an intermediate voltage between the selection voltage V CA of (1) and the selection voltage V CC of FIG. 5C, the scan electrode L iB is capacitively coupled to the scan electrode L iA and the scan electrode L iC , and the scan electrodes at both ends. There is also a method of indirectly supplying a voltage to the scanning side driving L iB by directly supplying a voltage to the scanning side driving circuit to L iA and L iC . In this case, if the coupling capacitance is large, the coupling impedance is small, and the voltage waveform applied to the scan electrode L iB is not distorted so much, so that uniform gray scale display can be obtained in the panel.

【0047】さて、誘電異方性が正の強誘電性液晶を用
いた場合、メモリパルス幅は画素への印加電圧と共に単
調減少する。このような液晶を用いて本発明のように複
数の走査電極に同時に選択電圧を印加して階調表示を行
うことも可能である。
When a ferroelectric liquid crystal having a positive dielectric anisotropy is used, the memory pulse width decreases monotonously with the voltage applied to the pixel. It is also possible to apply a selection voltage to a plurality of scanning electrodes at the same time as in the present invention using such a liquid crystal to perform gradation display.

【0048】この場合、先の実施例の図5の電圧波形の
代りに図8に示した電圧波形を用いる。図8の各電圧は Va+V1>Va+V2>Va+V3>Va+V4c+V1=Vb+V2=Va+V3c+V2=Vb+V3=Va+V4 とし、画素へパルス幅t0の電圧−Vc−V1に引き続い
てパルス幅t0の電圧Vc+V1を印加すれば、画素を構
成するFLC分子の安定状態を一方の安定状態から他方
の安定状態へ書き換えられるが、画素へパルス幅t0
電圧−Vc−V2に引き続いてパルス幅t0の電圧Vc+V
2を印加しても、画素を構成するFLC分子の安定状態
を一方の安定状態から他方の安定状態へ書き換えられな
い事が必要である。しかしながらこのような液晶ではそ
のような電圧Vc+V1と電圧Vc+V2の電位差は、先の
実施例の電圧Ve−V4と電圧Ve−V3の電位差に比べ大
きくなり駆動に大きな電圧幅が必要になり、また電圧幅
を小さくすると誤動作が増えるなどの難点があるが、実
施可能である。これが本願の第2の発明の実施例とな
る。
In this case, the voltage waveform shown in FIG. 8 is used instead of the voltage waveform shown in FIG. 5 of the previous embodiment. Each voltage of 8 V a + V 1> V a + V 2> V a + V 3> V a + V 4 V c + V 1 = V b + V 2 = V a + V 3 V c + V 2 = V b + V 3 = V and a + V 4, by applying a voltage V c + V 1 of the pulse width t 0 Following voltage -V c -V 1 pulse width t 0 to the pixel, the stable state of the FLC molecules constituting the pixel one stable Although rewritten from the state to the other stable state, the voltage V c + V pulse width t 0 Following voltage -V c -V 2 of the pulse width t 0 to the pixel
Even if 2 is applied, it is necessary that the stable state of the FLC molecule forming the pixel cannot be rewritten from one stable state to the other stable state. However, in such a liquid crystal, the potential difference between the voltage V c + V 1 and the voltage V c + V 2 is larger than the potential difference between the voltage V e −V 4 and the voltage V e −V 3 in the above-described embodiment, and driving is possible. A large voltage width is required, and if the voltage width is reduced, there are drawbacks such as increased malfunctions, but this is feasible. This is an embodiment of the second invention of the present application.

【0049】上記実施例では1つの画素を構成する信号
電極を1本としたが、これを複数本としても良く、さら
には走査電極の数を2本、または4本以上としても良
い。そこで、信号電極SjA、SjBを2:1の線幅比との
2本とし走査電極LiA、LiB、LiCの3本の走査電極の
線幅比を1:22−1:1としたのが図12(a)に示
す態様例である。この図12(a)〜(d)に示すのが
本願の第1の発明の電極構成を示す実施例となる。この
表示方法は図9に見て解る通り、同じ信号電極上の3つ
の部分画素が必ず走査電極LiA→LiB→LiCの順で暗い
表示状態から明るい表示状態へ反転され、各信号電極毎
に0、1、22、22+1の4階調表示ができる。
In the above embodiment, one signal electrode forming one pixel is used, but a plurality of signal electrodes may be used, and the number of scanning electrodes may be two or four or more. Therefore, the signal electrodes S jA and S jB have two lines with a line width ratio of 2: 1 and the line width ratio of the three scanning electrodes L iA , L iB and L iC is 1: 2 2 −1: 1 is the example of the mode shown in FIG. FIGS. 12 (a) to 12 (d) are examples showing the electrode configuration of the first invention of the present application. As shown in FIG. 9, in this display method, the three partial pixels on the same signal electrode are necessarily inverted from the dark display state to the bright display state in the order of the scanning electrodes L iA → L iB → L iC , and each signal electrode Four gradation display of 0, 1, 2 2 , 2 2 +1 can be performed for each.

【0050】この場合、予め画素Aijの部分画素を構成
するFLC分子を総て一方の安定状態とし、その後、画
素Aijを構成する3つの走査電極LiA、LiB、LiCへ図
5の(1)〜(3)の選択電圧VCA、VCB、VCCを印加
する。この時、信号電極SjAへ図5の(5)〜(8)の
電圧VSE、VSF、VSC、VSHを印加すれば、信号電極S
JB上の画素AijAB、AijBB、AijCBを用いて0、1、
4、5の4階調が表現でき、信号電極SjBへ図5の
(5)〜(8)の電圧VSE、VSF、VSG、VSHを印加す
れば、信号電極SjA上の画素AijAA、AijBA、AijCA
用いて2:8の面積比を持った部分画素を用いた場合と
同様に0、2、8、10の4階調が表現できる。
In this case, all the FLC molecules forming the partial pixels of the pixel A ij are set in one stable state in advance, and then the three scan electrodes L iA , L iB , and L iC forming the pixel A ij are formed. The selection voltages V CA , V CB and V CC of (1) to (3) are applied. At this time, if the voltages V SE , V SF , V SC , and V SH of (5) to (8) in FIG. 5 are applied to the signal electrode S jA , the signal electrode S j
0, 1, using the pixels A ijAB , A ijBB , and A ijCB on JB
4,5 can be represented is four gradations of the voltage V SE of FIG. 5 to the signal electrodes S jB (5) ~ (8 ), V SF, V SG, by applying a V SH, on signal electrodes S jA It can be similarly represented four gradations of 0,2,8,10 the case of using the fractional pixel having 8 area ratio: pixels a ijAA, a ijBA, 2 with a ijCA.

【0051】この2つの4階調表示を組み合わせれば、
図9のように信号電極SjB上の画素AijAB、AijBB、A
ijCBと信号電極SjA上の画素AijAA、AijBA、AijCA
用いて16階調が表示が可能となる。同様に、信号電極
jA、SjB、SjCを3:1:1の線幅比の3本とし、走
査電極LiA、LiB、LiCの3本の走査電極の線幅比を
1:32−1:1としたのが図12(b)の態様例であ
る。この場合も図9と同様、同じ信号電極上の3つの部
分画素が必ず走査電極LiA→LiB→LiCの順で暗い表示
状態から明るい表示状態へ反転され、各信号電極毎に
0、1、32、32+1の4階調表示ができる。
If these two 4-gradation displays are combined,
As shown in FIG. 9, the pixels A ijAB , A ijBB , and A on the signal electrode S jB are
pixels A IjAA on ijCB and signal electrodes S jA, A ijBA, 16 gradations using A IjCA becomes possible display. Similarly, the signal electrodes S jA , S jB and S jC have three line width ratios of 3: 1: 1, and the three scan electrodes L iA , L iB and L iC have a line width ratio of 1. : 3 2 -1: 1 is the example of the embodiment of FIG. 12 (b). Also in this case, as in FIG. 9, three partial pixels on the same signal electrode are necessarily inverted from the dark display state to the bright display state in the order of the scanning electrodes L iA → L iB → L iC , and 0 for each signal electrode. 4 gradation display of 1, 3 2 , 3 2 +1 is possible.

【0052】また、信号電極SjA、SjB、SjCを4:
2:1の線幅比の3本とし、走査電極LiA、LiB、LiC
の3本の走査電極の線幅比を1:23−1:1としたの
が図12(c)の態様例である。この場合も図9と同
様、同じ信号電極上の3つの部分画素が必ず走査電極L
iA→LiB→LiCの順で暗い表示状態から明るい表示状態
へ反転され、各信号電極毎に0、1、23、23+1の4
階調表示ができる。
Further, the signal electrodes S jA , S jB and S jC are set to 4:
The number of scan lines L iA , L iB , and L iC is 3 with a line width ratio of 2: 1.
In FIG. 12C, the line width ratio of the three scan electrodes is set to 1: 2 3 -1: 1. Also in this case, as in FIG. 9, the three partial pixels on the same signal electrode must be the scanning electrodes L.
iA → L iB → L iC sequentially with inverted from a dark display state to a bright display state of each signal electrode 0,1,2 3, 2 3 +1 4
Gradation display is possible.

【0053】以上の実施例を見ると、本発明は1つの画
素を構成する走査電極が3本の場合に限定されているよ
うに思えるが、信号電極SjA、SjBを2:1の線幅比の
2本とし走査電極LiA、LiB、LiC、LiD、LiE
iF、LiGの7本の走査電極の線幅比を1:22−1:
1:23−(22+1):1:22−1:1とした図12
(d)の態様例も本願の第1の発明の電極構成を示す実
施例となる。
Looking at the above embodiments, it seems that the present invention is limited to the case where the number of scanning electrodes forming one pixel is three, but the signal electrodes S jA and S jB are arranged in a 2: 1 line. With a width ratio of two, the scan electrodes L iA , L iB , L iC , L iD , L iE ,
The line width ratio of the seven scanning electrodes L iF and L iG is 1: 2 2 −1:
1: 2 3 − (2 2 +1): 1: 2 2 −1: 1 in FIG.
The example of the mode (d) is also an example showing the electrode configuration of the first invention of the present application.

【0054】このように、本願の第1の発明の電極構成
は1つの画素を構成する複数の走査電極のうち3本の走
査電極LiA、LiB、LiCの線幅比が1:MP−1:1
(M、Pは共に2以上の整数)であることに特徴があ
る。また、このように分割された走査電極に図5の駆動
波形を印加する場合が本願の第3の発明の実施例とな
る。
As described above, in the electrode configuration of the first invention of the present application, the line width ratio of the three scanning electrodes L iA , L iB , and L iC among the plurality of scanning electrodes forming one pixel is 1: M. P- 1: 1
(M and P are both integers of 2 or more). Further, the case of applying the drive waveform of FIG. 5 to the scan electrodes divided in this way is the embodiment of the third invention of the present application.

【0055】また、図9に示した方法により液晶表示装
置が既に16階調表示可能となっていれば、図10のよ
うにその液晶表示装置を構成する総ての走査電極を (1+M)/2=17/2≧8 組の走査電極の組に分割し、ある走査電極の組を時間t
=0〜T0の間に走査し、続けてその走査電極の組を時
間t=T0〜2T0の間に走査し、その後他の走査電極の
組を同様に走査し、再びその走査電極の組を時間17T
0〜18T0の間に走査すれば、特開昭64−61180
号公報の方法をM階調表示可能な液晶表示装置に適用で
き、0〜1616−1まで1616階調表示可能となる。
If the liquid crystal display device is already capable of displaying 16 gradations by the method shown in FIG. 9, all the scanning electrodes constituting the liquid crystal display device are (1 + M) / 2 = 17/2 ≧ 8 sets of scan electrode sets, and a certain scan electrode set is divided by time t
= 0 to T 0 , followed by scanning that set of scan electrodes during time t = T 0 to 2T 0 , then another set of scan electrodes in the same manner, and again that scan electrode. Time for 17T
If scanning is carried out between 0 and 18T 0 , it is disclosed in JP-A-64-61180.
No. The method of publication can be applied to M gradations displayable liquid crystal display device, a 0-16 16 -1 to 16 16 gradations can be displayed.

【0056】すなわち、図10のようにFLCパネルを
構成する総ての走査電極をG0〜G7まで8個のブロック
に分割し、時間0〜T0の間ブロックG0を走査し(図1
0では走査するブロックG0の時間0〜T0の枠に斜め実
線を入れて表現している)、時間T0〜2T0の間ブロッ
クG0を走査し、時間2T0〜3T0の間ブロックG1を走
査し、時間3T0〜4T0の間ブロックG1を走査し、…
…、時間14T0〜15T0の間ブロックG7を走査し、
時間15T0〜16T0の間ブロックG7を走査し、時間
16T0〜17T0の間はどのブロックも走査せず、再び
時間17T0〜18T0の間ブロックG0を走査し、…
…、とすれば各ブロック毎に最初に走査してから次に走
査するまでの時間と、次に走査してから再び走査するま
での時間の比を1:16とでき、1:16の時間幅で画
素が点灯できる。
[0056] That is, all of the scanning electrodes constituting the FLC panel is divided into eight blocks from G 0 ~G 7 as shown in FIG. 10, scans between blocks G 0 time 0 to T 0 (Fig. 1
0 In expresses put oblique solid line in the frame of the time 0 to T 0 of block G 0 for scanning are) scans between blocks G 0 time T 0 ~2T 0, during the time 2T 0 ~3T 0 scanning the blocks G 1, scanning between blocks G 1 time 3T 0 ~4T 0, ...
..., scanning the block G 7 during time 14T 0 to 15T 0 ,
Scans between block G 7 time 15T 0 ~16T 0, time 16T 0 between ~17T 0 Which block is also not scanning, scans between blocks G 0 again time 17T 0 ~18T 0, ...
If so, the ratio of the time from the first scan to the next scan for each block and the time from the next scan to the second scan can be set to 1:16, and the time of 1:16 Pixels can be lit in width.

【0057】透過光量は画素の面積×点灯時間なので、
図9のように1つの画素を用いて0〜15までの面積を
点灯できるなら、その画素を図10のように時分割走査
することにより、画素を構成する部分画素のうちを最初
の走査から次の走査までのT0時間に点灯する面積と、
次の走査から再び走査するまでの16T0時間に点灯す
る面積を別個に設定でき、その面積×点灯時間により0
〜255まで256階調を表示可能となる。これが本発
明における第5の実施例となる。
Since the amount of transmitted light is the area of the pixel × lighting time,
If one pixel can be used to light an area from 0 to 15 as shown in FIG. 9, the pixel is time-divisionally scanned as shown in FIG. 10 so that partial pixels forming the pixel are scanned from the first scan. The area illuminated at T 0 time until the next scan,
The lighting area can be set separately for 16T 0 hours from the next scan to the next scanning, and 0 can be set by the area x lighting time.
Up to 255 gradations can be displayed. This is the fifth embodiment of the present invention.

【0058】ところで、通常パソコン等でディスプレイ
に出力される情報信号は順次走査信号であるが、テレビ
ジョン等でディスプレイに出力される情報信号は飛び越
し走査信号である。FLCDのようにメモリ性のあるデ
ィスプレイに飛び越し走査信号をそのまま入力すると、
奇数フィールドのデータが偶数フィールドでも表示され
てしまい、動画像を表示したとき残像等が発生すること
となる。
By the way, the information signal normally output to the display of a personal computer or the like is a sequential scanning signal, but the information signal output to the display of a television or the like is an interlaced scanning signal. If an interlaced scanning signal is input as it is to a display with memory such as FLCD,
The data of the odd-numbered field is displayed even in the even-numbered field, and when a moving image is displayed, an afterimage or the like occurs.

【0059】そこで、TFT等では偶数フィールドでは
走査電極L2n、L2n+1へ走査電極L2nのデータを書き込
み、奇数フィールドでは走査電極L2n+1、L2n+2へ走査
電極L2n+1のデータを書き込む等の方法が提案されてい
る。本実施例でも同様に走査することは可能であるが、
図11のように偶数フィールドでは走査電極L2n+1を消
去しながら(図10ではブロックG0の時間0〜T0の枠
に斜め実線を入れて表現している。)走査電極L2nを書
き込み、奇数フィールドでは走査電極L2nを消去しなが
らL2n+1を書き込む方法もある。
[0059] Therefore, the scanning electrodes L 2n is an even field in TFT or the like, L 2n + 1 writes data of the scanning electrodes L 2n to the scanning electrodes L 2n + 1 is an odd field, L 2n + 2 to the scanning electrodes L 2n + Methods such as writing the data of 1 have been proposed. Although it is possible to scan in the same manner in this embodiment,
In the even field (expresses put oblique solid line in the frame of the time 0 to T 0 in FIG. 10 block G 0.) Scanning electrodes L 2n + 1 while erasing as shown in Figure 11 scanning electrodes L 2n There is also a method of writing and writing L 2n + 1 while erasing the scan electrode L 2n in the odd field.

【0060】すなわち、FLCパネルを構成する奇数番
目の走査電極G0〜G7まで8個のブロックに分割し、偶
数番目の走査電極をG8〜GFまで8個のブロックに分割
し、時間0〜T0の間ブロックG0を走査しながら、同時
にブロックG8を消去し(図11ではブロックG8の時間
0〜T0の枠に斜め破線をいれて表現している。)、時
間T0〜2T0の間ブロックG0を走査し、時間2T0〜3
0の間ブロックG1を走査しながら、同時にブロックG
9を消去し、時間3T0〜4T0の間ブロックG1を走査
し、……、時間14T0〜15T0の間ブロックG7を走
査しながら、同時にブロックGFを消去し、時間15T0
〜16T0の間ブロックG7を走査し、時間16T0〜1
7T0の間はどのブロックも走査せず、時間17T0〜1
8T0の間ブロックG8を走査しながら、同時にブロック
0を消去し、時間18T0〜19T0の間ブロックG8
走査し、……、時間31T0〜32T0の間ブロックGF
を走査しながら、同時にブロックG7を消去し、時間3
2T0〜33T0の間ブロックGFを走査し、時間33T0
〜34T0の間はどのブロックも走査せず、再び時間3
4T0〜35T0の間ブロックG0を走査しながら、同時
にブロックG8を消去し、……と駆動する方法もある。
That is, the odd-numbered scan electrodes G 0 to G 7 forming the FLC panel are divided into 8 blocks, and the even-numbered scan electrodes G 8 to G F are divided into 8 blocks. While scanning the block G 0 from 0 to T 0, the block G 8 is erased at the same time (in FIG. 11, a diagonal broken line is shown in the frame of the time 0 to T 0 of the block G 8 ). scans between blocks G 0 of T 0 ~2T 0, time 2T 0 to 3
While scanning the block G 1 during T 0, the block G 1 is simultaneously scanned.
Clear 9, scans between blocks G 1 time 3T 0 ~4T 0, ......, while scanning between block G 7 time 14T 0 ~15T 0, erase the block G F simultaneously, time 15T 0
Scans between block G 7 of ~16T 0, time 16T 0 to 1
No block is scanned during 7T 0 , and time is 17T 0 to 1
While scanning between block G 8 of 8T 0, erase the block G 0 at the same time, scanning between block G 8 time 18T 0 ~19T 0, ......, block G F for a time 31T 0 ~32T 0
Block G 7 is erased at the same time while scanning
The block G F is scanned between 2T 0 and 33T 0 at time 33T 0.
No block is scanned between ~ 34T 0 and time 3 again
There is also a method in which while scanning the block G 0 for 4T 0 to 35T 0, the block G 8 is erased at the same time, and the driving is performed.

【0061】この場合、画素を書き込むには図5の電圧
波形の組み合わせを用い、画素を消去するには図6の電
圧波形の組み合わせを用いれば、必要な走査時間は変わ
らない。また、図6の電圧波形の組み合わせにより画素
を構成するFLC分子を一方の安定状態に書き換えると
きは、その画素が暗い表示状態となることが望ましい。
In this case, if the combination of the voltage waveforms of FIG. 5 is used to write the pixel and the combination of the voltage waveforms of FIG. 6 is used to erase the pixel, the required scanning time does not change. Further, when the FLC molecule forming the pixel is rewritten to one stable state by the combination of the voltage waveforms in FIG. 6, it is desirable that the pixel be in a dark display state.

【0062】この図11の場合、液晶表示装置を構成す
る総ての走査電極を16組の走査電極へ分割したように
思えるが、本来、「時間0〜2T0の間にブロックG0
8を走査し、時間2T0〜4T0の間にブロックG0とG
8を走査し、……」とすることが可能なものをインター
レース走査に合わせて、「時間0〜T0の間にブロック
0を走査し、時間17T0〜18T0の間にブロックG8
を走査し、時間T0〜2T0の間にブロックG0を走査
し、時間18T0〜19T0の間にブロックG8を走査
し、……」としただけと理解できる。
In the case of FIG. 11, it seems that all the scan electrodes constituting the liquid crystal display device are divided into 16 sets of scan electrodes, but essentially, "in the time 0 to 2T 0 , the blocks G 0 and G are separated." 8 are scanned, and blocks G 0 and G are scanned between times 2T 0 and 4T 0.
Scanning the 8, in accordance with the interlaced scanning as it can be with ...... ", scanning the block G 0 during the" time 0 to T 0, block G 8 during the time 17T 0 ~18T 0
Scanning the scans blocks G 0 during the time T 0 ~2T 0, scanning the block G 8 during the time 18T 0 ~19T 0, can be understood only by the ...... ".

【0063】[0063]

【発明の効果】以上のように本願の第1の発明によれ
ば、図9のように隣接する画素との不用意なペアリング
を防ぐ画素分割が可能となる。また、本願の第2の発明
によれば複数の走査電極と一本の信号電極から構成され
る部分画素へ各々異なる電圧が印加でき、各部分画素を
構成する強誘電性液晶を別々にスイッチング可能とな
り、階調表示が可能となる。
As described above, according to the first invention of the present application, it is possible to perform pixel division which prevents inadvertent pairing with adjacent pixels as shown in FIG. Further, according to the second invention of the present application, different voltages can be applied to partial pixels composed of a plurality of scanning electrodes and one signal electrode, and the ferroelectric liquid crystal forming each partial pixel can be switched separately. Therefore, gradation display is possible.

【0064】特に、本発明の好ましい実施例によれば、
一つの画素が複数の走査線により構成されて画素分割さ
れた強誘電性液晶表示装置をその複数の走査線を同時に
選択して階調表示させる場合に、小さい駆動電圧幅で駆
動することが可能になり、また、階調表示の制御性を良
くすることができる。
In particular, according to a preferred embodiment of the present invention,
A ferroelectric liquid crystal display device in which one pixel is composed of a plurality of scanning lines and divided into pixels can be driven with a small drive voltage width when the plurality of scanning lines are simultaneously selected for gradation display. In addition, the controllability of gradation display can be improved.

【0065】また、液晶分子の直流バランスを良好に保
つことができる。更に、第5の実施例に示すように、本
願の第1〜第4の発明等で既にM階調表示可能となった
液晶表示装置を用いて、0〜MM−1までMM階調表示可
能となる。
Further, the direct current balance of the liquid crystal molecules can be kept good. Furthermore, as shown in the fifth embodiment, by using the liquid crystal display device which already became M gradations displayable in the first to fourth invention or the like of the present application, M M gradations to 0 to M M -1 Can be displayed.

【図面の簡単な説明】[Brief description of drawings]

【図1】誘電異方性が負の場合に、同極性のパルスと逆
極性のパルスの電圧値とメモリパルス幅との関係を示す
図である。
FIG. 1 is a diagram showing the relationship between the voltage value of a pulse of the same polarity and the pulse of the opposite polarity and the memory pulse width when the dielectric anisotropy is negative.

【図2】本発明の実施例に共通な液晶表示装置の概略構
成図である。
FIG. 2 is a schematic configuration diagram of a liquid crystal display device common to the embodiments of the present invention.

【図3】第2、第4の発明の実施例の画素部電極構成を
示す平面図である。
FIG. 3 is a plan view showing a pixel portion electrode configuration of an embodiment of the second and fourth inventions.

【図4】本発明の実施例における連続パルスに対するス
イッチングパルス幅の関係を示す図である。
FIG. 4 is a diagram showing a relationship between a switching pulse width and a continuous pulse in the embodiment of the present invention.

【図5】第3、第4の発明の好ましい実施例の電圧波形
を示す図である。
FIG. 5 is a diagram showing voltage waveforms of a preferred embodiment of the third and fourth inventions.

【図6】第3、第4の発明の実施例の選択電圧印加の前
に印加する電圧波形を示す図である。
FIG. 6 is a diagram showing voltage waveforms applied before selection voltage application in the third and fourth embodiments of the invention.

【図7】第3、第4の発明の実施例の単独で印加する電
圧波形を示す図である。
FIG. 7 is a diagram showing voltage waveforms applied independently of the third and fourth embodiments of the invention.

【図8】第2の発明の別の電圧波形を示す図である。FIG. 8 is a diagram showing another voltage waveform of the second invention.

【図9】第1の発明の実施例の16階調表示状態を説明
する図である。
FIG. 9 is a diagram illustrating a 16-gradation display state according to the embodiment of the first invention.

【図10】第5の実施例の時分割階調表示の走査タイミ
ングを説明する図である。
FIG. 10 is a diagram illustrating scanning timing of time division gray scale display according to a fifth embodiment.

【図11】第5の実施例の第2の時分割階調表示の走査
タイミングを説明する図である。
FIG. 11 is a diagram illustrating scanning timing of second time division gray scale display according to the fifth embodiment.

【図12】(a)〜(d)は、第1の発明の実施例の画
素部電極構成の態様例を示す平面図である。
12A to 12D are plan views showing an example of the configuration of the pixel electrode of the embodiment of the first invention.

【図13】従来の画素分割方法の一例を模式的に示す説
明図である。
FIG. 13 is an explanatory diagram schematically showing an example of a conventional pixel division method.

【図14】従来の時分割方法の一例を模式的に示す説明
図である。
FIG. 14 is an explanatory diagram schematically showing an example of a conventional time division method.

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 走査電極と信号電極との交差部に強誘電
性液晶が介在されて画素が構成され、1つの画素を構成
する走査電極が複数本設けられて複数個の部分画素によ
り1つの画素が構成された液晶表示装置であって、 その1つの画素を構成する複数の走査電極の線幅の比が
1:NP−1:1(N、Pは共に2以上の整数)であるこ
とを特徴とする強誘電性液晶表示装置。
1. A pixel is formed by interposing a ferroelectric liquid crystal at an intersection of a scanning electrode and a signal electrode, a plurality of scanning electrodes forming one pixel are provided, and one pixel is formed by a plurality of partial pixels. A liquid crystal display device including pixels, wherein a ratio of the line widths of a plurality of scanning electrodes forming one pixel is 1: N P -1: 1 (N and P are both integers of 2 or more). A ferroelectric liquid crystal display device characterized by the above.
【請求項2】 走査電極と信号電極との交差部に強誘電
性液晶が介在されて画素が構成され、1つの画素を構成
する走査電極が複数本設けられ、複数個の部分画素によ
り1つの画素が構成された液晶表示装置であって、 その1つの画素を構成する複数の走査電極へ同時に異な
る電圧を独立に印加することを特徴とする強誘電性液晶
表示装置。
2. A pixel is formed by interposing a ferroelectric liquid crystal at an intersection of a scanning electrode and a signal electrode, a plurality of scanning electrodes constituting one pixel are provided, and one pixel is formed by a plurality of partial pixels. A liquid crystal display device having pixels, wherein a different voltage is independently and simultaneously applied to a plurality of scan electrodes forming one pixel.
【請求項3】 走査電極と信号電極との交差部に強誘電
性液晶が介在されて画素が構成され、1つの画素を構成
する走査電極が複数本設けられて複数個の部分画素によ
り1つの画素が構成された液晶表示装置であって、 その1つの画素を構成する複数の走査電極の線幅の比が
1:NP−1:1(N、Pは共に2以上の整数)である強
誘電性液晶表示装置の、 強誘電性液晶として負の誘電異方性を有するものを用
い、 1つの画素を構成する複数本の走査電極に該走査電極ご
とに異なる波形の電圧を同時に印加し、上記走査電極に
対応する信号電極には、対応する部分画素に印加される
電圧波形が該部分画素の表示状態を変化させる場合には
同極の連続パルス波形となり、該部分画素の表示状態を
変化させない場合には逆極性の連続パルス波形となるよ
う電圧を印加することを特徴とする極誘電性液晶表示装
置の階調表示駆動方法。
3. A pixel is formed by interposing a ferroelectric liquid crystal at an intersection of a scanning electrode and a signal electrode, a plurality of scanning electrodes forming one pixel are provided, and one pixel is formed by a plurality of partial pixels. A liquid crystal display device including pixels, wherein a ratio of the line widths of a plurality of scanning electrodes forming one pixel is 1: N P -1: 1 (N and P are both integers of 2 or more). A ferroelectric liquid crystal display device having a negative dielectric anisotropy is used as a ferroelectric liquid crystal, and different waveform voltages are simultaneously applied to a plurality of scan electrodes forming one pixel. , The signal electrode corresponding to the scan electrode has a continuous pulse waveform of the same polarity when the voltage waveform applied to the corresponding partial pixel changes the display state of the partial pixel, and the display state of the partial pixel is changed. If it is not changed, a continuous pulse waveform of opposite polarity Gradation display driving method of the electrode ferroelectric liquid crystal display device comprising applying a so that voltage.
【請求項4】 走査電極と信号電極との交差部に強誘電
性液晶が介在されて画素が構成され、1つの画素を構成
する走査電極が複数本設けられ、複数個の部分画素によ
り1つの画素が構成された液晶表示装置であって、 その1つの画素を構成する複数の走査電極へ同時に異な
る電圧を独立に印加する強誘電性液晶表示装置の、 強誘電性液晶として負の誘電異方性を有するものを用
い、 1つの画素を構成する複数本の走査電極に該走査電極ご
とに異なる波形の電圧を同時に印加し、上記走査電極に
対応する信号電極には、対応する部分画素に印加される
電圧波形が該部分画素の表示状態を変化させる場合には
同極の連続パルス波形となり、該部分画素の表示状態を
変化させない場合には逆極性の連続パルス波形となるよ
う電圧を印加することを特徴とする強誘電性液晶表示装
置の階調表示駆動方法。
4. A pixel is formed by interposing a ferroelectric liquid crystal at an intersection of a scanning electrode and a signal electrode, a plurality of scanning electrodes forming one pixel are provided, and a plurality of partial pixels form one pixel. A liquid crystal display device having pixels, wherein a ferroelectric liquid crystal display device in which different voltages are simultaneously and independently applied to a plurality of scan electrodes forming one pixel has a negative dielectric anisotropy as a ferroelectric liquid crystal. Having a property of applying a voltage having a different waveform to each of the plurality of scan electrodes forming one pixel at the same time, and applying the voltage to the signal electrode corresponding to the scan electrode to the corresponding partial pixel. The voltage is applied so that the voltage waveform is a continuous pulse waveform of the same polarity when the display state of the partial pixel is changed, and is a continuous pulse waveform of the opposite polarity when the display state of the partial pixel is not changed. That A method for driving gradation display of a characteristic ferroelectric liquid crystal display device.
【請求項5】 上記部分画素に印加される電圧波形の時
間成分と電圧との積が、すべての電圧波形で同一となる
ことを特徴とする請求項3および4記載の強誘電性液晶
表示装置の階調表示駆動方法。
5. The ferroelectric liquid crystal display device according to claim 3, wherein the product of the time component of the voltage waveform applied to the partial pixel and the voltage is the same for all voltage waveforms. Driving method of gradation display.
【請求項6】 M階調表示可能な液晶表示装置を用い
て、 その液晶表示装置を構成する総ての走査電極を(1+
M)/2以下の走査電極の組に分割し、ある走査電極の
組を走査した後、続けてその走査電極の組を走査し、そ
の後他の走査電極の組を走査するよう構成されてなるこ
とを特徴とする請求項1および2記載の強誘電性液晶表
示装置。
6. A liquid crystal display device capable of M gray scale display is used, and all scan electrodes constituting the liquid crystal display device are (1+
M) / 2 or smaller scan electrode groups, and scan one scan electrode group, then scan that scan electrode group, and then scan another scan electrode group. The ferroelectric liquid crystal display device according to claim 1 or 2, wherein
【請求項7】 M階調表示可能な液晶表示装置を用い
て、 その液晶表示装置を構成する総ての走査電極を(1+
M)/2以下の走査電極の組に分割し、ある走査電極の
組を走査した後、続けてその走査電極の組を走査し、そ
の後他の走査電極の組を走査することを特徴とする請求
項3、4および5記載の強誘電性液晶表示装置の階調表
示駆動方法。
7. A liquid crystal display device capable of M gray scale display is used, and all the scanning electrodes constituting the liquid crystal display device are (1+
M) / 2 or less scan electrode groups, and scan one scan electrode group, then scan that scan electrode group, and then scan another scan electrode group. A gradation display driving method for a ferroelectric liquid crystal display device according to claim 3, 4, or 5.
JP8554995A 1994-06-01 1995-04-11 Ferroelectric liquid crystal display device and its driving method in assigning intensity levels Pending JPH0850278A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8554995A JPH0850278A (en) 1994-06-01 1995-04-11 Ferroelectric liquid crystal display device and its driving method in assigning intensity levels

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6-120324 1994-06-01
JP12032494 1994-06-01
JP8554995A JPH0850278A (en) 1994-06-01 1995-04-11 Ferroelectric liquid crystal display device and its driving method in assigning intensity levels

Publications (1)

Publication Number Publication Date
JPH0850278A true JPH0850278A (en) 1996-02-20

Family

ID=26426555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8554995A Pending JPH0850278A (en) 1994-06-01 1995-04-11 Ferroelectric liquid crystal display device and its driving method in assigning intensity levels

Country Status (1)

Country Link
JP (1) JPH0850278A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6137463A (en) * 1997-06-20 2000-10-24 Sharp Kabushiki Kaisha Liquid crystal device and method of addressing a liquid crystal device
US6177919B1 (en) 1996-06-07 2001-01-23 Sharp Kabushiki Kaisha Passive-matrix type liquid crystal display apparatus and drive circuit thereof with single analog switch/adjusted scanning voltage based operation
US6271820B1 (en) 1997-05-20 2001-08-07 Harald Reinhart Bock Light modulating devices
JP2001350454A (en) * 2000-06-09 2001-12-21 Hitachi Ltd Display device
US6535191B1 (en) 1999-03-29 2003-03-18 Sharp Kabushiki Kaisha Liquid crystal display device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177919B1 (en) 1996-06-07 2001-01-23 Sharp Kabushiki Kaisha Passive-matrix type liquid crystal display apparatus and drive circuit thereof with single analog switch/adjusted scanning voltage based operation
US6271820B1 (en) 1997-05-20 2001-08-07 Harald Reinhart Bock Light modulating devices
US6137463A (en) * 1997-06-20 2000-10-24 Sharp Kabushiki Kaisha Liquid crystal device and method of addressing a liquid crystal device
US6535191B1 (en) 1999-03-29 2003-03-18 Sharp Kabushiki Kaisha Liquid crystal display device
JP2001350454A (en) * 2000-06-09 2001-12-21 Hitachi Ltd Display device

Similar Documents

Publication Publication Date Title
EP0866441B1 (en) Method of driving a liquid crystal display device using 8 voltage levels
US7102603B2 (en) Liquid crystal display and method of driving the same
EP0229647A2 (en) Liquid crystal matrix driving method
JPH04362990A (en) Method for driving liquid crystal electrooptic element
JPH01134346A (en) Ferrodielectric liquid crystal display device, driving thereof and generation of drive waveform
US20060145993A1 (en) Cholesteric liquid crystal display apparatus and method for driving cholesteric liquid crystal display device
US5614924A (en) Ferroelectric liquid crystal display device and a driving method of effecting gradational display therefor
KR20020081030A (en) Driving method of liquid crystal display device and liquid crystal display device
EP1586936A1 (en) Display device, display method, liquid crystal drive circuit, and liquid crystal drive method
JPH0850278A (en) Ferroelectric liquid crystal display device and its driving method in assigning intensity levels
KR960014496B1 (en) Driving method for ferroelectric liquid crystal panel
US6177919B1 (en) Passive-matrix type liquid crystal display apparatus and drive circuit thereof with single analog switch/adjusted scanning voltage based operation
US20030080933A1 (en) Liquid crystal optical device
JP2725003B2 (en) Driving method of liquid crystal display device
US5841419A (en) Control method for ferroelectric liquid crystal matrix display
EP1028347A1 (en) Liquid crystal display and method of driving the same
JP2717014B2 (en) Driving method of display device
JPS63259516A (en) Method for driving matrix type liquid crystal display body
JPS63253333A (en) Matrix-type liquid crystal display driving method
EP1045270A1 (en) Ferroelectric liquid crystal display and method for driving the same
JPH0588646A (en) Matrix driving method for plane type display device
JP3557488B2 (en) Driving method of liquid crystal display element
JPS63306424A (en) Driving device
JPH0553091A (en) Matrix type liquid crystal display device and driving method for the same
JPS63306426A (en) Liquid crystal device