JPS5922585Y2 - Display device control circuit - Google Patents
Display device control circuitInfo
- Publication number
- JPS5922585Y2 JPS5922585Y2 JP9460079U JP9460079U JPS5922585Y2 JP S5922585 Y2 JPS5922585 Y2 JP S5922585Y2 JP 9460079 U JP9460079 U JP 9460079U JP 9460079 U JP9460079 U JP 9460079U JP S5922585 Y2 JPS5922585 Y2 JP S5922585Y2
- Authority
- JP
- Japan
- Prior art keywords
- display device
- control circuit
- device control
- signal
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【考案の詳細な説明】
本考案は、表示装置制御回路に関し、特に異なる種類の
表示装置に接続可能な表示装置制御回路に関するもので
ある。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a display device control circuit, and particularly to a display device control circuit that can be connected to different types of display devices.
電子計算機の出力装置あるいは端末装置として使用され
る表示装置には、複数の種類がある。There are multiple types of display devices used as output devices or terminal devices for electronic computers.
例えば、陰極線管を使用したディスプレイ装置において
は、陰極線管のサイズ等により、１行の表示文字数、１
画面の表示行数が異なっており、９インチ・サイズの陰
極線管を使用した場合と、■４インチ・サイズの陰極線
管を使用した場合とでは、これを電子計算機システムと
接続するための表示装置制御回路が異なるため、各陰極
線管に適合するような設計をそれぞれについて行ってい
る。For example, in a display device using a cathode ray tube, depending on the size of the cathode ray tube, etc.
The number of display lines on the screen is different, and when using a 9-inch cathode ray tube and when using a 4-inch cathode ray tube, the display device used to connect it to a computer system is different. Since the control circuits are different, each is designed to suit each cathode ray tube.
表示装置制御回路を各々の陰極線管に適合するように設
計することは、表示装置に対して最適な設計を行うこと
ができるので望ましいことではあるが、生産数量がある
程度まとまらないと、設計工数が増大し、生産上の管理
が複雑となり、かつコスト高の要因となる。Designing the display device control circuit to suit each cathode ray tube is desirable because it allows for the optimal design of the display device, but if the production volume is not determined to a certain extent, the design man-hours will be reduced. This increases production management complexity and increases costs.
本考案の目的は、このような欠点を除去するため、設計
の共通化を可能とし、数種類の表示装置を１種類の表示
装置制御回路により使用できるようにして、設計工数、
生産管理を減少させ、コスト高を防止することにある。The purpose of the present invention is to eliminate such drawbacks by making designs common and allowing several types of display devices to be used with one type of display device control circuit, thereby reducing design man-hours and
The aim is to reduce production control and prevent high costs.
本考案の表示装置制御回路は、表示装置との接続ケーブ
ル群内に、表示装置の種別識別信号を送出するケーブル
を有し、該種別識別信号により各内部制御手段の出力を
切替えることを特徴としている。The display device control circuit of the present invention is characterized by having a cable for transmitting a display device type identification signal in a group of connection cables with the display device, and switching the output of each internal control means based on the type identification signal. There is.
ところで、サイズの異なる数種類の陰極線管を共通の表
示装置制御回路により制御する場合、サイズの違いによ
り表示装置制御回路の設計に影響が生じてくる主な部分
は、（１）１行当りの表示文字数と、（２）１画面当り
の表示行数と、（３）１ドツト当りの映像信号パルス幅
（ドツト周波数）である。By the way, when several types of cathode ray tubes of different sizes are controlled by a common display device control circuit, the main areas where the design of the display device control circuit is affected by the size difference are: (1) display per line; (2) the number of display lines per screen; and (3) the video signal pulse width per dot (dot frequency).
このうち、（１）、 （２）は主として電子計算機シス
テムの要求仕様によって決定される部分であり、（３）
は主として陰極線管の設計仕様により決定される部分で
ある。Of these, (1) and (2) are mainly determined by the required specifications of the computer system, and (3)
is determined mainly by the design specifications of the cathode ray tube.
したがって、表示装置制御回路の設計を共通化するため
には、上記（１）、 （２）、 （３）を１つの表示装
置制御回路により切替えて使用できるようにする必要が
ある。Therefore, in order to standardize the design of the display device control circuit, it is necessary to be able to switch and use the above (1), (2), and (3) with one display device control circuit.
例えば、最近のＬＳＩ技術の発展に伴って、陰極線管制
御用の汎用ＬＳＩが開発されているので、これらを使用
することにより上記（１）、 （２）を簡単に変更でき
るようになっている。For example, with the recent development of LSI technology, general-purpose LSIs for controlling cathode ray tubes have been developed, and by using these general-purpose LSIs, the above (1) and (2) can be easily changed.
以下、本考案の実施例を、図面により説明する。Embodiments of the present invention will be described below with reference to the drawings.
図は、表示装置制御回路のブロック図であって、破線内
が本考案により新設される部分である。The figure is a block diagram of a display device control circuit, and the parts within the broken lines are newly installed according to the present invention.
ＣＲＴ−ＬＳＩ２が陰極線管制御用の汎用ＬＳＩであり
、マイクロ・コンピュータ１によりコントロールされる
。A CRT-LSI 2 is a general-purpose LSI for controlling a cathode ray tube, and is controlled by a microcomputer 1.
マイクロ・コンピュータ１よりＣＲＴ・ＬＳＩ ２に対
して１行当りの表示文字数、１画面当りの表示行数が指
示されると、ＣＲＴ−ＬＳＴ２はその指示にしたがって
マルチプレクサ３を介してリフレッシュ・メモリ４をア
クセスし、同期信号を発生する。When the microcomputer 1 instructs the CRT/LSI 2 about the number of display characters per line and the number of display lines per screen, the CRT-LST 2 controls the refresh memory 4 via the multiplexer 3 according to the instructions. access and generate a synchronization signal.
ＣＲＴ−ＬＳＩからの同期信号は、ライン１５を経て表
示装置８に供給される。A synchronizing signal from the CRT-LSI is supplied to the display device 8 via a line 15.
マイクロ・コンピュータ１がらテ゛−タ・バス１４を経
てテ゛−タ（文字コード）がリフレッシュ・メモリ４に
格納されると、アドレス・バス１７を経て送られたアド
レスで格納されているテ゛−夕が順次読出され、ラッチ
５を経てキャラクタ・ジェネレータ６に送られる。When data (character code) is stored in the refresh memory 4 from the microcomputer 1 via the data bus 14, the data stored in the address sent via the address bus 17 is read. The data are sequentially read out and sent to the character generator 6 via the latch 5.
コード・データはキャラクタ・ジェネレータ６によりド
ツト・パターン・データ（文字パターン）に変換され、
ドツト・タイミング回路７で所定のパルス幅を有する映
像信号となり、ライン１６を経て表示装置８に入力され
、表示画面に表示される。The code data is converted into dot pattern data (character pattern) by the character generator 6,
The dot timing circuit 7 converts the video signal into a video signal having a predetermined pulse width, which is input to the display device 8 via the line 16 and displayed on the display screen.
このようにして、上記（１）、 （２）の変更は、ＣＲ
Ｔ・ＬＳＩ ２を使用すれは゛、マイクロ・コンピュー
タ１からの指示により自由に変更することができる。In this way, changes in (1) and (2) above can be made in CR
When the T.LSI 2 is used, it can be freely changed according to instructions from the microcomputer 1.
本考案は、この点に着目して、外部よりマイクロコンピ
ュータ１にどのような仕様の表示装置が接続されている
かを通知し、その情報によりマイクロ・コンピュータ１
のソフトウェアを利用してＣＲＴ−ＬＳＩ２への画面指
示仕様を変更するものである。Focusing on this point, the present invention notifies the microcomputer 1 from the outside of what kind of display device is connected to it, and uses that information to inform the microcomputer 1 of the display device.
This software is used to change the screen instruction specifications for the CRT-LSI 2.
破線内の入力ポート１１は、マイクロ・コンピュータ１
に通知する役割を有する。The input port 11 within the broken line is the microcomputer 1
has the role of notifying the
また、（３）の１ドツト当りの映像信号パルス幅の変更
に対しては、タイミング発生回路１２において複数個の
タイミング発生部分を具備し、選択回路１３によりそれ
らの中の１本を選択してＣＲＴ−ＬＳＩ２と、ドツト・
タイミング回路７に供給することにより解決することが
できる。Furthermore, in order to change the video signal pulse width per dot (3), the timing generation circuit 12 is provided with a plurality of timing generation portions, and the selection circuit 13 selects one of them. CRT-LSI2 and dot
This can be solved by supplying the signal to the timing circuit 7.
なお、タイミング発生回路１２は、共通に使用すべき表
示装置が要求しているパルス幅を有するタイミング丁、
〜Ｔ４を発生する。Note that the timing generation circuit 12 generates a timing signal having a pulse width required by display devices to be commonly used.
~T4 is generated.
図において、マイクロ・コンピュータ１に対する入力ポ
ート１１への人力、およびＣＲＴ−ＬＳＩ２、ドツト・
タイミング回路７に対する選択回路１３への入力は、表
示装置８に接続される接続コネクタ９のピンＡ、 Ｂ
、 Ｃ，Ｄにより設定される。In the figure, human input to input port 11 for microcomputer 1, CRT-LSI 2, and
The inputs to the selection circuit 13 for the timing circuit 7 are pins A and B of the connector 9 connected to the display device 8.
, C, and D.
すなわち、ピンＡ、 Ｈに何も接続されないときは、Ａ
。In other words, when nothing is connected to pins A and H,
.
Ｂともに異なる値のハイレベルの信号が供給される。High level signals of different values are supplied to both B and B.
また、Ｃ，Ｄは接地されているので、ピンＣ９Ｄとピン
Ａ、 Ｂが点線で示すようにケーブル上で接続される
と、Ａ、 Ｂにはローレベルの信号が供給される。Furthermore, since C and D are grounded, when pin C9D and pins A and B are connected on the cable as shown by the dotted line, a low level signal is supplied to A and B.
これらＡ、 Ｂの信号を組合せることにより４通りの
区別が可能であるため、４種類の表示装置が１つの表示
装置制御回路により使用できることになる。Since four types of discrimination are possible by combining these A and B signals, four types of display devices can be used by one display device control circuit.
すなわち、表示装置８と表示装置制御回路とを接続する
ケーブルを作成するとき、ピンＡ、 Ｂをそれぞれピ
ンＣ，Ｄと接続するか、接続しない４種類のケーブルを
作っておけば、この接続ケーブルを選択して使用するこ
とにより、自動的に使用する表示装置に適合した表示装
置制御回路に切換えることができる。In other words, when creating a cable that connects the display device 8 and the display device control circuit, if you create four types of cables in which pins A and B are connected to pins C and D, respectively, or are not connected, this connection cable By selecting and using , it is possible to automatically switch to a display device control circuit suitable for the display device to be used.
このとき、接続するケーブルの種類を誤らないようにす
る必要があるが、これは表示装置側コネクタ１０の種類
、ピン数、極性等を区別しておき、適合する表示装置に
のみ接続できるようにしておけばよい。At this time, it is necessary to ensure that the type of cable to be connected is correct, but this is done by distinguishing the type, number of pins, polarity, etc. of the display device side connector 10 so that it can be connected only to compatible display devices. Just leave it there.
なお、図においては、表示装置の識別信号Ａ。In the figure, the identification signal A of the display device is shown.
Ｂをケーブル上でＣ，Ｄに接続しているが、Ａ。B is connected to C and D on a cable, but A.
Ｂの信号を表示装置８内まで延長して、表示装置８内で
接地してもよい。The B signal may be extended into the display device 8 and grounded within the display device 8.
この場合には、表示装置側コネクタ１０を各表示装置共
通にすることが可能となり、ケーブルも共通することが
できる。In this case, the display device side connector 10 can be used in common for each display device, and the cable can also be used in common.
また、図においては、表示装置識別信号Ａ、 Ｂが２本
しかないが、ｎ本にすることにより２°の識別が可能で
ある。Further, in the figure, there are only two display device identification signals A and B, but by increasing the number of display device identification signals to n, identification of 2 degrees is possible.
また、Ａ、 Ｂは接続しない場合、ハイレベル信号で
あるが、これをローレベル信号にすることも可能である
。Further, when A and B are not connected, they are high level signals, but it is also possible to make them low level signals.
また、Ａ、 Ｂはレベル信号であるが、これをパルス
信号とすることも可能である。Furthermore, although A and B are level signals, they can also be pulse signals.
さらに、識別信号の一部として、タイミング信号を表示
装置８側より送出し、タイミング発生回路１２と選択回
路１３を省略することも可能である。Furthermore, it is also possible to send a timing signal from the display device 8 side as a part of the identification signal, and omit the timing generation circuit 12 and selection circuit 13.
以上説明したように、本考案によれば、数種類の表示装
置を１個の表示装置制御回路により実現可能となるので
、表示装置制御回路の設計を標準化することができ、か
つ設計費、生産費のコスト・ダウンを計ることができる
。As explained above, according to the present invention, several types of display devices can be realized by one display device control circuit, so the design of the display device control circuit can be standardized, and the design cost and production cost can be reduced. can reduce costs.
図は本考案の実施例を示す表示装置制御回路のブロック
図である。
１：マイクロ・コンピュータ、２ ： ＣＲＴ−ＬＳＩ
。
３：マルチプレクサ回路、４：リフレッシュ・メモリ、
５：ラッチ回路、６：キャラクタ・ジェネレータ、７：
ドツト・タイミング回路、８：表示装置、９：接続コネ
クタ、１０：表示装置側コネク夕、１１：入力ポート、
１２：タイミング発生回路、１３：選択回路、１４：デ
ータ・バス、１５：同期信号ライン、
１６：映像信号ライン、
１７：アドレス・バ
ス。The figure is a block diagram of a display device control circuit showing an embodiment of the present invention. 1: Microcomputer, 2: CRT-LSI
. 3: multiplexer circuit, 4: refresh memory,
5: Latch circuit, 6: Character generator, 7:
Dot timing circuit, 8: display device, 9: connection connector, 10: display device side connector, 11: input port,
12: Timing generation circuit, 13: Selection circuit, 14: Data bus, 15: Synchronization signal line, 16: Video signal line, 17: Address bus.
Claims (1)
置に送出する表示装置制御回路において、表示装置との
接続ケーブル群内に、表示装置の種別識別信号を送出す
るケーブルを有し、該種別識別信号により各内部制御手
段の出力を切替えることを特徴とする表示装置制御回路
。In a display device control circuit that generates a video signal based on input data and sends it to a display device, a cable that sends out a type identification signal of the display device is included in a group of connection cables with the display device, and a cable that sends out a type identification signal of the display device is provided. A display device control circuit characterized in that the output of each internal control means is switched by a signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9460079U JPS5922585Y2 (en) | 1979-07-11 | 1979-07-11 | Display device control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9460079U JPS5922585Y2 (en) | 1979-07-11 | 1979-07-11 | Display device control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5613286U JPS5613286U (en) | 1981-02-04 |
| JPS5922585Y2 true JPS5922585Y2 (en) | 1984-07-05 |
Family
ID=29327479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9460079U Expired JPS5922585Y2 (en) | 1979-07-11 | 1979-07-11 | Display device control circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5922585Y2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1989010609A1 (en) * | 1988-04-27 | 1989-11-02 | Seiko Epson Corporation | Display controller |
-
1979
- 1979-07-11 JP JP9460079U patent/JPS5922585Y2/en not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1989010609A1 (en) * | 1988-04-27 | 1989-11-02 | Seiko Epson Corporation | Display controller |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5613286U (en) | 1981-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0095618B1 (en) | Memory system | |
| GB2075310A (en) | Bus extender circuitry for data transmission | |
| JPS63255760A (en) | Control system | |
| JPS58502027A (en) | Peripherals adapted to monitor low data rate serial input/output interfaces | |
| JPS5922585Y2 (en) | Display device control circuit | |
| US4959773A (en) | Adapter for attaching I/O devices to I/O communications with alternating read and write modes link | |
| JPH05333805A (en) | Display controller | |
| JPS59177629A (en) | Data transfer system | |
| JPH0160835B2 (en) | ||
| JPH03153294A (en) | Liquid crystal display device | |
| CN113242391A (en) | Video processing board, video processing method and video processing platform | |
| JP3401729B2 (en) | Split bus control circuit | |
| JPH0374425B2 (en) | ||
| JPH04148262A (en) | Multi-address transfer device | |
| SU1413639A1 (en) | Device for controlling data exchange between computer and peripherals | |
| JPS60200334A (en) | Display device of electronic computer system | |
| SU1501031A1 (en) | Arrangement for simulating the functioning of digital electronic apparatus | |
| JP3251394B2 (en) | Data transfer device, receiving device, and game device | |
| SU1180911A1 (en) | Interface for linking processor with input-output device | |
| JPH05173683A (en) | Key input device | |
| JPS6249570A (en) | Picture processor | |
| SU1543412A1 (en) | Device for control of information exchange between computer and subscribers through common bar | |
| JPH03252848A (en) | Variable bus width designation/information reception system for split bus | |
| JPH11239193A (en) | Clock synchronization communication equipment | |
| JPH0415739A (en) | Remote data input/output controller for computer system |