JPS59225604A - パルスカウント検波器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、ＦＭ受信機などのパルプカウント検波器の
改良に関するものである。

この種の従来のＦＭ受信機などのパルスカウント検波器
を第１図ないし第５図に基づいて説明する。第１図は従
来のパルスカウント検波器の回路構成を示すブロック図
であり、図において、１はＦＭＭ調波入力端子、２はリ
ミッタ、３は単安定マルチパイプレーク、４は積分器、
５はＦＭｆｉｌｌｌＭ力端子である。

次に動作について説明する。第２図ないし第５図は第１
図に述べた従来のパルスカウント検波器の各ブロックに
おける入出力波形を示しており、例えばＦＭ変変調波入
力端壬子１第２図に示すようなＦＭ変調波６が入力され
ると、リミッタ２によって該ＦＭ変調波６は第３図に示
すように、ある所定値に上、下の波形がリミッティング
され、リミッタ出カフが得られる。該リミッタ出カフは
単安定マルチパイブレー夕３に入力され、第４図に示す
ように、単安定マルチバイブレーク３によって、リミッ
タ出カフの立上り時点で所定の波高値ａ、所定のパルス
幅τなるマルチバイブレーク出。

力８が得られる。次に該マルチバイブレーク出力８は積
分器４に入力され、該積分器４によって各パルス毎に平
均値出力が発生され、これにより第５図に示すような略
階段状の積分回路出力９が得られる。

ここで、第４図及び第５図において、積分回路出力９の
値をｖｉ、マルチバイブレーク出力８の値をシｉ、マル
チパイプレーク出力８のパルス間のピッチをＴｉとすれ
ば、積分回路出力９の値Ｖｉはマルチバイブレーク出力
８の値ｖｉの平均値であるから次式のように表わすこと
ができる。

ところで（１）式において、パルス間のピッチＴｉは上
記ＦＭ変調波６の１周期と同じである為、積分回路出力
９の値ＶｉはＦＭ変調波６の周期Ｔｆに反比例し、換言
すればＦＭ変調波６の周波数に比例した値となる。した
がって、このことはとりもなおさずＦＭ復調の動作がな
されたということであり、積分回路出力９はＦＭ変調波
６に対するＦＭ復調出力そのものである。

ところが、以上の例のような従来のパルスカウント検波
器では、前述のようにＦＭ変調波６の１周期毎の立上り
点でサンプリングする為、その結果得られるＦＭ復調出
力、即ち積分回路出力９は第５図に示すようにＦＭ変調
波６の１周期を１ステツプとする断続的な略階段状の出
力波形となり、その不連続性の為に歪率を生じる欠点が
あった。

またその解決策として、サンプリング数を増やすの仕様
、あるいは他の回路との干渉などの種々の制約の為にほ
とんどの場合搬送波周波数を高く設定するということは
非常に困難であった。

この発明は、上記のような従来のパルスカウント検波器
の欠点を除′去する為になされたもので、ＦＭ変調波の
立上り時点のみならず立下り時点でもサンプリングし、
即ちサンプリング数を従来のものに比して、２倍にし、
このサンプリング時点に第１．第２パルスを発生し、該
第１．第２パルスを積分することにより、歪率を低減で
きるパルスカウント検波器を提供することを目的として
いる。

以下、この発明の一実施例を第６図ないし第１２図につ
いて説明する。第６図はこの発明の一実施例によるパル
スカウント検波器の回路構成を示すブロック図であり、
図において、１はＦＭ変閤波入力端子、２はリミッタ、
３ａおよび３ｂは第１、第２パルス発生回路である第１
．第２単安定マルチバイブレークであり、該第１．第２
単安定マルチバイブレーク３ａ、３ｂは各々リミッタ出
カフの立上り、立下り時点で第１．第２パルス８ａ、、
８ｂを出力するためのものである。

また１０は上記第１．第２パルス１３ａ、８ｂを加算す
る加算器、１４は該加算器１０の出力パルスを積分する
積分器で、上記加算器１０．積分器力する積分回路１５
が構成されており、１２はその積分回路出力である。

次に動作について説明する。本実施例の動作は大略にお
いては従来例のパルスカウント検波器とほぼ同様である
が、前述のようにサンプリング数を２倍にしている点に
おいて全く異なっている。

第７図ないし第１２図は第６図において述べた本実施例
のパルスカウント検波器の各素子における入出力波形を
示しており、例えば第７図に示すような従来例と全（同
一のＦＭ変調波６がＦＭ変洞波入力端子１に入力される
と、リミッタ２によって第８図に示すような従来例と同
一のリミッタ出力子が得られる。

上記リミ、７ケ出カフは、第。１ｉＪＫ示すよ月、第　
　　　　　　　′：１、第２単安定マルチバイブレーク
３ａ及び３ｂに入力され、第１単安定マルチパイプレー
ク３ａでは第９図に示すようにリミッタ出カフの立上り
時点で所定のパルス幅τ、所定の波高値ａの第１マルチ
バイブレータ出力８ａが出力され、また第２単安定マル
チバイブレーク３ｂでは第１θ図に示すようにリミッタ
出カフの立セリ時点で上記と間しパルス幅τ、波高値ａ
の第２マルチパイプレーク出力８ｂが得られる。

上記第１．第２マルチバイブレーク出力９ａ。

８ｂば加算器１０で加算され、これにより第１１図に示
すような加算器出力１１が得られる。次に加算器出力１
１は積分器１４に入力され、該積分器１４によって各パ
ルス毎に平均値出力が発生され、これにより第１２図に
示すような略階段状の積分回路出力１２が得られる。

ここで第１１図及び第１２図において、積分回路出力１
２の値をＶ′＋、加算出力１１の値をｖｉ、加算器出力
１１のパルス間のピッチをＳｔ、波高値をａとすれば、
積分回路出力１２の値ｖ１は加算器出力１１の値ｖｉの
平均値であるから次式のように表わすことができる。

ところで（２）式において、パルス間のピッチＳｉは、
上記ＦＭ変調波６の１／２周期と同じである為、積分回
路出力１２の値ｖｊはＦＭ変調波６の周期に反比例し、
換言すればＦＭ変調波６の周波数に比例した値となる。

従って、このことはとりもなおさずＦＭ復調の動作がな
されたということであり、積分回路出力１２はＦＭ変調
波６に対するＦＭｉｌＨＭ出力そのものである。

このようにして、本実施例装置ではＦＭ変調波６の周波
数に比例した電圧をＦＭ変調波６の１／２周期毎に出力
でき、従来のものに比してより連続的なＦＭ復調出力を
得ることができる。

また従来の問題点、即ち歪率改善を図るためにはＦＭ受
信機などの製品本体の仕様、あるいは他の回路との干渉
などの種々の制約に悩まされながら、搬送波周波数を高
く設定しなければならないという問題点はなくなった。

リミッティングし、これによりリミッタ出カフを得るよ
うにした場合について述べたが、リミッタ２と類似の動
作をするものとしてその他にコンパレークなどを用いる
ことも考えられる。コンパレータを用いた場合は、上記
実施例でのリミッタ出カフに対して第１３図に示したよ
うなパルス状のことは、上記実施例と同様である。

また、第１．第２パルス発生回路を前記パルス幅τ又は
波高値ａの値を適当に選択又は可変開整できるように構
成することもでき、このようにしておけば、前式（２）
から明らかなように、ＦＭ復調出力レベルを自由に変え
ることもできる。

以上のように、この発明によればＦＭ変調波の立上り時
点及゛び立下り時点の両方で、即ち１／２周期毎にサン
プリングするようにしたので、従来のようにＦＭ変調波
の“周期毎の立上り時点でサンプリングするのに比べて
２倍のサンプリング数が得られ、従ってこの発明は、Ｆ
Ｍ復調出力すなわち積分回路出力を従来のものと比較す
れば一目瞭然であるように、従来のパルスカウント検波
器に比べて２倍の情Ｉ［！ｆｉｔにアップでき、その結
果大幅な歪率改善を図れる効果がある。

【図面の簡単な説明】 第１図は従来のパルスカウント検波器の回路構成を示す
ブロック図、第２図ないし第５図はその入出力波形図、
第６図はこの発明の一実施例によ１３図はこの発明の他
の実施例として得られるリミッタ出力を示す波形図であ
る。 ３ａ、３ｂ・・・第１．第２パルス発生回路（第１゜第
２単安定マルチバイブレーク）、６・・・ＦＭ変調波、
８ａ、８ｂ・・・第１．第２パルス、１５・・・積分回
路、１０・・・加算器、１４・・・積分器。 なお図中同一符号は同−又は相当部分を示す。 代理人　大岩増雄 １ ０ 第１３図 時間を−

Claims (1)

1. 【特許請求の範囲】 （１１ＦＭ変ＨＩＭ波の立上り時点に第１パルスを発生
   する第１パルス発生回路と、上記ＦＭ変調波の立下り時
   点に第２パルスを発生する第２パルス発生回路と、上記
   第１．第２パルスを積分し上記ＦＭ変調波の周波数に比
   例した電圧を出力する積分回路とを備えたことを特徴と
   するパルスカウント検波器。 （２）　　上記積分回路は、上記第１パルスと第２パル
   スとを加算する加算器と、該加算器からめ出力を積分す
   る積分器とからなるものであることを特徴とする特許請
   求の範囲第１項記載のパルスカウント検波器。 （３）上記第１．第２パルス発生回路は、上記第１、第
   ２パルスのパルス幅又は波高値を可変關整できるもので
   あることを特徴とする特許請求の範囲第１項又は第２項
   記載のパルスカウント検波器。