JPS59225463A - Supervising system of execution queuing time of program - Google Patents

Supervising system of execution queuing time of program

Info

Publication number
JPS59225463A
JPS59225463A JP58101267A JP10126783A JPS59225463A JP S59225463 A JPS59225463 A JP S59225463A JP 58101267 A JP58101267 A JP 58101267A JP 10126783 A JP10126783 A JP 10126783A JP S59225463 A JPS59225463 A JP S59225463A
Authority
JP
Japan
Prior art keywords
program
counter
time
monitoring
contents
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58101267A
Other languages
Japanese (ja)
Inventor
Fumiaki Morita
森田 史明
Masami Takada
高田 正実
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Fuji Facom Corp
Original Assignee
Fuji Electric Co Ltd
Fuji Facom Corp
Fuji Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Fuji Facom Corp, Fuji Electric Manufacturing Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP58101267A priority Critical patent/JPS59225463A/en
Publication of JPS59225463A publication Critical patent/JPS59225463A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy
    • G06F11/0754Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs

Abstract

PURPOSE:To attain simplicity and high speed of processing by using in common the combination of an up-counter and a down-counter and the 1st and 2nd registers to reduce the overhead such as calculation of a start time and resetting processing of a supervising time. CONSTITUTION:A supervising remaining time counter 10 consists of a down- counter setting a prescribed supervising time to a program brought into the supervising state at first and counting down in prescribed speed and a supervising elapsed time counter 20 consists of an up-counter. The 1st register 30 stores the difference of points of time brought into the supervising state calculated based on the content of the counter 20 to each program brought into the super- vising on the 2nd and succeeding time and the 2nd register 40 stores contents of the counters 10, 20 and the register 30 and relation of correspondence of each program. The content of the counters 10, 20 is stored in registers 11, 21 and inputted to an operating device 12 together with the content of the register 30, and addition/subtraction is attained in the device 12.

Description

【発明の詳細な説明】 発明の技術分野 本発明は、マルチプログラムを実行する計算機システム
において、事象の完了を待って一時実行権を放棄しζい
るプログラムの実行待ち時間を監視する方式に関するも
のである。
DETAILED DESCRIPTION OF THE INVENTION Technical Field of the Invention The present invention relates to a method for monitoring the execution waiting time of a program that waits for the completion of an event and relinquishes temporary execution rights in a computer system that executes multiple programs. be.

従来技術とその問題点 従来、この種計算機システムにおけるプログラムの実行
待ち時間監視方式は、第1図に示すような待ち行列管理
のもとにソフトウェア処理で実現されている。第1図に
おいて、キューターミナル1は待ち行列の先頭を示し、
管理ブロック2は起動すべきプログラム(時間監視プロ
グラム)の番号と起動時刻によって待ち行列を構成して
いる。
BACKGROUND ART Conventionally, a program execution waiting time monitoring system in this type of computer system has been realized by software processing based on queue management as shown in FIG. In FIG. 1, queue terminal 1 indicates the head of the queue;
The management block 2 forms a queue based on the number and start time of the program (time monitoring program) to be started.

ある事象(入出力動作や条件の成立)の完了待−ちをす
るプログラムは、CPUの実行権を放棄する前に現時刻
を求め、これに監視時間を加えたものを時間監視プロゲ
ラ台の起動時刻とし1時間監視プログラム番号と共に管
理ブロックに書込み。
A program that waits for the completion of a certain event (input/output operation or fulfillment of a condition) obtains the current time before relinquishing the execution right of the CPU, and uses this plus the monitoring time to start the time monitoring programmer stand. Write the time to the management block along with the 1 hour monitoring program number.

上記待ち行列の最後にリンクする。但し、ここでは監視
時間を一定とする。監視時間が一定でない場合は、監視
時間の大小を比較し、順序に応じたリンク処理を行う。
Link to the end of the above queue. However, here, the monitoring time is assumed to be constant. If the monitoring time is not constant, the magnitude of the monitoring time is compared and link processing is performed in accordance with the order.

CPUは、その値がOから負になると割込みを起すよう
な減算カウンタを備えており、ここにセントされた値は
所定周期で1ずつ減算される。
The CPU is equipped with a subtraction counter that causes an interrupt when the value becomes negative from O, and the value entered here is subtracted by 1 at a predetermined period.

この減算カウンタには、待ち行列の先頭にリンクされた
管理ブロック内の起動時刻から現時刻を減算した値が監
視時間としてセントされている。
In this subtraction counter, a value obtained by subtracting the current time from the activation time in the management block linked to the head of the queue is recorded as the monitoring time.

プログラムに実行再開要求があると、このプログラムに
対する前記管理ブロックを無効とするごとにより待ち行
列から外す。
When a program has a request to resume execution, it is removed from the queue by invalidating the management block for this program.

減算カウンタの内容がOになって割込みが発生ずると1
割込み管理ルーチンに制御が渡り、現時刻が求められこ
の値以下の起動時刻を有する管理ブロックに対応するプ
ログラム(実行監視プログラム)に対し起動要求が行わ
れる。時り監視プロ 、ダラムは、実行待ち状態にある
プログラムに対し監視時間超過の処理を行うと共に、前
記管理ブロックを無効とすることにより待ち行列からは
ずしかつ減算カウンタの監視時間を再設定する。
When the content of the subtraction counter becomes O and an interrupt occurs, it becomes 1.
Control is passed to the interrupt management routine, the current time is determined, and a startup request is made to the program (execution monitoring program) corresponding to the management block whose startup time is less than or equal to this value. The time monitoring program, Durham, processes the monitoring time exceeded for the program in the execution waiting state, removes it from the queue by invalidating the management block, and resets the monitoring time of the subtraction counter.

上記従来方式には1次のような欠点がある。The conventional method described above has the following first-order drawbacks.

第1に、プログラムが実行権を放棄する際に必要となる
起動時刻の算出や待ち行列へのリンク等ソフトウェア処
理のオーバヘッドが過大になる。
First, when a program relinquishes execution rights, the overhead of software processing such as calculation of startup time and linking to a queue becomes excessive.

第2に、実行再開要求時や減算カウンタによる割込み発
生時に必要となる待ち行列へのリンクの変更や監視時間
の再設定等のソフトウェア処理のオーバヘッドが大きい
Second, there is a large overhead of software processing such as changing the link to the queue and resetting the monitoring time, which are required when requesting to resume execution or when an interrupt occurs due to a decrementing counter.

減算カウンタをプログラム数だけ持てば上述の待ち行列
リンク操作は不要となるが、ハードウェア量が過大とな
って経済的に不利である。
If the number of subtraction counters is equal to the number of programs, the above-described queue linking operation becomes unnecessary, but the amount of hardware becomes excessive, which is economically disadvantageous.

発明の目的 本発明は、起動時間の算出や監視時間の再設定処理等の
ソフトウェア処理のオーバヘッドを少なくシ、処理の簡
易化と高速化を図ったプログラム実行待ち時間監視方式
を提供することにある。
OBJECTS OF THE INVENTION An object of the present invention is to provide a program execution waiting time monitoring method that reduces the overhead of software processing such as startup time calculation and monitoring time resetting processing, and that simplifies and speeds up the processing. .

発明の要点 上記目的を達成する本発明は、最初に監視状態となった
プログラムに対して所定の監視時間をセントすると共に
所定の速度でダウンカウントを行うダウンカウンタ;最
初に監視状態となったプログラムに対して監視経過時間
に関する所定の初期値ヲセツ上すると共に所定の速度で
アンプカウントを行うアップカウンタ;二番目以降監視
状態となった各プログラムに対して前記アンプカウンタ
の内容に基づき算定された該監視状態となった各時点間
の時間差を保持する第1のレジスタ;並びに前記アンブ
カウンク、ダウンカウンタ及び第1のレジスタの内容と
各プログラムとの対応関係を保持する第2のレジスタを
備え;最初に監視状態となったプログラムが実行を再開
した時に、前記第1.第2のレジスタの内容を参照して
次の監視対象プログラムを選択し、該監視対象プログラ
ムに対応する前記第1のレジスタの内容と前記ダウンカ
ウンタの内容との和及び前記アンプカウンタの内容との
差を作成し、練和及び差のそれぞれによって前記ダウン
カウンタ及びアップカウンタの内容を更新し;更に、二
番目に監視状態となったプログラムが実行を再開した時
に、前記第1.第2のレジスタの内容を参照して次の監
視対象プログラムを選択し、該監視対象プログラムに対
して上記和及び差の作成並びに練和及び差による前記ダ
ウンカウンタ及びアップカウンタの内容を更新し;更に
9次々に監視対象となったプログラムに対して上記更新
動作を次々に反復するように構成されている。
Summary of the Invention The present invention achieves the above object by providing a down counter that counts down a predetermined monitoring time for a program that first enters a monitoring state and counts down at a predetermined speed; An up counter that sets a predetermined initial value regarding the monitoring elapsed time and counts the amps at a predetermined speed; A first register that holds the time difference between each point in time when the monitoring state is reached; and a second register that holds the correspondence between the contents of the ambun counter, the down counter, and the first register and each program; When the program in the monitoring state resumes execution, the first. The next program to be monitored is selected by referring to the contents of the second register, and the sum of the contents of the first register corresponding to the program to be monitored and the contents of the down counter and the contents of the amplifier counter are A difference is created, and the contents of the down counter and up counter are updated by the refinement and the difference, respectively; furthermore, when the second program to be monitored resumes execution, the first... Select the next monitored program by referring to the contents of the second register, and update the contents of the down counter and up counter by creating the sum and difference, and by elaboration and difference for the monitored program; Further, the above update operation is repeated one after another for nine programs that have been monitored one after another.

以下2本発明の更に詳細を実施例により説明する。Further details of the present invention will be explained below with reference to two examples.

発明の実施例 第2図は2本発明の一実施例のハードウェア部分の構成
ブロック図である。
Embodiment of the Invention FIG. 2 is a block diagram of the hardware portion of an embodiment of the present invention.

10は監視残時間カウンタであり、これは最初に監視状
態となったプログラムに対して所定の監視時間をセット
すると共に所定の速度でダウンカウントを行うダウンカ
ウンタから構成されている。
Reference numeral 10 denotes a remaining monitoring time counter, which is comprised of a down counter that sets a predetermined monitoring time for a program that first enters a monitoring state and counts down at a predetermined speed.

20は監視経過時間カウンタであり、これは、最初に監
視状態となったプログラムに対して監視経過時間に関す
る所定の初期値をセントすると共に所定の速度でアップ
カウントを行うアップカウンタから構成されている。3
0は、二番目以降監視状態となった各プログラムに対し
て前記監視経過時間カウンタ20 (アップカウンタ)
の内容に基づき算定された監視状態となった各時点間の
差を保持する第1のレジスタであり、プログラムの数n
より1だけ少ないn−1個の領域31,32゜33・・
・・3n−1から構成されている。40は、監視残時間
カウンタ10.監視経過時間力ウジタ20及び第1のレ
ジスタの内容と各プログラムとの対応関係を保持する第
2のレジスタであり。
Reference numeral 20 denotes a monitoring elapsed time counter, which is composed of an up counter that sets a predetermined initial value regarding the elapsed monitoring time for a program that first enters the monitoring state, and counts up at a predetermined speed. . 3
0 is the monitoring elapsed time counter 20 (up counter) for each program that is in the monitoring state from the second time onwards.
This is the first register that holds the difference between each point in time when the monitoring state is reached, which is calculated based on the contents of n.
n-1 areas 31, 32° 33...
...It is composed of 3n-1. 40 is a remaining monitoring time counter 10. This is a second register that holds the correspondence between the monitoring elapsed time register 20 and the contents of the first register and each program.

これは、領域41.42.43・・・・4nから構成さ
れている。なお、11及び21はそれぞれ監視残時間カ
ウンタ10及び監視経過時間カウンタ20の内容を一時
保持するレジスタ、12はレジスタ11.21及び第1
のレジスタ30の内容に対して加算、減算を行う演算器
である。
This is composed of regions 41, 42, 43...4n. Note that 11 and 21 are registers that temporarily hold the contents of the monitoring remaining time counter 10 and the monitoring elapsed time counter 20, respectively, and 12 is a register 11.21 and the first
This is an arithmetic unit that performs addition and subtraction on the contents of the register 30.

第3図及び第4図は9本実施例の動作を説明するための
概念図であり、具体的には、第3図は監視経過時間カウ
ンタ20内容の経時変化の一例を示し、第4図は監視残
時間力うンタlOの経時変化の一例を示している。
3 and 4 are conceptual diagrams for explaining the operation of this embodiment. Specifically, FIG. 3 shows an example of changes over time in the contents of the monitoring elapsed time counter 20, and FIG. shows an example of a change over time in the remaining monitoring time.

以下第3図及び第4図を参照しつつ1本実施例の動作を
説明する。
The operation of this embodiment will be described below with reference to FIGS. 3 and 4.

何れかのプログラムが監視状態に入る前は、カウンタ1
0,20.  レジスタ30.40の内容は全て0に初
期設定されると共にカウンタ10,20のカウント動作
は禁止されている。時刻t1においてプログラム1が最
初に監視状態に入ると。
Before any program enters the monitoring state, counter 1
0,20. The contents of registers 30 and 40 are all initialized to 0, and counting operations of counters 10 and 20 are prohibited. When program 1 first enters the monitoring state at time t1.

制御装置50によって監視残時間カウンタ10に所定の
監視時間がセントされ、カウンタ10と20のカウント
動作が開始される。また制御装置50は、第2のレジス
タ40の領域41にプログラム1の番号を書込む。この
結果、監視経過時間カウンタ20の内容は第3図に示す
ように所定の速度で直線的に増加してゆき、一方監視残
時間カウンタ10の内容は第4図に示すように所定の初
期値から所定の速度で直線的に減少してゆく。
A predetermined monitoring time is entered into the remaining monitoring time counter 10 by the control device 50, and the counting operations of the counters 10 and 20 are started. The control device 50 also writes the number of program 1 into the area 41 of the second register 40. As a result, the contents of the monitoring elapsed time counter 20 increase linearly at a predetermined speed as shown in FIG. 3, while the contents of the remaining monitoring time counter 10 increase at a predetermined initial value as shown in FIG. It decreases linearly at a predetermined speed.

時刻t2においてプログラム2が二番目に監視状態とな
ると、制御装置50は、演算器12を使用して監視経過
時間カウンタ20の内容に基づき。
When the program 2 enters the monitoring state for the second time at time t2, the control device 50 uses the arithmetic unit 12 to perform the monitoring based on the contents of the monitoring elapsed time counter 20.

プログラムlと2のそれぞれが監視状態となった各時点
t1.t2間の時間差τ1=t2−tlを算定し、この
τ1を第1のレジスタ30の最初の領域31−に書込む
と共に、プログラム2の番号を第2のレジスタ40の領
域42に書込む。以下。
At each point in time t1. when each of programs 1 and 2 enters the monitoring state. A time difference τ1=t2−tl between t2 is calculated, and this τ1 is written into the first area 31- of the first register 30, and the number of program 2 is written into the area 42 of the second register 40. below.

説明の便宜上時刻t1を基準にとりt1=0とする。For convenience of explanation, time t1 is taken as a reference and t1=0.

時刻t3においてプログラム3が監視状態となると、制
御装置50は、演算器12を使用して現時点における監
視経過時間カウンタ20の内容から第1のレジスタ30
の領域31の内容を減算することによりτ2=t3−t
2=t3−τ1を算定し、このτ2を第1のレジスタ3
0の領域32に書込むと共に、プログラム3の番号を第
2のレジスタ40の領域43に書込む。
When the program 3 enters the monitoring state at time t3, the control device 50 uses the arithmetic unit 12 to calculate the first register 30 from the current contents of the monitoring elapsed time counter 20.
By subtracting the contents of area 31 of τ2=t3−t
2=t3-τ1 and store this τ2 in the first register 3.
At the same time, the number of program 3 is written in the area 43 of the second register 40.

時刻t4においてプログラム4が監視状態となると、制
御装置50は、演算器12を使用して現時点における監
視経過時間カウンタ20の内容から第1のレジスタ30
の領域31と32の内容を減算することによりτ3=t
4−t3=t4−τ1−τ2を算定し、このτ3を第1
のレジスタ30の領域33に書込むと共に、プログラム
4の番号を第2のレジスタ40の領域44に書込む。
When the program 4 enters the monitoring state at time t4, the control device 50 uses the arithmetic unit 12 to calculate the first register 30 from the current contents of the monitoring elapsed time counter 20.
By subtracting the contents of areas 31 and 32, τ3=t
4-t3=t4-τ1-τ2, and calculate this τ3 as the first
At the same time, the number of program 4 is written to the area 44 of the second register 40.

以下同様にして、制御装置50は、以1段監視状態とな
った各プログラムに対して監視経過時間カウンタ20の
内容に基づき算定した監視状態となった各時点間の時間
差を第1のレジスタ30に順次書込むと共に、対応のプ
ログラム番号を第2のレジスタ40の対応の領域に順次
書込む。
Similarly, the control device 50 stores in the first register 30 the time difference between each point in time when the program entered the monitoring state calculated based on the contents of the monitoring elapsed time counter 20 for each program that entered the monitoring state in the first stage. At the same time, the corresponding program numbers are sequentially written into the corresponding areas of the second register 40.

時刻t5において最初に監視状態となったプログラムl
の実行が再開されると、制御装置50は。
Program l that first entered the monitoring state at time t5
When execution of is resumed, the control device 50.

第1のレジスタ30と第2のレジスタ40の内容に基づ
き次に監視対象とすべきプログラムがプログラム2であ
ることを検出する。制御装置50は。
Based on the contents of the first register 30 and the second register 40, it is detected that the next program to be monitored is program 2. The control device 50 is.

演算器12を使用して監視残時間カウンタ10の内容に
第1のレジスタ30の領域31の内容(τ1)を加算し
、この加算結果により監視残時間カウンタ10の内容を
更新する。これと同時に制御装置50は、監視経過時間
カウンタ20の内容(t5)から第1のレジスタ30の
領域31の内容(τ1)を減算し、この減算結果により
監視経過時間カウンタ20の内容を更新する。これと並
行して、制御装置50は、第1のレジスタ30の領域3
1の内容を廃棄し、領域31乃至3n−2の内容をそれ
ぞれ領域32乃至3n−1の内容で置換える。同様に、
制御袋W50は、第2のレジスタ40の領域41の内容
(プログラム1の番号)を廃棄し、領域41乃至4n−
1の内容を領域42乃至4nの内容で置換える。
The content (τ1) of the area 31 of the first register 30 is added to the content of the remaining monitoring time counter 10 using the arithmetic unit 12, and the content of the remaining monitoring time counter 10 is updated based on the addition result. At the same time, the control device 50 subtracts the content (τ1) of the area 31 of the first register 30 from the content (t5) of the monitoring elapsed time counter 20, and updates the content of the monitoring elapsed time counter 20 with the result of this subtraction. . In parallel with this, the control device 50 controls the area 3 of the first register 30.
1 is discarded, and the contents of areas 31 to 3n-2 are replaced with the contents of areas 32 to 3n-1, respectively. Similarly,
The control bag W50 discards the contents of the area 41 (number of program 1) of the second register 40 and writes the contents of the area 41 to 4n-
The contents of 1 are replaced with the contents of areas 42 to 4n.

時刻t6において二番目に監視状態となったプログラム
2の実行が再開されると、制御装置50は、第1のレジ
スタ30と第2のレジスタ40の内容に基づき次に監視
対象とすべきプログラムがプログラム3であることを検
出する。制御装置50は、演算器12を使用して監視残
時間カウンタ10の内容に第1のレジスタ30の領域3
1の内容(τ2)を加算し、この加算結果により監視残
時間カウンタ10の内容を更新する。これと同時に制御
装置50は、監視経過時間カウンタ20の内容から第1
のレジスタ30の領域31の内容(τ2)を減算し、こ
の減算結果により監視経過時間カウンタ20の内容を更
新する。これと並行して、制御装置50は、第1のレジ
スタ30の領域31の内容を廃棄し、領域31乃至3n
−2の内容をそれぞれ領域32乃至3n−1の内容で置
換える。同様に、制御装置50は、第2のレジスタ40
の領域41の内容(プログラム2の番号)を廃棄し、領
域41乃至4n−1の内容を領域42乃至4nの内容で
置換える。
When the execution of program 2, which was the second to be monitored at time t6, is resumed, the control device 50 determines the next program to be monitored based on the contents of the first register 30 and second register 40. Detects that it is program 3. The control device 50 uses the arithmetic unit 12 to add the area 3 of the first register 30 to the contents of the monitoring remaining time counter 10.
1 (τ2) is added, and the content of the remaining monitoring time counter 10 is updated based on the addition result. At the same time, the control device 50 determines the first time from the contents of the monitoring elapsed time counter 20.
The content (τ2) of the area 31 of the register 30 is subtracted, and the content of the monitoring elapsed time counter 20 is updated based on the subtraction result. In parallel with this, the control device 50 discards the contents of the area 31 of the first register 30 and discards the contents of the area 31 to 3n.
-2 contents are replaced with the contents of areas 32 to 3n-1, respectively. Similarly, the control device 50 controls the second register 40
The contents of area 41 (number of program 2) are discarded, and the contents of areas 41 to 4n-1 are replaced with the contents of areas 42 to 4n.

時刻t7において三番目に監視状態となったプログラム
3の実行が再開されると、制御装置50は、第1のレジ
スタ30と第2のレジスタ40の内容に基づき次に監視
対象とすべきプログラムがプログラム4であることを検
出する。制御装置50は、演算器12を使用して監視残
時間カウンタ10の内容に第1のレジスタ30の領域3
1の内容(τ3)を加算し、この加算結果により監視残
時間カウンタlOの内容を更新する。これと同時に制御
装置50は、監視経過時間カウンタ20の内容から第1
のレジスタ30の領域31の内容(τ3)を減算し、こ
の減算結果により監視経過時間カウンタ20の内容を更
新する。これと並行して、制御装置!50は、第1のレ
ジスタ30の領域31の内容を廃棄し、領域31乃至3
n−2の内容をそれぞれ領域32乃至3n−1の内容で
置換える。同様に、制御装置50は、第2のレジスタ4
00)領域41の内容(プログラム3の番号)を廃棄し
、in域41乃至4n−1の内容を領域42乃至4nの
内容で置換える。
When the execution of the program 3 that is the third to be monitored at time t7 is resumed, the control device 50 determines the next program to be monitored based on the contents of the first register 30 and the second register 40. It is detected that the program is program 4. The control device 50 uses the arithmetic unit 12 to add the area 3 of the first register 30 to the contents of the monitoring remaining time counter 10.
1 (τ3) is added, and the content of the remaining monitoring time counter IO is updated based on the addition result. At the same time, the control device 50 determines the first time from the contents of the monitoring elapsed time counter 20.
The content (τ3) of the area 31 of the register 30 is subtracted, and the content of the monitoring elapsed time counter 20 is updated based on the subtraction result. In parallel with this, the control device! 50 discards the contents of area 31 of the first register 30 and replaces areas 31 to 3.
The contents of n-2 are replaced with the contents of areas 32 to 3n-1, respectively. Similarly, the control device 50 controls the second register 4
00) Discard the contents of area 41 (number of program 3) and replace the contents of in areas 41 to 4n-1 with the contents of areas 42 to 4n.

上述のようなレジスタとカウンタの内容の演算と更新の
結果、監視経過時間カウンタ20の内容は、01→P−
4Q−4R→S→T→U→■の径路を辿って変化し、一
方監視残時間カウンタlOの内容は A 1−+ 3−
+ l)−+c−+d →@ →f −P gの径路を
辿って変化する。なお、第3図及び第4図中の各直線0
1P、02R,03T、04及びAIBO,A2B1.
A3B2.A4B5は各プログラム毎に監視残時間カウ
ンタ10及び監視経過時間カウンタ20を並列設置する
ものとした場合の各カウンタの内容を表示している。
As a result of calculating and updating the contents of the registers and counters as described above, the contents of the monitoring elapsed time counter 20 are as follows: 01→P-
It changes along the path of 4Q-4R→S→T→U→■, while the content of the remaining monitoring time counter lO is A 1-+ 3-
+l)-+c-+d →@ →f -P Changes along the path g. In addition, each straight line 0 in Figures 3 and 4
1P, 02R, 03T, 04 and AIBO, A2B1.
A3B2. A4B5 displays the contents of each counter when the remaining monitoring time counter 10 and the monitoring elapsed time counter 20 are installed in parallel for each program.

このように1本実施例においては、第1のレジスタ30
と第2のレジスタ40を付加するだけで監視対象となる
各プログラムが監視残時間カウンタ10と監視経過時間
カウンタ20を共用することを可能にしている。
In this way, in this embodiment, the first register 30
By simply adding the second register 40, each program to be monitored can share the remaining monitoring time counter 10 and the monitoring elapsed time counter 20.

監視残時間カウンタ10の内容が0になると。When the content of the remaining monitoring time counter 10 becomes 0.

監視残時間超過を表示する割込みが直ちに行われる。An interrupt is immediately made to indicate that the remaining monitoring time has been exceeded.

上記実施例において、プログラムlの実行再開前にプロ
グラム2の実行が再開された場合、制御装置50は、第
1.第2のレジスタ30.40からプログラム2に関す
る監視情報を廃棄し、プログラム3についてはτ3をτ
2+τ3で置換え。
In the above embodiment, if the execution of program 2 is resumed before execution of program 1 is resumed, the control device 50 controls the first . Discard the monitoring information for program 2 from the second register 30.40 and set τ3 to τ for program 3.
Replaced with 2+τ3.

これをプログラム2に関する旧監視情報が保持されてい
た位置に保持せしめるという監視の廃棄と繰上げが行わ
れる。
The monitoring is discarded and moved forward by holding it in the position where the old monitoring information regarding program 2 was held.

上記実施例では各プログラムについて所定の監視時間が
総て等しい場合を例示したが、各プログラムごとに所定
の監視時が異なる場合についても本発明が適用可能であ
る。
In the above embodiment, the case where the predetermined monitoring times are all the same for each program is illustrated, but the present invention is also applicable to a case where the predetermined monitoring times are different for each program.

また必要に応じて、制御装置50が監視状態を容易に把
握できるよう、監視状態を表示する適宜なフラグを種々
設けることもできる。例えば、監視対象の存在を表示す
るフラグ、次の監視対象の存在を表示するフラグ、更に
は次の次の監視対象の存在を表示するフラグ等である。
Furthermore, if necessary, various appropriate flags can be provided to display the monitoring status so that the control device 50 can easily grasp the monitoring status. For example, there are flags that display the existence of a monitoring target, flags that display the existence of the next monitoring target, flags that display the existence of the next monitoring target, and the like.

発明の効果 以上詳細に説明したように1本発明は砂時計式タイマと
もいうべきアップカウンタとダウンカウンタの組合わせ
及び第1.第2のレジスタを併用する構成であるから、
実行待ち監視時間の設定がソフトウェア処理によらず行
える。従って、プログラムの実行待ち時にはプログラム
番号を設定しさえずれば良く、処理が簡単になるという
利点がある。また、実行再開時や監視時間超過割込み発
生時の監視時間の再設定もソフトウェア処理によらずに
行えるので、処理が簡単になり2時間監視処理を高速化
できるという利点がある。
Effects of the Invention As explained in detail above, one aspect of the present invention is a combination of an up counter and a down counter, which can also be called an hourglass timer; Since the configuration uses the second register,
The execution wait monitoring time can be set without relying on software processing. Therefore, when waiting for the execution of a program, it is only necessary to set the program number and then send it, which has the advantage of simplifying the process. Further, since the monitoring time can be reset without software processing when execution is restarted or when a monitoring time excess interrupt occurs, there is an advantage that the processing is simplified and the 2-hour monitoring processing can be sped up.

また本発明にみれば、第1のレジスタ30と第2のレジ
スタ40を付加するだけで監視対象となる各プログラム
が監視残時間カウンタ10と監視経過時間カウンタ20
を共用する構成であるから。
Furthermore, according to the present invention, by simply adding the first register 30 and the second register 40, each program to be monitored can be set to the remaining monitoring time counter 10 and the monitoring elapsed time counter 20.
Because it is a configuration that shares the.

ハードウェア的負担が少ないという利点がある。This has the advantage of reducing the hardware burden.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来方式を説明するための図、第2図は本発明
の一実施例のハードウェア部分の構成図第3図、第4図
は本発明の一実施例の動作を説明するための概念図であ
る。 10・・監視残時間カウンタ、20・・監視経過時間カ
ウンタ、30・・第1のレジスタ、40・・第2のレジ
スタ、50・・制御装置、12・・演算器。 特許出願人 富士電機製造株式会社(外1名)代 理 
人 弁理士 玉蟲久五部(外1名)第1図 第2図
FIG. 1 is a diagram for explaining the conventional system, and FIG. 2 is a configuration diagram of the hardware part of an embodiment of the present invention. FIGS. 3 and 4 are diagrams for explaining the operation of an embodiment of the present invention. It is a conceptual diagram. 10: Monitoring remaining time counter, 20: Monitoring elapsed time counter, 30: First register, 40: Second register, 50: Control device, 12: Arithmetic unit. Patent applicant: Fuji Electric Seizo Co., Ltd. (one other person)
Person Patent attorney Gobe Tamamushi (1 other person) Figure 1 Figure 2

Claims (1)

【特許請求の範囲】 マルチプログラムを実行する計算機システムのプログラ
ム実行待ち時間監視方式において。 最初に監視状態となったプログラムに対して所定の監視
時間をセントすると共に所定の速度でダウンカウントを
行うダウンカウンタ。 最初に監視状態となったプログラムに対して監視経過時
間に関する所定の初期値をセントすると共に所定の速度
でアンプカウントを行うアンプカウンタ。 二番目以降監視状−となった各プログラムに対して前記
アップカウンタの内容に基づき算定された該監視状態と
なった各時点間の時間差を保持する第1のレジスタ、□
並びに 前記アップカウンタ、ダウンカウンタ及び第1のレジス
タの内容と各プログラムとの対応関係を保持する第2の
レジスタを備え。 最初に監視状態となったプログラムが実行を再開した時
に、前記第1.第2のレジスタの内容を参照して次の監
視対象プログラムを選択し、該監視対象プログラムに対
応する前記第1のレジスタの内容と前記ダウンカウンタ
の内容との和及び前記アップカウンタの内容との差を作
成し、練和及び差のそれぞれによって前記ダウンカウン
タ及びアップカウンタの内容を更新し。 更に、二番目に監視状態となったプログラムが実行を再
開した時に、前記第1.第2のレジスタの内容を参照し
て次の監視対象プログラムを選択し、′該監視対象プロ
グラムに対して上記和及び差の作成並びに練和及び差に
よる前記ダウンカウンタ及びアンプカウンタの内容を更
新し。 更に9次々に監視対象となったプログラムに対して上記
更新動作を次々に反復することを特徴とするプログラム
の実行待ち時間監視方式。
[Claims] In a program execution waiting time monitoring method for a computer system that executes multiple programs. A down counter that counts down a predetermined monitoring time and counts down at a predetermined speed for a program that first enters a monitoring state. An amplifier counter that sends a predetermined initial value regarding elapsed monitoring time to a program that first enters a monitoring state, and counts amplifiers at a predetermined speed. A first register that holds the time difference between each point in time when the program entered the monitoring state calculated based on the contents of the up counter for each program that entered the monitoring state from the second time onward;
and a second register that holds the correspondence between the contents of the up counter, the down counter, and the first register and each program. When the program that first entered the monitoring state resumes execution, the first. The next program to be monitored is selected by referring to the contents of the second register, and the sum of the contents of the first register corresponding to the program to be monitored and the contents of the down counter and the contents of the up counter are Create a difference, and update the contents of the down counter and up counter by the refinement and the difference, respectively. Furthermore, when the second program that entered the monitoring state resumes execution, the first. Select the next program to be monitored by referring to the contents of the second register, and 'create the above sum and difference for the program to be monitored, and update the contents of the down counter and amplifier counter by elaboration and difference. . Furthermore, the program execution waiting time monitoring method is characterized in that the above-mentioned update operation is repeated one after another for nine programs that have been monitored one after another.
JP58101267A 1983-06-06 1983-06-06 Supervising system of execution queuing time of program Pending JPS59225463A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58101267A JPS59225463A (en) 1983-06-06 1983-06-06 Supervising system of execution queuing time of program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58101267A JPS59225463A (en) 1983-06-06 1983-06-06 Supervising system of execution queuing time of program

Publications (1)

Publication Number Publication Date
JPS59225463A true JPS59225463A (en) 1984-12-18

Family

ID=14296112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58101267A Pending JPS59225463A (en) 1983-06-06 1983-06-06 Supervising system of execution queuing time of program

Country Status (1)

Country Link
JP (1) JPS59225463A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0396863A2 (en) * 1989-05-10 1990-11-14 International Business Machines Corporation Cache memory management

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0396863A2 (en) * 1989-05-10 1990-11-14 International Business Machines Corporation Cache memory management

Similar Documents

Publication Publication Date Title
JPS59225463A (en) Supervising system of execution queuing time of program
JP3211423B2 (en) Branch instruction execution method and branch instruction execution device
JPH0520774B2 (en)
JP3145044B2 (en) High-speed data processing unit
JP2001166954A (en) Virtual computer device and its control method
JPH04106652A (en) Exceptional treatment system
JPH0333954A (en) Information processor
JPS61229128A (en) Timer managing system
JPS633328B2 (en)
JPS595370A (en) Processing time controlling system
JPS6373335A (en) Information processor
JPS6128144A (en) Executing device of tracing
JPH03105527A (en) Constituting system for program counter in pipeline computer
JPH0378832A (en) Data processor
JPH02226353A (en) Information processing system
JPH0795294B2 (en) Information processing equipment
JPH0782370B2 (en) Sequencer timer processor
JPS6238748B2 (en)
JPH0417530B2 (en)
JPS63113636A (en) Event control system
JPS60246439A (en) Information processor
JPH0271331A (en) Access processing method for shared resources
JPH04192037A (en) Semiconductor integrated circuit
JPS6140648A (en) Break point setting device
JPH04299742A (en) Interruption controller