JPS5922330A - 終点検知方法 - Google Patents

終点検知方法

Info

Publication number
JPS5922330A
JPS5922330A JP13254182A JP13254182A JPS5922330A JP S5922330 A JPS5922330 A JP S5922330A JP 13254182 A JP13254182 A JP 13254182A JP 13254182 A JP13254182 A JP 13254182A JP S5922330 A JPS5922330 A JP S5922330A
Authority
JP
Japan
Prior art keywords
light
signal current
laser beam
substrate
reflected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13254182A
Other languages
English (en)
Inventor
Takeshi Yoshizawa
吉沢 威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP13254182A priority Critical patent/JPS5922330A/ja
Publication of JPS5922330A publication Critical patent/JPS5922330A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (a)  発明の技術分野 本発明は光を用いて半導体基板上のホトレジスト膜を除
去する現像工程やエツチング工程等のウェット処理にお
ける処理の終点を正確に検知する方法に関する。
(b)  技術の背景 ホトエツチング技術はウェハやマスク上に所望のパター
ンを得るために不要部分を光学的及び化学処理により除
去する技術である。
この様な処理に於いては多数個の基板を処理液に浸漬し
て行なわれ、時間管理により処理の適正ポイントを求め
ているが液の濃度、基板の形状。
大きさ、レジスト膜の組成等によって影響を受は易くバ
ラツキが大きい・ (c)従来技術と問題点 例えは架橋重合の進んだホトレジスト膜を完全に除去す
るためには熱硫酸或は硫酸、過酸化水素のような強力な
酸化剤が必要であるが下地材料の耐薬品性を考慮して特
別な剥離剤フェノール、ノ・ロゲン系有機溶剤で除去す
る方法が一般に用いられている。
通常現像液はその組成特性から判断して処理時間及び処
理後の洗浄吟を規定する。
一方基板上に描画されるレジストバクーンは近年微細加
工技術の進展に伴い、極限までに微細化されているため
基板表面の加工情報を十分検知する必要がある。例えは
表面から数A程度までの情報が得られる分析法としては
低速電子線を用いたオーシュ電子分光法、低速電子線回
折法或いは走査型電子顕微鏡等があるが倒れも装置が大
がかりとなりしかも処理後の検査手法である。
(d)発明の目的 本発明は上記の点に鑑み、処理液中に光を入射して最適
の処理ポイントを検知することを目的とする。
(e)発明の構成 上記目的は本発明によれは処理液中に光を入射し、入射
光強度と被処理試料からの反射光または該処理液を通過
した光の強度とを比較することにより処理の終点を検知
することによりて達せられるQ (fl  発明の実施例 以下本発明の実施例を図面により詳述する。第1図は本
発明の一実施例を説明するだめの構成図である。ヘリウ
ムネオンレーザ光源1から照射されるレーザ光の一部は
ビームスグリツタ2で反射しその反射光はシリコンホト
ダイオードの受光素子3に入射し信号電流(A)に変換
される。一方ビームスグリッタ2を通過したレーザ光は
現像槽4の側壁に設けた透過窓5を経由して基板6上に
照射烙れ・その反射光は入射光と同一光路を戻りピーム
スプリタ2で反射して、受光素子7に入射し65号n 
(B)に変換される。
信号電流(A)はし・−ザ光のパワーによって定寸るか
ら略一定電流となる一方、信号電流(B)は現像によっ
て基板6上のレジスト膜が溶解して変位するから変位量
に応じて変動する。
従って信号電流Aと信号電流Bとの比較はし〜ザ光の光
量差となる。基板6」二のレジストgXが溶解し終ると
信号電流(B)の変動はなくなり処理の終了を検知する
ことができる。戒は予じめ所定の光量差を現像処理の終
了ポイントと規定して光景差を検知することにより処理
の終点を求めてもよい。
第2図の(イ)、(ロ)図は本発明の一実施例であるレ
ーザ光を照射する基板を示す断面図である。
何)図は現像開始時を示し、(ロ)図は現像完了時を示
す断面図である。基板6にシリコン酸化膜8を被膜し、
ホトレジスト膜9を塗布し、斜線部9Iは除去すべきレ
ジスト膜である。
本実施例ではヘリウムネオンレーザ光1oを用いレジス
ト膜9の斜線部91  の変位量を走査して斜線部9′
 が先金に除去されるポイントが即ち最適ポイント値で
ある。同上記実施例では試料からの反射光を監視したが
処理液を通過した光を監視してもよい。
頓 発明の効果 以上詳細に説明したように本発明によればウェット処理
の最適ポイント値が容易に検知できる。
【図面の簡単な説明】
第1図は本発明の一実施例を説明するだめの構成図1M
2図の(イ)、(ロ)図は本発明の一実施例であるレー
ザ光を照射する基板を示す断面図、(イ)図は現像開始
時を示しく口)図は現像完了時を示す断面図である。図
中 1はヘリウムネオンレーザ、2はビームスプリッタ、3
,7は受光素子、4は現像槽、5は透過窓。 6は基板、8tまシリコン酸化膜−9はレジスト膜10
はレーザ光を示す・ 千/f7J TE72図

Claims (1)

    【特許請求の範囲】
  1. 処理液中に光を入射し、入射光強度と被処理試料からの
    反射光または該処理液を通過した光の強度とを比較する
    ことにより処理の終点を検知することを特徴とする終点
    検知方法。
JP13254182A 1982-07-29 1982-07-29 終点検知方法 Pending JPS5922330A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13254182A JPS5922330A (ja) 1982-07-29 1982-07-29 終点検知方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13254182A JPS5922330A (ja) 1982-07-29 1982-07-29 終点検知方法

Publications (1)

Publication Number Publication Date
JPS5922330A true JPS5922330A (ja) 1984-02-04

Family

ID=15083687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13254182A Pending JPS5922330A (ja) 1982-07-29 1982-07-29 終点検知方法

Country Status (1)

Country Link
JP (1) JPS5922330A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5196285A (en) * 1990-05-18 1993-03-23 Xinix, Inc. Method for control of photoresist develop processes
US11508574B2 (en) 2019-08-30 2022-11-22 Kioxia Corporation Semiconductor manufacturing apparatus and manufacturing method of semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5196285A (en) * 1990-05-18 1993-03-23 Xinix, Inc. Method for control of photoresist develop processes
US5292605A (en) * 1990-05-18 1994-03-08 Xinix, Inc. Method for control of photoresist develop processes
US11508574B2 (en) 2019-08-30 2022-11-22 Kioxia Corporation Semiconductor manufacturing apparatus and manufacturing method of semiconductor device

Similar Documents

Publication Publication Date Title
Middelhoek Projection masking, thin photoresist layers and interference effects
Palmer et al. Microscopic circuit fabrication on refractory superconducting films
FR2578065A1 (fr) Procede d'amelioration d'image dans une matiere de reserve photographique positive par inversion d'image
WO2001013413A1 (en) Exposure during rework for enhanced resist removal
JPS60249327A (ja) レジストパタ−ン検出方法
JPS5922330A (ja) 終点検知方法
JPH07140674A (ja) レジストリンス液、及びレジスト現像処理法
US6331489B2 (en) Semiconductor device production method
Long et al. Image reversal techniques with standard positive photoresist
US5863411A (en) Method for forming a minute pattern in a metal workpiece
JPH07335519A (ja) パタン形成方法
JPS6240697B2 (ja)
JP2538935B2 (ja) レジスト現像方法
JP2888248B2 (ja) マスクウェットエッチング方法
JPH03165518A (ja) フォトレジスト用アッシング装置
JP2723726B2 (ja) レジストパターン形成方法
JP2544161B2 (ja) 現像方法
JPH1010743A (ja) 樹脂コーティング材料及びレジスト・パターン形成方法
JP3578403B2 (ja) 微細レジストパターン形成用水溶性樹脂の選択方法
JP2623749B2 (ja) 半導体基板の溝の深さの測定方法
JPS63182817A (ja) 現像処理方法
KR910006543B1 (ko) 포토레지스트 현상액처리에 의한 현상선택비를 개선한 마스크패턴 형성방법
JPH05166779A (ja) 基板洗浄方法
JPS6327848B2 (ja)
Yet et al. Investigation of UFO defect on DUV CAR and BARC process