JPS5922112A - Current source circuit - Google Patents

Current source circuit

Info

Publication number
JPS5922112A
JPS5922112A JP57130256A JP13025682A JPS5922112A JP S5922112 A JPS5922112 A JP S5922112A JP 57130256 A JP57130256 A JP 57130256A JP 13025682 A JP13025682 A JP 13025682A JP S5922112 A JPS5922112 A JP S5922112A
Authority
JP
Japan
Prior art keywords
transistor
current
collector
base
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57130256A
Other languages
Japanese (ja)
Inventor
Shigeo Ogawa
小川 薫雄
Shunji Kikuchi
菊地 俊二
Kazuo Hasegawa
和夫 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP57130256A priority Critical patent/JPS5922112A/en
Publication of JPS5922112A publication Critical patent/JPS5922112A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26Current mirrors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

PURPOSE:To realize high precision, stability, and small power consumption by obtaining a current whose value is determined by only the values of a resistance and a positive source voltage through single conversion from a current source circuit which has the positive power source and a negative power source. CONSTITUTION:The bases and collectors of diode-connected NPN and transistors (TR) Q6 and Q5 are connected in common respectively to constitute a current mirror circuit, so the collector currents of the TRs Q5 and Q6 are equal and currents flowing through NPNTRs Q1 and Q2 are also equal. Since the base of the TRQ1 is connected, V1=V2=0, where V2 is the base potential of the TRQ1 and V1 is the potential at the base (collector) point A of the TRQ2. Therefore, a standard current Iref is determined only by the values of the voltage VCC of the positive power source 1 and the resistance R. A required output current Iout is generated by the single conversion of the current mirror circuit of TRs Q7 and Q8, and its value depens on the emitter area ratio of the TRs Q7 and Q8, the voltage of the positive power source VCC, and resistance R.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は正負両電源を有する電流源回路に関する0 〔発明の技術的背景とその問題点〕 正負両電源を有し、正または負の単一電源により電流値
が決められる従来の電流源回路の一例を第1図に示す。
[Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to a current source circuit having both positive and negative power supplies. An example of a conventional current source circuit in which the current value is determined by a power source is shown in FIG.

この電流源回路では正の電源lと接地点Oの間に1つの
基準電流を作り、さらにダイオード接続されたPNP 
トランジスタQaとベース同士を接続した他のPNPI
−ランジスタQAにより構成されるカレントミラ回路に
より、電流を正の電源1と負の電源2の間に流し、再び
ダイオード接続されたNPN トランジスタQnとベー
ス同士を接続したNPN)ランジスタQcにより必要な
電流Ioutを取り出すという回路構成となっている。
In this current source circuit, one reference current is created between the positive power supply l and the ground point O, and a diode-connected PNP
Another PNPI with transistor Qa and base connected
- A current is passed between the positive power supply 1 and the negative power supply 2 by the current mirror circuit constituted by the transistor QA, and then the necessary current is generated by the diode-connected NPN transistor Qn and the NPN transistor Qc whose bases are connected together. The circuit configuration is to take out Iout.

この従来の回路では必らずPNP トランジスタを使わ
なければならず、基準電流の値を決めるのにこのPNP
 )ランジスタの特性が問題となることが多かった。
In this conventional circuit, a PNP transistor must be used, and this PNP transistor is used to determine the value of the reference current.
) Characteristics of transistors were often a problem.

一番の問題点はPNP)ランジスタのβが低いためにベ
ース電流の影響が大きく、設計した電流値が得られない
ことである。
The biggest problem is that because the β of the PNP transistor is low, the influence of the base current is large, making it impossible to obtain the designed current value.

さらに基準電流の値を決める際には、電it@ lなら
びに抵抗R人の値の他にPNP )ランジスタのベース
・エミッタ電圧VBEをも考慮せねばならず、基準電流
の設計の自由度が少なくなる欠点がある。
Furthermore, when determining the value of the reference current, the base-emitter voltage VBE of the PNP transistor must be taken into consideration in addition to the values of the electric current @ l and the resistor R, which reduces the degree of freedom in designing the reference current. There is a drawback.

さらに上記のように基準電流を得、それよりカレントミ
ラ回路を介して他の電流を流し、さらに所望の電流Io
utを得るという2度の変換を行なうため、変換誤差が
加算され大きくなるばかりでなく、消費電力が大きくな
るという欠点もある。
Furthermore, the reference current is obtained as described above, other currents are caused to flow through the current mirror circuit, and further the desired current Io is obtained.
Since conversion is performed twice to obtain ut, there is a disadvantage that not only conversion errors are added and become large, but also power consumption increases.

〔発明の目的〕[Purpose of the invention]

本発明は上記の欠点を解決するために成されたもので、
抵抗几と正の電源〜”ccO値だけでその値が決定され
るような電流を、基本的に一度の変換により作ることが
でき、かつ従来の方法と比べ低消費岨力で安定した電流
源回路を提供することを目的としたものである。
The present invention has been made to solve the above-mentioned drawbacks.
A resistor and a positive power supply ~ A current source whose value is determined only by the ccO value can be created with a single conversion, and is stable with lower power consumption than conventional methods. The purpose is to provide a circuit.

〔発明の概要〕[Summary of the invention]

本発明は、零電位となる基準点を設け、この基準点と正
電源Vccの101に任意の素子を接続することで、負
電源−VBBとは無関係に所望の電流血Ioutを決定
できる電流源食姶回路である。
The present invention provides a current source that can determine a desired current Iout regardless of the negative power source -VBB by providing a reference point with zero potential and connecting an arbitrary element to this reference point and 101 of the positive power source Vcc. It is a food circuit.

〔発明の実施例〕[Embodiments of the invention]

以下、本発明の実施例について図面金柑いて詳細に説明
する。第2図は本発明の回路の基本構成を示すものであ
る。ベースを接地したNPNトランジスタQ1とダイオ
ード接続されたNPN トランジスタQ2はコレクタ同
士が接続されている。ダイオード接続されたP IN 
P トランジスタQ、のエミッタは前記Cシ、のエミッ
タと接続されており、同様にP N I) トランジス
タQ4のエミッタとQlのエミッタとが接1続されてい
る。さらに、QlとQ4はベース同士が接続されている
。NPNトランジスタQ、のコレクタQま(i3のコレ
クタと接続されており、ダイオード接、続されたNPN
トランジスタQaのコレクタはQ、のコレクタと接続さ
れている。また、このQlとQ6はベース同士、]ニミ
ソタ同士が共に接続されている。ダイオード接続された
NPNトランジスタQ8のコレクタはl!IJ i己Q
、とQ8のエミッタと縁続されており、エミッタは負の
電源2と接続さiしている。NPN l−ランジスタQ
7のエミッタも負の電源2に接続さり、ており、Q7と
(λ8はベース同士が接続されている。以上のように接
続されているトランジスタのうちNPN l−ランジス
タQ、及びQ2のコレクタは抵抗R[より正の電源■と
結ばれている。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 2 shows the basic configuration of the circuit of the present invention. The collectors of an NPN transistor Q1 whose base is grounded and a diode-connected NPN transistor Q2 are connected to each other. Diode connected PIN
The emitter of the P transistor Q is connected to the emitter of the C transistor, and similarly the emitter of the P N I) transistor Q4 and the emitter of the P transistor Ql are connected. Furthermore, the bases of Ql and Q4 are connected to each other. The collector Q of the NPN transistor Q (connected to the collector of i3, diode-connected,
The collector of transistor Qa is connected to the collector of transistor Q. Furthermore, the bases of Ql and Q6 are connected together, and the bases thereof are connected together. The collector of the diode-connected NPN transistor Q8 is l! IJ iselfQ
, and the emitter of Q8, and the emitter is connected to the negative power supply 2. NPN l-transistor Q
The emitter of 7 is also connected to the negative power supply 2, and the bases of Q7 and (λ8 are connected to each other. Among the transistors connected as above, the collectors of NPN l-transistor Q and Q2 are Resistor R [connected to the more positive power supply ■.

以上が本発明の基本構成である。ここでNPNトランジ
スタQ、とQt−QsとQ、、PNP)ランジスタQ、
とQ4はベア性を考慮し設計された同一形状のトランジ
スタである。
The above is the basic configuration of the present invention. Here, NPN transistor Q, and Qt-Qs and Q, , PNP) transistor Q,
and Q4 are transistors of the same shape designed with bareness in mind.

次に、上記本発明の電流源回路の動作をベース電流を無
視して説明する。ダイオード接続のNPNトランジスタ
Q6とNPN )ランジスタQ、はベース共通エミッタ
共通でカレントミラを構成するのでQ、とqのコレクタ
電流は等しい。したがってPNPトランジスタQ3とq
を流れる電流は等しく、またNPNトランジスタQ1と
Q、t−流れる電流も等しくなる。
Next, the operation of the current source circuit of the present invention will be explained while ignoring the base current. The diode-connected NPN transistor Q6 and the NPN transistor Q form a current mirror with a common base and common emitter, so the collector currents of Q and q are equal. Therefore, PNP transistors Q3 and q
The currents flowing through the NPN transistors Q1 and Q,t- are also equal.

次にNPN トランジスタQ1のベース電位v(2)と
NPNトランジスタQ!のベース(コレクタ)A点の電
位v(1)の関係は次の式となる。
Next, the base potential v(2) of the NPN transistor Q1 and the NPN transistor Q! The relationship between the potential v(1) at the base (collector) point A of is expressed by the following equation.

’V(2)−YBE(Ql ) −VBK(Q3) =
 V(1)−VBE(Q2) −VBE(Q4 ) −
(11とこで例えばVaic(qt )はトランジスタ
Q、のベース・エミッタ間の電圧降下を表わすものであ
る。
'V(2)-YBE(Ql)-VBK(Q3)=
V(1)-VBE(Q2)-VBE(Q4)-
(For example, Vaic(qt) represents the voltage drop between the base and emitter of the transistor Q.

は温度のみの関数で、Isは逆方向飽和電流でトランジ
スタの形状及び製造プロセスにより決定される、ICは
トランジスタのコレクタを流れる電流である。
is a function of temperature only, Is is the reverse saturation current and is determined by the transistor geometry and manufacturing process, and IC is the current flowing through the collector of the transistor.

前で述べたようKNPN l−ランジスタQ1とQ、。KNPN l-transistors Q1 and Q, as mentioned before.

PNP )ランジスタQ、とQ4を流れる電流は等しく
、PNP )ランジスタQsとQ4.NPNトランジス
タQ1と蟻の形状は同じであり、動作温度は等しいかう
VBE(Ql) =VBE(Q2) 、 vBx(qa
)=VB++:(q4) テあル。よっテ(1)式ヨI
J V(1)=V(2)テアル、 V(2)if N 
P N トランジスタQ、のベース電位であり、Qlの
ベースは第2図のように接地しているためV(1)= 
V(2)= OとなりA点は接地電位即ちOVになる。
The currents flowing through transistors Q and Q4 are equal, and the currents flowing through transistors Qs and Q4. The shape of the NPN transistor Q1 and the dovetail are the same, and the operating temperatures are the same.VBE(Ql) =VBE(Q2), vBx(qa
)=VB++: (q4) Tearu. Yotte (1) formula YoI
J V (1) = V (2) theal, V (2) if N
P N is the base potential of transistor Q, and since the base of Ql is grounded as shown in Figure 2, V(1) =
V(2)=O, and the point A becomes the ground potential, that is, OV.

従って抵抗几を流れる電流Irefは である。このように第2図の例で標準電流Irefは正
の電源1の電圧Vccと抵抗Rの値のみにより決めるこ
とができる。
Therefore, the current Iref flowing through the resistor is. In this way, in the example of FIG. 2, the standard current Iref can be determined only by the voltage Vcc of the positive power supply 1 and the value of the resistor R.

A点がOvになることを利用すれば基準電流の設計は特
別の制約なしに自由に行なうことができる。NPN )
ランジスタQ、を流れる電流■3は電流保存の法則より
トランジスタQ、側を流れる電流I。
By utilizing the fact that point A becomes Ov, the reference current can be designed freely without any special restrictions. NPN)
The current flowing through the transistor Q3 is the current I flowing through the transistor Q according to the law of conservation of current.

とトランジスタQ、側を流れる電流I、との和に等しI
、== I、−1−1,= Irefである。要求され
る出力電流Iout fユトランジスタQ、のエミツタ
面4X A (Q?)とトランジスタQ8のエミッタ面
積A(Qり  により、次のように表イ〕ぜる。
and the current I flowing through the transistor Q, I
, == I, -1-1, = Iref. The required output current Iout f, the emitter surface 4X of the transistor Q (Q?) and the emitter area A (Q) of the transistor Q8 are expressed as follows.

このように要求される電流は、標準、1流1refをト
ランジスタQ、とQ8により構成されるカレントミラー
による一度の変換で作ることができ、その値はQ、とQ
、のエミツタ面積比と正のt 源Vccの電圧と抵抗凡
の値のみにより決まる。エミツタ面積比はペア性を考慮
した配置を行なうことで設1l−1−値からの誤差をか
なり少なくできる。
The current required in this way can be created by converting the standard 1st current 1ref once using a current mirror composed of transistors Q and Q8, and its value is Q, and Q.
It is determined only by the emitter area ratio of , the voltage of the positive t source Vcc, and the value of the resistance. By arranging the emitter area ratio in consideration of pairability, the error from the set value can be considerably reduced.

〔発明の効果〕〔Effect of the invention〕

本回路においてもPNP I−ランジスタを1吏用して
いるが従来の使用法とは異1よる。従来は、PNPトラ
ンジスタをカレントミラーとして1吏っていた。
This circuit also uses one PNP I-transistor, but this is different from the conventional usage. Conventionally, a PNP transistor was used as a current mirror.

そしてそのβが低いためペース電流による電流のペア性
の影響が大きかった。本回路ではPNPトランジスタは
、トランジスタQ、のベース電位とトランジスタQ2の
ベース電位とを等しくすることを目的とし使用されてい
る。すなわち、本発明の回路で本質的にPNP トラン
ジスタに要求するのはVBE(Q3)とVBK(Q4)
が等しいことである。VBEは前c に述べたように、VBE = VTJn−であるので、
ベーs スミ流による影響はlnの関数により軽減されVBKは
ほぼ等しくなる。したがって従来のようなP N l)
じた トランジスタを使用したために生す嚇設計値からの誤差
は大幅に改善される。
Since β was low, the influence of the current pairing caused by the pace current was large. In this circuit, the PNP transistor is used for the purpose of equalizing the base potential of transistor Q and the base potential of transistor Q2. In other words, what is essentially required of the PNP transistor in the circuit of the present invention is VBE (Q3) and VBK (Q4).
are equal. As stated in c above, VBE = VTJn-, so
The influence of the Sumy flow is reduced by the function of ln, and VBK becomes approximately equal. Therefore, the conventional P N l)
The error from the threatened design value due to the use of different transistors is significantly improved.

第2図において、流れる′電流1d(Ire(とIou
tたけであるので第1図に示す従来の回路に比べ消費電
力は少なくなる利点を持つ。
In Fig. 2, the flowing current 1d (Ire (and Iou
t, the circuit has the advantage of lower power consumption than the conventional circuit shown in FIG.

以上のように本発明の回路は、精度が高く安定した省電
力の電流源回路である。
As described above, the circuit of the present invention is a highly accurate, stable, and power-saving current source circuit.

〔発明の他の実施例〕[Other embodiments of the invention]

本ヴ6明の゛電流源回路は基本的には第2図の構成では
あるが、実際に用いる時には、第3図に示すようにスタ
ータ回路が伺は加えられる。スタータ回路は例えば第3
図に示すように抵抗RsとN P NトランジスタQs
+1 ダイオード接続されたN P NトランジスタQ
s2.Qs3 により構成される。
The current source circuit of this invention basically has the configuration shown in FIG. 2, but when it is actually used, a starter circuit is added as shown in FIG. 3. For example, the starter circuit
As shown in the figure, the resistor Rs and the N P N transistor Qs
+1 diode-connected N P N transistor Q
s2. It is composed of Qs3.

m2図の電流源には安定状態がふたつ存6三する。There are two stable states for the current source in the m2 diagram.

である。そこであらかじめ電流を流してやり1ref=
0の安定状態より抜は出させ、1rcf−Vcc/Rに
なるようにする必要がある。それをスタータ回路により
行なわせる。
It is. Therefore, let a current flow in advance 1ref=
It is necessary to draw out the voltage from the stable state of 0, so that it becomes 1rcf-Vcc/R. This is done by the starter circuit.

スクータ回路により電流源に1区流が流れ始め、Ire
f=oからIref = Vcc/Rの状態に移行する
とトランジスタQ、とQ、はダイオード接続しであるの
で、トランジスタQs+のエミッタ電位Ve(Qs+)
はVe (Qs+ ) = VBz(Q、) + va
E (Qs )      (2)となる。またトラン
ジスタQs+のベース電位vb(QSI)は Vb (Q81) = VBE (Q!!2) + V
Bg (Qsa)    (3)である。(2)式、(
3)式よりVe(Qsl)二Vb(Qsl)とf、K 
ルためトランジスタQSIはオフ状態となりスタータ回
路は電流源回路より切り喘される。したかりてスタータ
回路は′電流源回路に対し本質的に影#は与7.ない。
Due to the scooter circuit, a current starts flowing through the current source, and Ire
When transitioning from f=o to Iref = Vcc/R, transistors Q and Q are diode-connected, so the emitter potential Ve (Qs+) of transistor Qs+
is Ve (Qs+) = VBz(Q,) + va
E (Qs) (2). Also, the base potential vb (QSI) of the transistor Qs+ is Vb (Q81) = VBE (Q!!2) + V
Bg (Qsa) (3). Equation (2), (
3) From the formula, Ve(Qsl)2Vb(Qsl) and f, K
Therefore, the transistor QSI is turned off, and the starter circuit is disconnected from the current source circuit. Therefore, the starter circuit essentially has no influence on the current source circuit7. do not have.

さて、不発明には以下に示す応用例かある。Now, there are some applications of non-invention as shown below.

(1)標準′−流Lrefと出力電流1outとの比を
大きくしたい」烏合にti第4図に示すようにトランジ
スタQ7のエミッタと負の4諒の間に抵抗[t。
(1) It is desired to increase the ratio between the standard current Lref and the output current 1out.As shown in FIG.

をトランジスタQ、のエミッタと負の電源の間に抵抗I
ちを接続する。この時の1outは次のようになる。
A resistor I is connected between the emitter of the transistor Q and the negative power supply.
Connect your device. 1out at this time is as follows.

ここでトランジスタQ7とトランジスタQ、のエミ゛ツ
タ面積1−1.電流比に等しくシ、ペア性を考慮し四−
形状にする必要がある。また等しい抵抗Rs 、 l(
4,R,、r−を挿入することによりカレントミラーの
精度を向上さぜることもできる。
Here, the emitter area of transistor Q7 and transistor Q is 1-1. Equal to the current ratio, considering the pair property,
It needs to be shaped. Also, equal resistances Rs, l(
The accuracy of the current mirror can also be improved by inserting 4, R, , r-.

(2)  次に負のi′を源−Vccによって決まる1
流源の回路は第5図に示すように考えることができる。
(2) Next, negative i' is 1 determined by the source −Vcc
The circuit of the current source can be considered as shown in FIG.

回路構成は第2図の基本構成と対称的にPNP )ラン
ジスタとNPNトランノスタを入れかえた構成を有する
。(負のm源に制約があり十分な電源電圧(−3v以下
)が使甲できない時には有効Cある。) (3)通常使用するには第2図の基本構成により十分な
出力電流を作ることができる。しかし、さらに精度が要
求される場合には、第6図に示すようにNPN トラン
ジスタQ4とNPNトランジスタqの間にPNP )ラ
ンジスタQiを入れることで、PNPトランジスタのβ
による影響を少なくし精度の高い電流源を作ることがで
きる。
The circuit configuration has a configuration in which a PNP transistor and an NPN transistor are replaced symmetrically with the basic configuration shown in FIG. (C is effective when there are restrictions on the negative m source and sufficient power supply voltage (-3V or less) cannot be used.) (3) For normal use, create a sufficient output current using the basic configuration shown in Figure 2. I can do it. However, if even more precision is required, by inserting a PNP transistor Qi between the NPN transistor Q4 and the NPN transistor q as shown in FIG.
It is possible to create a highly accurate current source by reducing the influence of

トランジスタQ1がないときには、トランジスタQ、と
トランジスタQ4は一般にWldlar  の電流源と
呼ばれる回路を構成し、Qaを流れるコレクタ電流IC
(Q、)とトランジスタqを流れであり、PNPトラン
ジスタのようにβの低いトランジスタではIc((υと
IC(Qs)のペア性が悪くなる。トランジスタQiを
入れた場合、トランジスタQs 、 Qi 1 Qi 
t/iWi 18On(D電流源と呼ばれる回路を構成
し、IC(Qa)とIC(Ql)  nβの2乗の項が
あることによりIC(Qi)と1c(Q、)のペア性は
改善できる。
When transistor Q1 is not present, transistors Q and Q4 form a circuit generally called a Wldlar current source, and the collector current IC flowing through Qa
(Q, ) and transistor q, and in a transistor with low β such as a PNP transistor, the pairability between Ic((υ) and IC(Qs) is poor. When transistor Qi is inserted, transistors Qs and Qi 1 Qi
t/iWi 18On (constitutes a circuit called a D current source, and the pairability of IC(Qi) and 1c(Q,) can be improved by having the square term of nβ of IC(Qa) and IC(Ql) .

以上のようにPNP )ランジスタQiを付は加えるこ
とによりさらに精度の高い電流源を構成することができ
る。
As described above, by adding the PNP transistor Qi, a current source with even higher accuracy can be constructed.

(4)  この電流源を第7図のように差動増幅器に用
い、以下に述べるように回路定数を定めることで電源変
動や動作温度の変化の影響をほとんど受けず出力のDC
1u位を基準電圧Vref (C等しく保てる回路を実
現できる。
(4) By using this current source in a differential amplifier as shown in Figure 7 and determining the circuit constants as described below, the output DC is almost unaffected by power supply fluctuations and operating temperature changes.
It is possible to realize a circuit that can maintain approximately 1u equal to the reference voltage Vref (C).

Vref = o として出力のDC覗位をOvにした
い場合は抵抗孔を流れる′電流Iaと差動増幅器の抵抗
Rdtを流れる電流Ibを下式のように圧降下RIaと
抵抗Rdtにおける磁圧降下&bIbは等しい。またト
ランジスタQ、□のエミッタ面積A (Qll )とト
ランジスタQ+2のエミッタ面積A(Qi2)の比は下
式のように設計する。
If you want to set the output DC level to Ov with Vref = o, the current Ia flowing through the resistor hole and the current Ib flowing through the resistor Rdt of the differential amplifier are calculated as follows: RIa, magnetic pressure drop at resistor Rdt &bIb are equal. Further, the ratio of the emitter area A (Qll) of the transistor Q, □ to the emitter area A (Qi2) of the transistor Q+2 is designed as shown in the following formula.

A(Ql2 )  Ia したがってトランジスタQ1.のベース・エミッタ間′
ル圧VBE((↓1)とトランジスタQ12のペース・
エミッタ間電圧VBnCQA2)は等しい。このような
関係を用いると出力端の電位V (d)はv(d) =
 VCc −Rd I b −VBE (Qll )=
Vcc−几Ia −YBE (Qi2 )−V(a) = O となる。ここで電源が変動したにしてもIa。
A(Ql2) Ia Therefore transistor Q1. between base and emitter′
voltage VBE ((↓1) and the pace of transistor Q12.
The emitter voltages VBnCQA2) are equal. Using this relationship, the potential V (d) at the output end is v (d) =
VCc −Rd I b −VBE (Qll)=
Vcc - 几Ia - YBE (Qi2) - V(a) = O. Even if the power supply fluctuates here, Ia.

Ib、Icの絶対値は変化するが、各々の比は常tζ一
定である。これは動作m度が変化した場合抵抗値がペア
性が保たれ絶対値が変化した場合にも各電流の絶対値は
変わるがその比は一定となる。したがって電流変動動作
温度の変化また抵抗値の変化に対し出力のDCz位は常
にOvとなる。
Although the absolute values of Ib and Ic change, the ratio of each is always constant tζ. This means that when the operating degree changes, the resistance value maintains pairing, and even when the absolute value changes, the absolute value of each current changes, but the ratio remains constant. Therefore, the DCz level of the output is always Ov with respect to changes in current fluctuation operating temperature and changes in resistance value.

ここで抵抗R、)1.dz、E俯2,1もL はペア性
を考l・1した配置を行なう。トランジスタ(シ、Iと
トランジスタQ+2もペア性を考慮し配置する。
Here resistance R, )1. dz, E-down 2, 1 and L are arranged considering pairability. Transistors (I, I and Q+2) are also arranged with consideration given to their pairability.

以上述べたように本発明は広い応用を有する。As described above, the present invention has a wide range of applications.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は正負側電源をもつ回路で使イつれていた従来の
電流源の一例を示1−回路図、a′x 2図及び第3図
は本発明の電流源供給回路を示す回路図である。第4図
から第7図は本発明の応用例を示す回路図である。 Ql 〜QHI Qa〜Qi t QA−QD IQS
I 〜Qss−hランジスタ几、R+  、R2,R,
、R,、R,、几、、RA、几s、Rd+、)tdz、
几り、・。 抵抗 4− Vc c 、 −vB B・・・電源電圧  1
,2・・・電源Vref・・・基準電圧
Figure 1 shows an example of a conventional current source that has been used in a circuit with positive and negative side power supplies. It is. 4 to 7 are circuit diagrams showing application examples of the present invention. Ql ~QHI Qa~Qit QA-QD IQS
I~Qss-h transistor, R+, R2, R,
,R,,R,,几,,RA,几s,Rd+,)tdz,
Chill... Resistance 4-Vcc, -vB B...Power supply voltage 1
, 2...Power supply Vref...Reference voltage

Claims (1)

【特許請求の範囲】[Claims] 正および負のふたつの電源を有する′電流?を取1a路
において、前記正電源に任意の素子を介してコレクタが
接続されるベース接地されたrpJlのNPNトランジ
スタと、この第1のNPN l・ランジスタのコレクタ
にコレクタおよびベースカニ接続される第2ON l)
 N )ランジスタと、前言C41のNPNトランジス
タのエミッタに工壮5ツタが接続される第3のPNPト
ランジスタと、この第3のPNPトランジスタのペース
およびコレクタにベースカベ接続し前記第2のNPNト
ランジスタのエミ′ツタにエミッタが接続している第4
のPNP I−ランジスタと、前記第3のPNPI−ラ
ンジスタのコレクタにコレクタが接続され第4のPNP
I−ランジスタのコレクタにベースが接続されてGする
第5ONPNトランジスタと、この第5ONPN l−
ランジスタのペースにベースおよびコレクタカメ接続さ
れており、第5のNPNトランジスタのエミッタにエミ
ッタが接続されている第6ONPN )ランジスタと、
前記第5および第6ONPN )ランジスタのエミッタ
にカレントミラー回路を介して接続される前記負電源と
を有し、前記第1のNPNトランジスタのコレクタ電位
がOvであることを利用し、前記正電源と素子とにより
決定される電流に比例した電流が前記カレントミラー回
路出力として得られることをl特徴とする電流源回路。
Current with two sources, positive and negative? In path 1a, a base-grounded rpJl NPN transistor whose collector is connected to the positive power supply via an arbitrary element, and a second ON transistor whose collector and base are crab-connected to the collector of this first NPN l transistor. l)
N) A transistor, a third PNP transistor whose base plate is connected to the emitter of the NPN transistor of C41, and whose base wall is connected to the base and collector of the third PNP transistor and whose emitter of the second NPN transistor is connected to the emitter of the NPN transistor of C41. 'The fourth part whose emitter is connected to the ivy
and a fourth PNP I-transistor whose collector is connected to the collector of the third PNP I-transistor.
A fifth ONPN transistor whose base is connected to the collector of the I- transistor and which is connected to the G transistor;
a sixth ONPN transistor having its base and collector connected to the transistor pace and having its emitter connected to the emitter of the fifth NPN transistor;
The fifth and sixth ONPN transistors have the negative power supply connected to the emitters of the transistors via a current mirror circuit, and utilize the fact that the collector potential of the first NPN transistor is Ov to connect to the positive power supply. 1. A current source circuit characterized in that a current proportional to the current determined by the current mirror element is obtained as the output of the current mirror circuit.
JP57130256A 1982-07-28 1982-07-28 Current source circuit Pending JPS5922112A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57130256A JPS5922112A (en) 1982-07-28 1982-07-28 Current source circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57130256A JPS5922112A (en) 1982-07-28 1982-07-28 Current source circuit

Publications (1)

Publication Number Publication Date
JPS5922112A true JPS5922112A (en) 1984-02-04

Family

ID=15029902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57130256A Pending JPS5922112A (en) 1982-07-28 1982-07-28 Current source circuit

Country Status (1)

Country Link
JP (1) JPS5922112A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62230106A (en) * 1986-02-07 1987-10-08 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ Current mirror circuit arrangement
JPS62166376U (en) * 1986-04-10 1987-10-22
US4983930A (en) * 1988-12-29 1991-01-08 Wadsworth Douglas C Current conveyor
US5008609A (en) * 1989-06-06 1991-04-16 Mitsubishi Denki Kabushiki Kaisha Voltage generating circuit for semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62230106A (en) * 1986-02-07 1987-10-08 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ Current mirror circuit arrangement
JPS62166376U (en) * 1986-04-10 1987-10-22
US4983930A (en) * 1988-12-29 1991-01-08 Wadsworth Douglas C Current conveyor
US5008609A (en) * 1989-06-06 1991-04-16 Mitsubishi Denki Kabushiki Kaisha Voltage generating circuit for semiconductor device

Similar Documents

Publication Publication Date Title
US7173407B2 (en) Proportional to absolute temperature voltage circuit
US7075282B2 (en) Low-power bandgap reference circuits having relatively less components
JPS5922112A (en) Current source circuit
JPS6091425A (en) Constant voltage power supply circuit
JPS59191629A (en) Constant current circuit
JPH0367366B2 (en)
JPH04181130A (en) Temperature detecting circuit
JPH01152807A (en) Current supply circuit
JP2003330552A (en) Constant voltage and constant current control circuit
JPS6093533A (en) Reference voltage circuit
JPS6033717A (en) Current mirror circuit
JPH0517692Y2 (en)
JPH0543131B2 (en)
JPS61184002A (en) Current source circuit
JPS5999510A (en) Constant voltage circuit
JPS6097708A (en) Constant current circuit
JPS61133710A (en) Current mirror circuit
JPS63178607A (en) Error amplifier
JPS60132408A (en) Variable gain circuit
JPH05327473A (en) Ill injector current supply circuit
JPH03179514A (en) Constant voltage circuit
JPS6182521A (en) Differential type comparator circuit
JPS6051306A (en) Constant current source circuit
JPS63236403A (en) Current source circuit
JPS62161206A (en) Differential amplifier circuit having constant current source circuit