JPS59218544A - X-y recorder - Google Patents

X-y recorder

Info

Publication number
JPS59218544A
JPS59218544A JP9322583A JP9322583A JPS59218544A JP S59218544 A JPS59218544 A JP S59218544A JP 9322583 A JP9322583 A JP 9322583A JP 9322583 A JP9322583 A JP 9322583A JP S59218544 A JPS59218544 A JP S59218544A
Authority
JP
Japan
Prior art keywords
axis
data
memory
dot
word
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9322583A
Other languages
Japanese (ja)
Other versions
JPS6319889B2 (en
Inventor
Kiyoto Tezuka
手塚 清登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki Denki KK
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki Denki KK, Hioki EE Corp filed Critical Hioki Denki KK
Priority to JP9322583A priority Critical patent/JPS59218544A/en
Publication of JPS59218544A publication Critical patent/JPS59218544A/en
Publication of JPS6319889B2 publication Critical patent/JPS6319889B2/ja
Granted legal-status Critical Current

Links

Abstract

PURPOSE:To store a large quantity of dot data with a buffer memory of small capacity by reconfigurating a one-word/n-bit buffer memory into a one-word/one- bit buffer memory. CONSTITUTION:The X and Y axis data of one-word/n-bit configuration are stored successively to a memory means 191 via an A/D converter 13. A dot data producing means 192 reconfigurates the Y axis data stored in a Y axis memory addrrss corresponding to an X axis memory address storing the contents of the same X axis data into a one-word/one-bit configuration. The output of the means 192 is supplied to a graphic dot printer 33. Then the dot is recorded at the corresponding position decided by the X and Y axis scales and in response to the X and Y axis inputs.

Description

【発明の詳細な説明】 産業上の利用分野 本発明はX−Yレコーダ、特にX軸入力とY軸入力との
時系列データから、X−Y波形のド、トデータを求めて
グラフィック・ドツトプリンタへ出力するX−Yレコー
ダに関する。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention is applied to an X-Y recorder, in particular, to obtain dot data of an X-Y waveform from time series data of an X-axis input and a Y-axis input and send it to a graphic dot printer. This invention relates to an output X-Y recorder.

従来技術 従来のX−Yレコーダでは、X軸入力とY軸入力との時
系列データをそれぞれのメモリに記憶し、ドツトデータ
を生成するためには、そのメモリ内容をそのままバッフ
ァメモリに移して一時記憶させグラフィック・ド、Iプ
リンタへ与えていた。
Prior Art In a conventional X-Y recorder, time-series data for X-axis input and Y-axis input is stored in respective memories, and in order to generate dot data, the memory contents are transferred as they are to a buffer memory and temporarily stored. It was memorized and sent to the graphic card and I printer.

従来技術の問題点 そのようなX−Yレコーダては、メモリに記憶されたデ
ータをそのままバッファメモリに移すため、バッファメ
モリの容量も大きくなり、多ヂャン不ル時には、さらに
大きなバッファメモリの容量を必要と1−るものであっ
た。
Problems with the Prior Art In such X-Y recorders, the data stored in the memory is transferred directly to the buffer memory, so the capacity of the buffer memory becomes large. It was something that was needed.

発明の]」的 本発明はこのような間顕点を解決するためになされたも
のであり、X軸入力とX軸入力との時系列データを、1
ワードnビ、ト構成で、それぞれX軸デークはX軸メモ
リに、Y軸データはY軸メモリに記憶した後、同一のX
軸データ内容を記憶しているX軸メモリ番地に対応ず・
るY軸メモリ番地に記憶されているY軸データを、1ワ
ード1ビ、トに再構成し、Y軸データの内容ヲ、バッフ
ァメモリの対応する1ビ、トに記憶さゼてドツトデータ
を得るX −Yレコーダを提供しようとするものである
The present invention was made to solve such problems, and the time series data of the X-axis input and the X-axis input are
The X-axis data is stored in the X-axis memory and the Y-axis data is stored in the Y-axis memory, and then the same
Does not correspond to the X-axis memory address that stores axis data contents.
The Y-axis data stored in the Y-axis memory address is reconfigured into 1 word and 1 bit, and the contents of the Y-axis data are stored in the corresponding 1 bit and 5 bits of the buffer memory to create dot data. The present invention aims to provide an X-Y recorder that obtains the following information.

発明の概要 第1図は、本発明の構成を明示する全体構成図である。Summary of the invention FIG. 1 is an overall configuration diagram clearly showing the configuration of the present invention.

本発明のX−Yレコーダは、X軸入力とX軸入力とをそ
れぞれ1ワードhビツト構成のX軸データ、Y軸データ
とするアナログ・デジタル変換器13と、時系列的にX
軸データはX軸メモリに、Y軸はY軸メモリに順次記憶
する記憶手段191と、X軸メモリの各番地に記憶され
ているX軸データの内容をX軸目盛の所定順に対応させ
たとき、同一のX軸データ内容を記憶しているX軸メモ
リの番地と対応するY軸メモリの番地に記憶されている
Y軸データを1ワード1ビツトに再構成し、Y軸データ
の内容を、バ、ファメモリの対応する1ビ、lに記憶さ
せることによって、X軸目盛に従い、Y軸データの内容
に応じてY軸目盛の相当位置に1ド、トを印すことがで
きるドツトデータ生成手段192と、トン[データ生成
手段192からの出力を受け、X軸入力と、X軸入力と
に応じて、X軸目盛とY軸目盛とで決定する相当位1#
にド、[を記録するグラフィック・ド、ドブリンタロろ
とを備えている。
The X-Y recorder of the present invention includes an analog-to-digital converter 13 that converts the X-axis input and the X-axis input into X-axis data and Y-axis data of 1 word and h bits, and
When the storage means 191 sequentially stores the axis data in the X-axis memory and the Y-axis in the Y-axis memory, and the contents of the X-axis data stored at each address of the X-axis memory are made to correspond to the predetermined order of the X-axis scale. , the Y-axis data stored in the Y-axis memory address corresponding to the X-axis memory address storing the same X-axis data content is reconfigured into 1 word 1 bit, and the Y-axis data content is Dot data generation means that can mark 1 dots and dots at corresponding positions on the Y-axis scale according to the contents of the Y-axis data according to the X-axis scale by storing the dots and dots in the corresponding 1 bits and l of the bar and file memories. 192 and ton [equivalent 1# determined by the X-axis scale and the Y-axis scale according to the X-axis input and the X-axis input after receiving the output from the data generation means 192
It is equipped with graphic do and doblin taro to record ni do and [.

実施例 第2図は、本発明の実施例を示すプロ、り構成図である
Embodiment FIG. 2 is a professional configuration diagram showing an embodiment of the present invention.

同図において、11は入力切換手段例えばマルチプレク
サであり、電圧や電流などのアナログ人力信号S1及び
アナログ入力信号S2をそれぞれX軸入力、X軸入力と
して交互に順次切換えて時系列的に出力する。
In the figure, reference numeral 11 denotes an input switching means, such as a multiplexer, which alternately and sequentially switches analog human input signals S1 and analog input signals S2 such as voltage and current as X-axis inputs and X-axis inputs, respectively, and outputs them in time series.

1ろはアナログ・デジタル変換器(以下A/D変換器と
いう)であり、X軸入力とX軸入力とをそれぞれ順次1
ワードnビ、ト例えば1ワード8ビ、ト構成のデジタル
値に変え、X @ll i−タ信号Ss、Y軸データ信
号S4として順次演算装置19の入力ボート27に与え
る。なお、X軸入力に対するA/D変換器とX軸入力に
対するA/D変換器とを個別に備えれば入力切換手段1
またるマルチプレクサは不用となる。
1 is an analog-to-digital converter (hereinafter referred to as an A/D converter), which sequentially converts the X-axis input and the
The data is converted into a digital value of n bits, for example, 8 bits per word, and is sequentially applied to the input port 27 of the arithmetic unit 19 as an X data signal Ss and a Y axis data signal S4. Note that if an A/D converter for the X-axis input and an A/D converter for the X-axis input are separately provided, the input switching means 1
Additional multiplexers are no longer required.

15はクロ、り発生器であり、クロ、り信号3tを入力
ボート27に与える。
Reference numeral 15 denotes a black and white signal generator, which supplies a black and white signal 3t to the input port 27.

演算装置19は、例えば中央処理装置(apU)21、
読み出し専用メモリ (ROM)23、読み出し書き込
め可能メモリ (RAM)25、人カポ−127、出力
ホ゛−)’29、パスライン3 l trどからなるマ
イクロコンピュータで構成されている。ROM23には
、0PU21の制御プログラムが格納されており、X軸
テータ、Y軸データの記憶・ドットデータ生成処理プロ
グラムが含まれている。RA M 25は、X軸メモリ
としてX軸データ、Y軸メモリ七してY軸データ、ハ、
ファメモリとして1゛、1データなどのデータや0PU
21の演算結果などを記憶するものである。例えば、X
軸メモリ、Y@メモリとして各2にバイ1、バ、フ7メ
モリよして32バイトとする。バッファメモリには、グ
ラフィ、り・ドツトプリンタろ6のY軸1[1盛(1ラ
イン)分のドツトデータ (Y軸メモリ相当点)を記憶
する容量が必要である。人力ボート27は前述したよう
にA/D変換器13、クロック発生器15などに接続し
ており、出力ボート29はグラフィ、り・ドアlプリン
タ66に接続されている。パスラインろ1は、これら全
接続するだめのアドレスバスライン、データバスライン
、制御パスラインなとを含む。
The arithmetic unit 19 includes, for example, a central processing unit (apU) 21,
It consists of a microcomputer consisting of a read-only memory (ROM) 23, a read/write memory (RAM) 25, a memory card 127, an output port 29, a pass line 3, and the like. The ROM 23 stores a control program for the 0PU 21, including an X-axis data storage and Y-axis data storage/dot data generation processing program. RAM 25 stores X-axis data as X-axis memory, Y-axis data as Y-axis memory,
Data such as 1゛, 1 data and 0PU as a file memory
It stores the calculation results of 21 and the like. For example,
The axis memory and Y@memory are 32 bytes each with 2 bytes, 1 byte, 7 bytes, and 7 memories. The buffer memory must have a capacity to store dot data (corresponding to the Y-axis memory) for one column (one line) on the Y-axis of the graphic/dot printer 6. The human power boat 27 is connected to the A/D converter 13, the clock generator 15, etc., as described above, and the output boat 29 is connected to the graphic printer 66. The path line 1 includes address bus lines, data bus lines, and control path lines to which all of these lines are to be connected.

グラフィ、り・ド、lブリンクろろは、バ。Graffiti, Ri・Do, l Blink Roroha, Ba.

ファメモリに記憶されたドツトデータにもとづいて、記
録紙のX軸目盛とY軸目盛とによって決まる相当位置に
ドツトを印して入力波形などを記録する。
Based on the dot data stored in the file memory, input waveforms and the like are recorded by marking dots at corresponding positions determined by the X-axis scale and Y-axis scale of the recording paper.

次に、本発明の実施例の動作を説明する。Next, the operation of the embodiment of the present invention will be explained.

第3図及び第4図は、X軸データ、Y軸デークの記憶・
ドアlデータ生成処理プログラムのフローチャートであ
る。P、〜R8のステップにより実行され、P1〜P1
.のステ、ブにより、X軸データ、Y軸データがそれぞ
れX軸メモリ、Y軸メモリに記憶され、B、〜Psiの
ステップで、ドントデータの生成・プリントが行われる
Figures 3 and 4 show the storage of X-axis data and Y-axis data.
3 is a flowchart of a door l data generation processing program. Executed by steps P, ~R8, P1 ~ P1
.. In steps B and B, X-axis data and Y-axis data are stored in the X-axis memory and Y-axis memory, respectively, and in steps B to Psi, don't data is generated and printed.

まず、同図P1で、RAM25のX軸メモリとなるX軸
デーク記1章の先頭番地を設定する。
First, at P1 in the figure, the first address of the first chapter of the X-axis Duke, which is the X-axis memory of the RAM 25, is set.

Pユて、RAM25のY軸メモリとなるY軸データ記憶
の先頭番地を設定する。
Set the starting address of the Y-axis data storage which becomes the Y-axis memory of the RAM 25.

bで、X軸データ、Y軸データを時系列的に記憶するた
めの基準クロ、りが立上ったか判定する。NOの場合に
は繰り返して基準クロ、りの立−Lがりを判定する。Y
ESの場合には&へ行く。
At step b, it is determined whether the reference clock for storing X-axis data and Y-axis data in time series has risen. In the case of NO, it is repeatedly determined whether the standard black and white edges are rising or falling. Y
In case of ES, go to &.

P9で、X軸データを入力する。In P9, input the X-axis data.

P、で、X軸メモリの番地にそのX輔データを記憶する
At P, the X-axis data is stored at the address of the X-axis memory.

PGで、Y軸データを入力する。Input the Y-axis data using PG.

烏で、Y軸メモリの番地にそのY軸データを記憶する。In the crow, store the Y-axis data at the address of the Y-axis memory.

Psで、X軸データ番地をインクリメントする。Increment the X-axis data address with Ps.

烏で、Y軸データ番地をインクリメントする。Increment the Y-axis data address using Karasu.

Boで、X軸データ番地がX軸データ最終番地に至った
か、判定する。Noの場合にはbへ戻り、X軸データ最
終番地に至るまで、几〜凡のステ、プを繰り返し実行す
る。YESの場合にはPnへ行く。
At Bo, it is determined whether the X-axis data address has reached the final X-axis data address. In the case of No, the process returns to step b and repeats steps 3 to 4 until the final address of the X-axis data is reached. If YES, go to Pn.

B、で、変数XをOと設定する。At B, set variable X to O.

烏で、RAM25のバッファメモリをクリアする。Clear the buffer memory of RAM25 using Karasu.

&で、X軸データ読み出しのために、χ軸メモリの先頭
番地に設定する。
& sets the start address of the χ-axis memory for reading the X-axis data.

P卑で、そのX軸データ番地の内容とXとが等しいか判
定する。Noの場合にはBqへ行き、X軸データ番地を
インクリメントする。
At P, it is determined whether the contents of the X-axis data address and X are equal. If No, go to Bq and increment the X-axis data address.

次に、現で、X軸データ番地がX軸データ最終番地より
大きいか判定する。N Oの場合には、]R4へ戻り、
X軸データ番地の内容がXに等しくなるまでP卑、P1
7、Plの各ステップを繰り返す。
Next, it is determined whether the X-axis data address is currently larger than the final X-axis data address. If NO, return to ]R4,
P1 until the content of the X-axis data address is equal to X.
7. Repeat each step of Pl.

YESの場合にはPIGへ行く。If YES, go to PIG.

PIGで、X軸データ番地と時系列的に対応するY軸デ
ータ番地の内容を読み出す。
PIG reads the contents of the Y-axis data address that corresponds chronologically to the X-axis data address.

Y軸メモリには1ワード8ビ、ト構成で、記憶されてい
るため、記録時にこのY軸データの内容に対応する1ド
ツトを印す必要があり、このためのドツトデータを記憶
するバッファメモリの容置を小さくするため、1ワード
1ビ、トに再イ1々成して記憶する。
Since the Y-axis memory stores 8 bits per word in dot configuration, it is necessary to mark one dot corresponding to the contents of this Y-axis data during recording, and a buffer memory that stores the dot data for this purpose is required. In order to reduce the storage space, each word is stored in one bit, with each word being re-encoded.

このために、B6で、Y軸データ番地の内容を8で割っ
て商Aを算出する。
To this end, in B6, the contents of the Y-axis data address are divided by 8 to calculate the quotient A.

次にBqて、Y軸データ番地の内容を8で割ったあまり
Nを算出する。
Next, calculate the remainder N by dividing the contents of the Y-axis data address by 8 using Bq.

次にBqで、バッファメモリの先頭番地にAを加えた番
地のLSB (最小位ビット)からN番目のビットを°
0”ルヘルからパ1”ルベルに変換してドツトデータを
記憶する。あまりのないときは、該当番地のMSB (
最大位ビ、ト)を1のレベルとする。
Next, with Bq, read the Nth bit from the LSB (least significant bit) of the address that is the start address of the buffer memory plus A.
The dot data is stored by converting from 0" level to 1" level. When there is not much available, the MSB (
The maximum B, G) is set to level 1.

なお、PIG〜P1tでは、Y軸データの内容を8で割
って商AとそのあまりNを算出し、その商人とあまりN
から、Y軸データを1ワード1ビ。
In addition, in PIG~P1t, the contents of the Y-axis data are divided by 8 to calculate the quotient A and the remainder N, and the merchant and the remainder N are calculated.
From then, the Y-axis data is 1 word 1 bit.

トに再構成しているが、Y軸データの内容を8で割るの
はバッファメモリが本来1ワード8ビツト構成であり、
かっ1ワード8ビ、[構成の全情報量を記憶する62バ
イト (62ワード)の容量を有するため、1ワード1
ビ、トに再構成するには8ビ、トすなわちバイ111f
に分けて、そのバイトの中から該当する1ビ、1を選ぶ
のが妥当であるからである。
However, dividing the contents of the Y-axis data by 8 is because the buffer memory was originally configured with 8 bits per word.
One word is 8 bits, and each word has a capacity of 62 bytes (62 words) to store the total amount of information of the configuration.
To reconfigure it into 8 bits, 7 bits, 111f
This is because it is appropriate to divide the bytes into 1 and select the corresponding 1 bit and 1 from the bytes.

このようにして、B4〜Pカのステ、ブて、X軸データ
が0となっているX軸メモリ番地をすべてさがし、あっ
た場合にはX軸メモリ番地と同一番地のY軸データのい
ずれをもそれぞれ1ワ−ド1ヒ、[に再構成しビットデ
ータとしてバフ)7メモリに記憶させる。ない場合には
なしきする。
In this way, all the X-axis memory addresses where the X-axis data is 0 are searched for from B4 to P, and if found, the Y-axis data at the same address as the X-axis memory address is searched. Each of the data is reconfigured into one word and stored in the memory (buffed as bit data). If there is none, it will disappear.

8、で、X軸データの内容をなす変数x = Oにつき
、ハ、ファメモリのビットデータを先頭番地から順にグ
ラフィ、り・ドアドブリンタロ3へ出力する。
8, for each variable x = O that constitutes the contents of the X-axis data, the bit data of the FA memory is output to the graphics card printer 3 in order from the first address.

P22で、変数XをX」−1とする。At P22, the variable X is set to X''-1.

Lで、変数Xが255より大であるか判定する。Noの
場合には、氏へ行き、バッファメモリをクリアする。再
度X軸データの内容1につき、翫〜pHのステ、ブを行
い、以後馬でX軸データの内容が255になるまで、同
様な処理を繰り返す。なお、1ワード8ビツト構成の場
合X軸データの内容をなす変数XはO〜255までの2
56として取り扱う。
At L, it is determined whether the variable X is greater than 255. If no, go to Mr. and clear the buffer memory. For the X-axis data content 1, perform step-pH step again, and repeat the same process until the X-axis data content reaches 255 for the horse. In addition, in the case of 1 word 8 bit configuration, the variable X that makes up the contents of the
Treated as 56.

第5図はバッファメモリのビットデータの記憶例を示し
た図である。同図において、斜線で示したビットはX軸
データ番地の内容x = 0につき、時系列的に対応す
るY軸データ番地の内容が10.21、ろ0のときのバ
ッファメモリに記憶されるビットデータである。
FIG. 5 is a diagram showing an example of storing bit data in a buffer memory. In the figure, the hatched bits are the bits stored in the buffer memory when the contents of the X-axis data address x = 0 and the contents of the chronologically corresponding Y-axis data address are 10.21 and 0. It is data.

記録として取り出す場合、グラフィック・ドツトプリン
タ3ろの紙送り方向は一方向であり、このため紙送り方
向をX軸とした場合にはX軸データは0から順番に25
5までの256行(X軸目盛)となる。このとき行を替
えるごとにグラフィ、り・ドツトプリンタへバッフアメ
千りのビットデータの内容を出力し、Y軸目盛の相当点
にビットを記録させる。
When taking out as a record, the paper feed direction of the graphic dot printer 3 is unidirectional, so if the paper feed direction is set to the X axis, the X axis data will be 25 in order from 0.
There are 256 lines (X-axis scale) up to 5. At this time, each time the line is changed, the contents of the buffered bit data are outputted to the graphic, dot, and dot printer, and the bits are recorded at the corresponding points on the Y-axis scale.

発明の効果 本発明のX−Yレコーダは以]二説明した構成を有する
ため、1ワードnビ、ト構成のバッファメモリを1ワー
ド1ビ、トに再構成しテト。
Effects of the Invention Since the X-Y recorder of the present invention has the configuration described below, the buffer memory having a 1-word n-bit structure can be reconfigured into 1-word 1-bit structure.

トデータを記憶するので、バッファメモリの容量が小さ
くても、多くのビットデータを記憶することができ、X
軸メモリ、−Y軸メモリとしテ用イた](AMの記憶残
部を使用することもできるし、別個の小型メモリを用い
ることもできる。また、多チヤンネル時には、1−〕の
ヂャンネルをx +ll+ll上して設定した場合、同
時にY軸多ヂャンネルを行うことができる。
Even if the capacity of the buffer memory is small, a large amount of bit data can be stored.
axis memory, -Y axis memory] (The remaining memory of AM can be used, or a separate small memory can be used. Also, in the case of multi-channel, channel 1-) can be used as x +ll+ll If set above, multiple Y-axis channels can be performed at the same time.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明の構成を明示する全体構成図である。 第2図は、本発明の実施例を示ずプロ、り構成図である
。 第6図及び第4図は、X軸データ、Y軸データの記憶・
ビットデータ生成処理プログラムのフローチャートであ
る。 第5図は、バッファメモリのド・トデータ記憶例を示す
図である。 13・・ 人力切換手段 19・・・演算装置191 
・記憶手段 192  ドツトデータ生成手段 ろろ、  グラフィック・ドア1プリンタ待、!1゛出
願人 IJ置電機株式会社代理人弁理士柳沢大作 第1図 第5図
FIG. 1 is an overall configuration diagram clearly showing the configuration of the present invention. FIG. 2 is a professional configuration diagram showing an embodiment of the present invention. Figures 6 and 4 show the storage of X-axis data and Y-axis data.
It is a flowchart of a bit data generation processing program. FIG. 5 is a diagram showing an example of data storage in the buffer memory. 13... Human power switching means 19... Arithmetic device 191
・Storage means 192 Dot data generation means Waiting for graphic door 1 printer! 1゛Applicant IJ Okidenki Co., Ltd. Representative Patent Attorney Daisaku Yanagisawa Figure 1 Figure 5

Claims (1)

【特許請求の範囲】 X軸入力とY軸入力とをそれぞれ1ワードnビ、ト構成
のX軸デ・−タ、Y軸データとするアナログ・デジタル
変換器と、時系列的にX軸データはX軸メモリに、Y軸
データはY軸メモリに順次記憶する記憶手段と、X軸メ
モリの各番地に記憶されているX軸データの内容をX軸
目盛の所定順に対応させたとき、同一のX軸データ内容
を記憶しているX軸メモリの番地と対応するY軸メモリ
の番地に記憶されているY軸データを1ワード1ビ、ト
に再構成し、Y軸データの内容を、バッファメモリの対
応する1ビ。 トに記憶させることによって、X軸目盛に従い、Y軸デ
ータの内容に応じてY軸目盛の相当位置に1ド、トを印
すことができるドツトデータ生成手段と、1゛2トデ一
タ生成手段からの出力を受口、X軸入力とY軸入力とに
応じ、X軸目盛とY軸目盛とで決定する相当位置にドツ
トを記録するグラフィ、り・ドツトプリンタとを備えた
X−Yレコーダ。
[Claims] An analog-to-digital converter that converts the X-axis input and the Y-axis input into X-axis data and Y-axis data each consisting of 1 word, n bits, and chronologically converts the X-axis data into is stored in the X-axis memory and Y-axis data is stored in the Y-axis memory sequentially, and when the contents of the X-axis data stored in each address of the X-axis memory are made to correspond to the specified order of the X-axis scale, The Y-axis data stored in the Y-axis memory address corresponding to the X-axis memory address storing the X-axis data contents is reconfigured into 1 word, 1 bit, and the Y-axis data contents are Corresponding 1 bit of buffer memory. dot data generation means that can mark 1 dots and dots at corresponding positions on the Y-axis scale according to the contents of the Y-axis data according to the X-axis scale by storing the dot data in the 1/2 dot data generation means; An X-Y recorder equipped with a dot printer that receives the output from the means and records dots at corresponding positions determined by the X-axis scale and Y-axis scale according to the X-axis input and Y-axis input. .
JP9322583A 1983-05-26 1983-05-26 X-y recorder Granted JPS59218544A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9322583A JPS59218544A (en) 1983-05-26 1983-05-26 X-y recorder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9322583A JPS59218544A (en) 1983-05-26 1983-05-26 X-y recorder

Publications (2)

Publication Number Publication Date
JPS59218544A true JPS59218544A (en) 1984-12-08
JPS6319889B2 JPS6319889B2 (en) 1988-04-25

Family

ID=14076600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9322583A Granted JPS59218544A (en) 1983-05-26 1983-05-26 X-y recorder

Country Status (1)

Country Link
JP (1) JPS59218544A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6059430A (en) * 1983-09-10 1985-04-05 Komori Printing Mach Co Ltd Control method of drawing machine
JPS62195520A (en) * 1986-02-24 1987-08-28 Hioki Denki Kk Waveform deciding method for waveform storage device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6059430A (en) * 1983-09-10 1985-04-05 Komori Printing Mach Co Ltd Control method of drawing machine
JPS62195520A (en) * 1986-02-24 1987-08-28 Hioki Denki Kk Waveform deciding method for waveform storage device

Also Published As

Publication number Publication date
JPS6319889B2 (en) 1988-04-25

Similar Documents

Publication Publication Date Title
EP0156316A2 (en) Memory device with data access control
KR920004856A (en) Event-limited inspection architecture
JPH0328874B2 (en)
JPS59218544A (en) X-y recorder
JPS62245467A (en) Symbolic processing system and method
EP0049137B1 (en) Fixed data reading apparatus and method
JP3087928B2 (en) Testing equipment
JPS603039A (en) Data storing method
JPS6310447B2 (en)
JPH0217289Y2 (en)
JPS6027815A (en) High speed sampling recorder for graphic dot printer
JPH051773Y2 (en)
JP3087789B2 (en) Setting method of full scale for output waveform of waveform recorder
JPH082756Y2 (en) Image processing device
JP3057384B2 (en) Waveform display method of waveform recording device
JP3292078B2 (en) Waveform observation device
JPS5957339A (en) Register control circuit
JPH0296846A (en) Logic analyzer
JPH0418606B2 (en)
JPH0444286B2 (en)
JPH0721215A (en) Data conversion device
JPS588357A (en) Control storage device
JPH07261976A (en) Data form converter and digital signal processing control system using the converter
JPS616975A (en) Level converting circuit
JPH04305161A (en) Waveform observing apparatus