JPS59216304A - 高精度の半導体電力増巾器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体増巾器に係る。特に、適度の出力を持ち
、そして入力信号を忠実に再生する特性を有する広帯域
ＤＣ増巾器に係る。

多くのＤＣ増巾器の使用目的には、出力インピーダンス
が低いと共に適度の出力例えば２乃至６ワツトの出力を
発生することが望ましい。低出力インピーダンス特性は
負帰還によって普通達成されるが、しかし、これは増巾
器の高周波又は過渡応答に悪影響を及はす。特に、増巾
器の出力の負帰還は入力電圧の急変化に対して過度の遅
延又はオーバシュートを起こす特性がある。

所望の低インピーダンス出力特性を有するエミッターフ
ォロワ出力段をもたせた本質的に開ループの増巾器を代
シに利用することも出来る。併し乍ら、一般構造の即ち
プッシュノルの出力段は、増巾器に熱暴走に対する防止
設備を施さないと、これに伴う出力トランジスタの１つ
又は両方の焼損を来たすことになる。例えば、エミッタ
抵抗は出力トランジスタのエミッタと直列に接続しても
よい、併しこれは出力インピーダンスを増加させること
になる。

熱暴走の問題を解決する１方法は、総てのトランジスタ
が同一の半導体のチップ上に形成されているモノリシッ
ク増巾谷構造を使用することである。こうすれは総ての
トランジスタは本質的に同一温度を保つ。従って、１方
の出力トランジスタの温度上昇、そうでなければこのト
ランジスタを通る電流の増加が回路内の他方のトランジ
スタの温度上昇によシ、出力トランジスタに印加される
バイアス電圧のオフセット量を減少させ、それによって
静電流の過剰増加を防ぎ、従って熱暴走を起さなくする
。

〜　併し乍ら、この回路は出力電圧の温度依存性オフセ
ットを特徴としている。更に補完的なモノリシック増巾
器においては、ｎｐｎＩＪ＆或はｐｎｐ型のどの型のト
ランジスタも固有的に高いコレクタ抵抗或はその他の欠
点を持っているので出力電流容量は電力増巾器として望
ましい程大きくない。

従って、増巾器として働かすには逆帰還が必要となる。

本発明では、ｎｐｎトランジスタが１方のチップ上に形
成され、ｐｎｐ　）ランジスタが他方のチップ上に形成
されている”ビリシック”構造を使用して前述の課題を
克服することに成功した。各々のチップ上においてトラ
ンジスタのコレクタは共通基体の１部分をなしている、
このコレクタは所望の低さの真性コレクタ抵抗を持って
いる。増巾器の出力段及びドライバ段は、ｐｎｐ出カト
ランジスタをドライブするｎｐｎドライバトランジスタ
及びｎｐｎ出力トランジスタをドライブするｐｎｐドラ
イバトランジスタする様一般構造のエミッターフォロワ
構造に接続されている。この構□造を用いると１着し出
力トランジスタのうちの１方が温度上昇し、それと対応
して同型の他方のトランジスタの温度が上昇すれは、同
じ型のドライバトランジスタのペースエミッタ９ダイオ
ードのドロップが減少する。これは、出力段トランジス
タのペース間に印加されるバイアス電圧を減少し、それ
によって出力トランジスタ内の電流金波らそうとし、従
って熱の暴走を防止する。

以上に説明した増巾器は％　　Ｐｎｌ）及びｎｐｎのド
ライバ及び出力トランジスタ内におけるダイオードドロ
ップ間の差異による、出力電圧の温度依存のオフセット
に基づいたものでおる。本発明はこのオフセットを本質
的に取り除く別の回路を提供する。特に、この増巾器は
、出力及びドライバトランジスタと同じチップ上に形成
され、そしてそれらのペースエミッタダイオードドロッ
プが互いに差引かれるように接続された別のｐｎｐ−ｎ
ｐｎトランジスタ対を含む。合成差電圧は逆転されて増
巾器全通“遇されオフセットを打ち消す。

この増巾器はかくて、低出力インピーダンスを示し、且
つ熱の暴走から保護されるこれら両トランジスタには多
段負帰還の使用が不要となる。更に本質的な出力電力を
発生することが可能となる。

第１図及び第２図は共に、第１図及び第２図の点１２で
第１図の回路と第２図の回路とが接続されている第１図
及び第２図とでＤＣ増巾器を示す系統線図である。増巾
器の入力点はスイッチ１４に、ｌ、１方出力点は番号１
６に依って示されている。

スイッチ１４は演算増巾器１８ａ及び１８ｂに依って発
生される高低の基準電圧間を急速に切替える。このスイ
ッチは基体２２上に形成され、そしてエミッターフォロ
ワ形態に接続されたトランジスタ２２ａに選択された電
圧を給電する。この段の出力はドライバ段内の２個のト
ランジスタ２４＆及び２６ａのペースに印加される。こ
れ等のトランジスタもエミッターフォロワ形態である。

ドライバトランジスタの出方電圧は共に出方段に属する
トランジスタ２４ｂ及び２６ｂのペースに印加される。

これ等のペースは、増巾器の出方点１６において共に接
続されて、それらのエミッタとエミッターフォロワ構−
誠に接続される。トランジスタ２４ｂは単１のトランジ
スタとして示されているが２６ｂと同様に、平列の膜数
のトランジスタから成るのが好ましい。

出力段のエミッターフォロワ構成は低出力インピーダン
スを与える。更に低出力インピーダンスを与えるために
、熱の暴走防止に一般に使用されるエミッタ抵抗が省略
される。その上、ｎｐｎ）ランジスタ２４ｂ及びｐｎｐ
）ランジスタ２６ｂが夫々異なった複数のトランジスタ
チップ２４及び２６上に造られており、ｎｐｎ　）ラン
ジスタがｎ型材の基体上に造られｐｎｐ）ランジスタが
ｐ型材の基体上に造られているので増巾器の出方電流容
量が大きい。この事は、各トランジスタのコレクタが夫
々の低抵抗の基体の１部分とする事が出来るので出力電
流容量が大きくなる。

熱の暴走全防止するために増巾器は、エミッタ抵抗の代
υにドライバ段内のトランジスタ２４ａ及び２６ｇの熱
応答を使用する。更に下記説明から詳しく分る様に、ド
ライバトランジスタ２４ａ及び２°６＆４−Ｊ夫々出力
トランジスタ２４ｂ及び２６ｂと同じチップ上にあり、
従って成る所与のドライバトランジスタの温度はこの同
じ基体上の出力トランジスタの温度と本質的に同じくな
る事である。補償がなければこの温度上昇は、例えば出
力トランジスタ２４ｂを通る電流を増加させ、また同じ
チップ上のトランジスタ２４ａ内のダイオードドロップ
も減少させる。そしてこの回路構成は、減少されたダイ
オードドロップが出力トランジスタ２４＆及び２６ｂに
印加される差電圧全減少させ、ひいて線電流増加の傾向
を抑える。

前述の構造では増巾器の出力に温度依存のオフセットが
あシ、そして多くの使用目的においてはこのオフセット
を取り去ることが望ましい。更に下記に詳細に述べる如
く、基体２２．２４、及び２６上に夫々在る別のトラン
ジスタ２２ｂ、２４ｃ及び２６Ｃ夫々が演算増巾器１８
への補償温度依存入力を与える補償回路網２８に接続さ
れる。この補償入力は、中間、ドライバ及び出力段の増
巾器トランジスタ内のダイオードドロップを生ずるオ７
セツトを、出力端子１６から本質的に取シ去るように増
巾器の出力端子１６の方に送られる。

増巾器に関し、もつと詳しく説明することにする。スイ
ッチ１４で交互に切替っている基準電圧は、夫々演算増
巾器１８ａ及び１８ｂの非反転入力端子に電圧レベルＶ
１□■及びＶＬｏを発生する。例えは増巾器１８ａの出
力は抵抗３０ａｔ通してこの反転入力端子へ帰還される
。抵抗３０ａを流れる電流は更に抵抗３２＆及び５４ａ
に分流される。

抵抗３２ａは接地され抵抗３４ａはトランジスタ２６Ｑ
のエミッタに接続される、この電圧は下記に述べるよう
に大地電位よりｔｔｔ’ｚｉダイオードドロップ分だけ
差異がある。若し、例えば抵抗３０ａ及び３１の抵抗値
が１００キロオームで１方抵抗３２ｂの抵抗値が２５０
キロオームであれば、増巾器１８ａの非反転端子からそ
の出力点まで２．４の閉ループゲインが生ずる。演算増
巾器１８ａの出力電圧はかくて２．４　Ｘ　ｖＨ工にト
ランジスタ２４ｂのエミッタの負電圧の絶対値を加算し
たものになる。

スイッチ１４の左側の回路は、一般にゆっくり変化する
電圧を処理する。併し乍ら、このスイッチ１４は１００
　ＭＨｚ級にもなり得る速度で、これに印加される２個
の基準電圧間を切替える高速度の電子装置である。かく
てこのスイッチの右の回路は高周波信号を処理し、従っ
てパルス伝送精度を落すような帰還ループは含んでいな
い。トランジスタ２２ａはトランジスタ４０′ｆｒ：含
む電流シンクによってバイアスされる。トランジスタ４
０に対するバイアス電圧ｖ４　は、増巾器における他の
バイアス電圧と同様に分圧回路網４２によって与えられ
る。トランジスタ２２ａがエミッターフォロワ形式であ
るので、それは補完的なドライバトランジスタ２４ａ及
び２６＆のベースに対し電圧ゲイン１で・・・・・・併
しそのベース対エミッタの電圧に等しいオフセットで・
・・・・・信号を通過させる。酌述の如くこの信号は、
ドライバ及び出力トランジスタによシゲイン１で出力点
１６へ送られる。

共通のバイアス回路網がドライバ及び出力トランジスタ
をバイアスする。トランジスタ２４ａ及び２４ｂは同じ
基体上に在り共通になっているコレクタ金有する。これ
はそれらのコレクタ電圧に対する共通の記号Ｖｃ１で示
されている。これ等のトランジスタのコレクタは過負荷
保護回路４６へ接続される。トランジスタ２６ａ及び２
６ｂのコレクタも同様に記号ｖｃ２で水式れているよう
に過負荷保護回路４８へ接続される。バイアス回路は、
トランジスタ５０及び５２で構成される電流源、トラン
ジスタ５４からなる電流シンク、そしてトランジスタ５
６及び５８とで構成されるスイッチを含む。

増巾器が負荷をドライブするように使用されている時に
は、トランジスタ５８はそのベースにおける信号によっ
てオフとなって開路スイッチとして働き、１方トランジ
スタ５６はオンとなって閉路スイッチとして働く。トラ
ンジスタ５ｏ及び５２は例えば各自１０ミリアンペアを
生ずるようにバイアスされ、そしてトランジスタ５２が
らの電流がトランジスタ２４ａのエミッタの方とトラン
ジスタ２６ｂのベースの方とに分割される。トランジス
タ５４は２０ミリアンペアを流す電流シンクとして動作
する。そこで、トランジスタ２６ａのエミッタ及びトラ
ンジスタ２４ｂのベースとが一緒になってトランジスタ
５０のコレクタから流れる１０ミリアンペアに１０ミリ
アンペアを加えることになる。

第２図の回路は、トランジスタ５０．５２及び５４から
なる電流源及びシンクが小信号の高インピーダンスを示
し、１方ドライバトランジスタのエミッタを出力トラン
ジスタのベースに接続するロールオフ回路網６０及び６
２が低周波において無視し得るインピーダンスを示すの
で、エミッターフォロワ増巾器である補完的な連続段と
して見ることが出来る。

本発明の理解上には必要ではないが、゛ゼナーダイオー
ド６４もまた第２図に示されている。スイッチトランジ
スタ５６がオン、スイッチトランジスタ５８がオフでは
ゼナーダイオード回路は電流を通さないので、ゼナーダ
イオード回路は増巾器の機能に寄与しない。併し乍ら、
スイッチト２ンジスタ５６及び５８の状態が反対であれ
は、トランジスタ５０を含む電圧源からの電流がゼナー
回路６４全通してトランジスタ５ｏのコレクタからトラ
ンジスタ５８のコレクタへ流れ、それによって出力トラ
ンジスタ２４ｂ及び２６ｂｔ−逆バイアスして、他の回
路の試験に使用される増巾器が出力点１６において高イ
ンピーダンスを与えるコトが出来る。

スイッチ１４から出方点１６に至る信号通路の検査によ
れば、補償回路網２８の動作が無いと、中間増巾器２２
ａのダイオードドロップ及びトランジスタ２４ａと２６
ｂのダイオードドロップ間の差とに等しい量だけ増巾器
の出力が所望の値からオフセットされることが分った。

この分析において、第２図の上段部分について検討する
、併しトランジスタ２６ａ及び２４ｂｔ−含む下段部分
について分析しても同様の結果が得られることは明らか
である。

特に、本回路を部分がら部分に向けて検討を進めて行く
。そしてトランジスタ２２ａのダイオードドロップが入
力電圧から差引かれているものとする。トランジスタ２
４ａのダイオードドロップが合成電圧に加えられており
、またトランジスタ２６ｂのダイオードドロップがその
合成電圧から差引かれている。

補償回路網２８は、トランジスタ２２ｂ、２４ｃ。

及び２６ｃのダイオードドロップを結合し、そしてスイ
ッチ１４が入力信号を発生する基準電圧からその合成電
圧を差引くことによってオフセットを取り去る。トラン
ジスタ２２ｂ、２４ｃ、及び２６ｃのダイオードドロッ
プは、それらのトランジスタが同じ基体上にあり、従っ
て同温度にあるためトランジスタ２２ａ、２４ａ、及び
２６・内のダイオードドロップと本質的に等しい。これ
らの結合はかくてトランジス゛り２２　ａ、　２４　ａ
、及び２６ｂによって起こるオフセットを取シ去る。

特に、補償回路網２８内においては大地電位がトランジ
スタ２２ｂのベースに印加されるのでトランジスタ２２
ｂのエミッタの電圧が中間段の増巾器トランジスタ２２
＆のベースエミッタ間の電圧だけ大地を位取下となる。

この電圧は、高周波数安定用としてきませた小抵抗を通
してトランジスタ２４ｅのベースに印加せられる。トラ
ンジスタ２４ｃのエミッタ電圧は、ドライメト２ンジス
ｆｉ２４＆のペースエミッタ間の電圧だけトランジスタ
２２ｂのそれよりも高い。このエミッタ電圧は次いで他
の小抵抗を経てトランジスタ２６ｅ（Ｄペースに加えら
れるがこのトランジスタ２６ｃのエミッタ電圧は出力ト
ランジスタ２６ｂのベースエミッタ間電圧だけそのペー
ス電圧と異なる。トランジスタ２６ｅのエミッタ電圧が
補償回路網２８の出力である。

抵抗３４ａ及び３４ｂが抵抗３０Ｂ及び３０ｂと同じ値
を持っているので、トランジスタ２６ｅの負のエミッタ
ー接地電圧は−■ＨＩ及び■Ｌｏの増巾の結果生ずる電
圧からゲイン１が差し引かれる。

かくて補償回路網の出力は反転され出力点１６へ向けて
ゲイン１として送られる。増巾器の数段のオフセットは
従って、オフセットを起こす基体と同じ基体上のトラン
ジスタから発生される信号を差し引くことによって取カ
去られる。この事は。

増巾器の応答全低下させる様な多段式負帰還ループ管使
用せずに達成される。

増巾器が熱暴走を防止するやυ方について述べることに
する。基準電圧を一定とすると、スイッチ１４の成る与
えられた状態に対する出力点１６における電圧は、一定
に保持される筈である。併し乍ら、出カドランジス／２
４ｂ又は２６ｂの温度上昇が与えられたベース電圧に対
し、そのコレクタ電流を増加させる。低出力インピーダ
ンスを有するドライバ段は、出力段のトランジスタのベ
ースの電圧全制御する。かくて補償がないとペース電圧
がドライバ段によって一定に保持され従って温度上昇は
ベース電流を増加させ、ひいて祉コレクタ電流管増加さ
せることになる。補償されてないと、電力消費が増大し
、更に温度が上昇し、引続いて更に電流を増加させるこ
とになる。つまシ、若し補償がないと熱暴走が生ずる。

併し乍ら本発明に依れば、ドライバトランジスタ２４＆
又は２６＆が同一チップ上に在る出力ト２ンジスタの温
度上昇に応じて、出力トランジスタ２４ｂ及び２６ｂの
ベース間の電位差を減少させるような状態に形成されて
いる。これは電流増加に逆らうことになシ熱暴走を防止
する。

尚、特に、トランジスタ２４ａ及び２４ｂが同一基体上
に在るので、それらの温度が殆ど確実に同じでメ如、そ
して出力トランジスタ２４ｂの電。

力消費によ多発生する熱が全チップの温度を上昇させ、
特にトランジスタ２４ａ及び２４ｂのベースエミッタの
接合の温度を上昇させる。結果としてドライバトランジ
スタ２４ａのベース対エミッタダイオードドロップが減
少する。この事は、ドライバトランジスタ２４ａ及び２
６Ｂが出力トランジスタ２４ｂ及び２６ｂのベース対エ
ミッタ電圧の合計とドライバトランジスタ２４ａ及び２
６＆の合計とを等しくさせるという事から見て容易に理
解し得られるので、出力トランジスタ２４ｂの熱暴走を
防ぐことになる。

若し、他の基体２６上のドライバトランジスタ２６＆が
一定温度のま＼であり、本質的に一定ダイオードドロッ
プを維持すれは、ドライバトランジスタのエミッタ間の
全電位差が減ぜられ、また出力トランジスタベース間の
全電位差も減ぜられる。与えられた温度に対し、出力ト
ランジスタ２４ｈ及び２６ｂのコレクタ電流値の積が、
それらのトランジスタのベース間の電位差の減少と共に
減少して熱暴走が抑えられる事が分ろう。更に、出力に
おけるオフセットはドライバトランジスタ２４Ｂのダイ
オードドロップの変化を生ずるのであるが、上述したよ
うに補償回路網２８の動作によシ補償される。

従って、温度が変化しなかった出力トランジスタ２６ｂ
は、トランジスタ２４ｂの温度変化の前に受けていたと
同じベース電圧を受けるがトランジスタ２４ｂのベース
電圧は増加し、その１を流増加の傾向金波する。

出力トランジスタ２６ｂの温度の上昇から生ずる熱暴走
は同様にドライバトランジスタ２６ａによって防止され
る。

従って本発明は、増巾器の応答を低下させる帰還ループ
を使用せず、また増巾器の出力インピーダンスを増加さ
せる出力段のエミッタ抵抗もなく。

熱暴走を防止、温度依存のオフセットを補償する。

また補完的モノリシック増巾器に生じる真性コレクタ高
抵抗を避けることによって高度の出力ｔＲ性能も維持す
る事が出来る。

【図面の簡単な説明】

本発明のこれらの特徴及びその他の特徴並びに効果を添
付図全参照して述べる。 第１図は補償回路網及び分圧器回路網と共に、本発明の
一実施例の入力及び中間段を示す配線図、第２図は同実
施例のドライバ及び出力段の配線図である。 １４・・・入力点（スイッチ）　１６・・・出力点１Ｂ
＆、１８ｂ・・・演算増巾器

Claims (1)

1. 【特許請求の範囲】 （１）Ａ−ｎ型半導体材の第１半導体基体；Ｂ、ｐ型半
   導体材の第２半導体基体； Ｃ０上記ｎ型基体上に形成された第１及び第２のｎｐｎ
   ）ランジスタ； Ｄ、上記ｐ型基体上に形成された第１及び第２のｐｎｐ
   ）ランジスタ；及び Ｅ、上記ｎ型及びｐ型基体の第１及び第２トランジスタ
   を増巾器として相互接続している増巾器回路手段であっ
   て、上記第２　ｎｐｎ及び第２ｐｎｐ）ランジスタはそ
   れらのエミッタに接続された増巾器負荷をドライブする
   ように、それらのエミッタが一緒に補完的なエミッター
   フォロワ形態に接続されている出力段を形成しておシ、
   そして上記第１ｎｐｎ及び第１ｐｎｐトランジスタは前
   段においてはそれらのベースが一緒に接続すｔして補完
   エミッターフォロワ段に構成されておシ、上記第１トラ
   ンジスタのベース対エミッタ電圧の合計電圧が第２トラ
   ンジスタのベース間に印加せられるように基体上の、こ
   の各々の第１トランジスタが他の基体の第２トランジス
   タのベースと結合されておシ、これに依って第２トラン
   ジスタ内の温度上昇はまた同一基体上の第１トランジス
   タ内にも起こシ、そのダイオードドロップを減少させ、
   従って上記第２トランジスタのベースエミッタ接合の直
   列接合間にかかる電圧を減少させ、基体上の第２トラン
   ジスタ内の熱暴走が同一基体上の第１トランジスタの動
   作によって打ち消されるような増巾器回路手段； とを具備することを特徴とするＤＣ電子式増巾器。 ■Ａ、上記上記基型基体上３ｐｎｐ　）ランジスタ；Ｂ
   、上記ｎ型基体上の第３ｎｐｎ）ランラスタ；Ｃ。各々
   の第６トランジスタはそのペースエミツタ接合点にバイ
   アスが与えられる形状になっておシ、上記第３トランジ
   スタのペース対エミッタ電圧間の差異を上記増巾器回路
   手段に印加して上記第２トランジスタのべ−スに印加せ
   られた信号からその差異電圧を差引き、それによル第２
   トランジスタのダイオードドロツ７’ｉｌ、上記２２　
   ）　９ンジスタのベースへ印加せられた信号から差引か
   れた電圧によって補償される補償回路手段； と全史に具備する特許請求の範囲第１項に記載するＤＣ
   電子式増巾器。 （３）　Ａ、　　上記出力トランジスタと同じ基体上に
   形成された基準トランジスタ；及び Ｂ、上記基準トランジスタはペースエミッタ接合に順バ
   イアスが与えられる構成になっておシ、そして上記基準
   トランジスタので一ス対エミッタ電圧を上記増巾器に印
   加して上記出カド２ンジスタのベースに印加せられた信
   号からそれを差引き、それによ多出力トランジスタのダ
   イオードドロップが、上記出力トランジスタのベースに
   印加された信号から差引かれた電圧の変化によって補償
   される回路手段； とを具備することを特徴とする半導体基体上に形成され
   た出力トランジスタを含むトランジスタ増巾器用の補償
   回路網。