JPS5921279A - Dc/dc converter - Google Patents

Dc/dc converter

Info

Publication number
JPS5921279A
JPS5921279A JP13148282A JP13148282A JPS5921279A JP S5921279 A JPS5921279 A JP S5921279A JP 13148282 A JP13148282 A JP 13148282A JP 13148282 A JP13148282 A JP 13148282A JP S5921279 A JPS5921279 A JP S5921279A
Authority
JP
Japan
Prior art keywords
voltage
transistor
converter
capacitor
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13148282A
Other languages
Japanese (ja)
Other versions
JPS6361873B2 (en
Inventor
Hirokazu Toya
弘和 遠矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP13148282A priority Critical patent/JPS5921279A/en
Publication of JPS5921279A publication Critical patent/JPS5921279A/en
Publication of JPS6361873B2 publication Critical patent/JPS6361873B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/22Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

PURPOSE:To prevent the voltage breakdown of a switching element and to improve the conversion efficiency of a DC/DC converter by completely absorbing a conduction noise produced through the switching operation at the primary side by a capacitor. CONSTITUTION:A DC/DC converter has a transformer T2 containing the first and second primary coils T2(A), T2(B), transistors Q3, Q4 which operate as the first and second switching elements, a capacitor C3, diodes D3, D4, and a rectifier 2. A conduction noise generated at the switching time is all absorbed by the capacitor C3 which is connected between the connecting point of the primary coil T2(A) and the collector of the transistor Q3 and the connecting point of the primary coil T2(B) and the emitter of the transistor Q4.

Description

【発明の詳細な説明】 本発明はDC−DCコンバータに関し、特にスイッチン
グ動作にともなう導電雑音の吸収回路における損失を削
減するDC−DCコンバータに関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a DC-DC converter, and more particularly to a DC-DC converter that reduces loss in a circuit that absorbs conductive noise caused by switching operations.

従来のプッシュプル型L)C−DCコンバータにおいて
は、外部駆動型のものとしては通常第1図に示される様
式のDC−DCコンバータが用いられている。図におい
て端子51からは図に示されるような極性で直流電圧が
入力されており、端子55−1が外部駆動のパルス電圧
V!によp励振されてスイッチング素子としてのトラン
ジスタQ1が導通状態になる場合には、電流 i!はト
ランスT1の一次巻線の内の巻線TI(A)およびトラ
ンジスタQ、1f:通電して直流入力電源の負側に流入
する。この時点において、トランスT1の一次巻線の中
の巻線T 1(B)に誘起される起電力により、トラン
ジスタQ2のコレクタとエミ、りの間に加わる電圧V2
は、直流入力電圧Eiの大略2倍の電圧となる。前記パ
ルス電圧v1が終止すると、トランジスタQl?流れる
電流11は零となるが、トランスT1の一次巻線の励磁
電流が零となる迄の時間、巻線Tl(A)およびT!(
B)Icおける誘^力によす、トランジスタQ1のコレ
クタとエミッタの間に加わる電圧Vlは零から大略2E
iO値に上昇り、):tンジスタQ2のコレクタとエミ
ッタの間に加わる電圧V2は2Eiから零に低下する。
In conventional push-pull type L) C-DC converters, a DC-DC converter of the type shown in FIG. 1 is usually used as an externally driven type. In the figure, a DC voltage is input from the terminal 51 with the polarity shown in the figure, and the terminal 55-1 is an externally driven pulse voltage V! When the transistor Q1 as a switching element becomes conductive due to p excitation, the current i! The winding TI(A) of the primary winding of the transformer T1 and the transistors Q and 1f are energized and flow into the negative side of the DC input power source. At this point, a voltage V2 is applied between the collector and emitter of the transistor Q2 due to the electromotive force induced in the winding T1(B) in the primary winding of the transformer T1.
is approximately twice the DC input voltage Ei. When the pulse voltage v1 ends, the transistor Ql? The flowing current 11 becomes zero, but the time it takes for the excitation current of the primary winding of the transformer T1 to become zero, the windings Tl(A) and T! (
B) Depending on the attraction force at Ic, the voltage Vl applied between the collector and emitter of transistor Q1 is from zero to approximately 2E.
The voltage V2 applied between the collector and emitter of transistor Q2 decreases from 2Ei to zero.

この状態は、トランジスタQ1の通電時間全若干下廻る
程度の特定の時間継続し、しかる後初期の状態即ち前記
V1およびv2が直流入力電圧E1  に等しい状態に
復帰する。次いで外部1駆動のパルス電圧v2により端
子55−2が励振されて。
This state continues for a certain period of time, which is slightly less than the total conduction time of the transistor Q1, and then returns to the initial state, ie, the state where V1 and v2 are equal to the DC input voltage E1. Next, the terminal 55-2 is excited by the pulse voltage v2 of the external 1 drive.

スイッチング素子としてのトランジスタQ2が導通状態
になる場合には、前述のトランジスタQlが導通状態に
なる場合と同様に、電流12はトランスT!の一次巻線
の内の巻線T 1 (B+およびトランジスタQze通
電して直流入力電源の負側に流入する。この時点におい
て、トランスT、の一次巻線の中の巻線TI(A)K誘
起される起電力により、トランジスタQlのコレクタと
エミッタの間の電圧V1は、Eiから大略2Eiの電圧
に上昇し、トランジスタQiのコレクタとエミ、りの間
の電圧7党は零となる。前記外部駆動のパルス電圧v2
が終止すると、トランジスタQ2を流れる電流12は零
となるが、トランスTIの一次巻線の励e1電クタとエ
ミッタの間の電圧V2は零から大略2EiO値に上昇し
、トランジスタQ1のコレクタとエミッタの間の電圧■
1はzEiから零に低下する。
When the transistor Q2 as a switching element becomes conductive, the current 12 flows through the transformer T!, similar to the case where the transistor Ql described above becomes conductive. The winding T 1 (B+ and transistor Qze in the primary winding is energized and flows into the negative side of the DC input power supply. At this point, the winding TI (A)K in the primary winding of the transformer T Due to the induced electromotive force, the voltage V1 between the collector and emitter of the transistor Ql increases from Ei to approximately 2Ei, and the voltage between the collector and emitter of the transistor Qi becomes zero. Externally driven pulse voltage v2
When the current 12 flowing through the transistor Q2 becomes zero, the voltage V2 between the excitation e1 capacitor and the emitter of the primary winding of the transformer TI increases from zero to approximately 2EiO value, and the voltage V2 between the collector and emitter of the transistor Q1 increases from zero to approximately 2EiO value. Voltage between ■
1 decreases from zEi to zero.

この状態は前述のように特定の時間継続し、しかる後初
期の状態即ち前記■1および■!がEiに等しい状態に
復帰する。以下外部駆動のパルス電圧v1およびv2に
より、それぞれ端子55−1および55−2が交互に励
振されて、前述の動作経過が繰返される。このような動
作経過における外部駆動のパルスN臣v1および’2e
  トランジスタQ1および(h’を流れる電流11お
よび12、トランジスタQ1およびQ2のコレクタとエ
ミッタ間の電圧V1およびVz等の動作波形図全第3図
に示す。第3図はトランジスタQ1およびQ2を流れる
電流11およびi2のデー−ティ比が、共に50多以下
の場合における波形図であるが、外部駆動のパルス電圧
v1および■2のデユーティ比が50%に近接すると、
V%およびVzの電圧波形は直流入力電圧Eiのレベル
金中心とする振幅Eiの矩形波状の電圧波形となる。
This state continues for a certain period of time as described above, and then the initial state, i.e., the above ■1 and ■! returns to a state equal to Ei. Thereafter, the terminals 55-1 and 55-2 are alternately excited by the externally driven pulse voltages v1 and v2, respectively, and the above-described operation process is repeated. The external drive pulses No. v1 and '2e in this operation process
The operating waveform diagram of currents 11 and 12 flowing through transistors Q1 and (h', voltages V1 and Vz between the collectors and emitters of transistors Q1 and Q2, etc.) is shown in Figure 3. This is a waveform diagram when the duty ratios of 11 and i2 are both 50 or less, but when the duty ratios of externally driven pulse voltages v1 and 2 approach 50%,
The voltage waveforms of V% and Vz are rectangular waveforms of amplitude Ei centered on the level gold of the DC input voltage Ei.

第3図の波形図において、トランジスタQ1のコレクタ
とエミッタ間の電圧VIKついて見ると、11が終止す
る時点およびi、が始動する時点において、■五に電圧
2Eiiオーバーするスノくイク状電、王を生じる。こ
のスパイク状電圧は、トランスTIの一次巻線のTl(
A)とTt(B)の漏れインダクタンスにより1スイッ
チング時に生じる導電雑音によるもので、この導電雑音
のレベルは電圧El に比して極めて大きなレベルとな
り、スイッチング素子としてのトランジスタQt −を
電圧破壊する恐れがある。この防止策として前記導電雑
音の吸収回路として、通常第1図に示されるように抵抗
R1とコンデンサC1の直列素子をトランジスタQI 
VC並列に接続する。第3図(d)のVlの波形図に示
される前記スパイク状電圧は、前記吸収回路を用いて前
記導電雑音を抑制した結果において生じている残留電圧
である。この導電雑音の吸収回路を形成する抵抗1t1
 とコンデンサC1には、スイッチング動作時相当のパ
ルス電流が流入し抵抗比lにおいて熱損失を生じる。D
 C−1) Cコンバータの電力容量が大きい場合には
、この吸収回路における損失の比重は増大し、1)C−
DCコンバータの効率を著しく劣化させる。このことは
Looking at the voltage VIK between the collector and emitter of the transistor Q1 in the waveform diagram of FIG. occurs. This spike voltage is caused by Tl(
This is due to the conductive noise generated during one switching due to the leakage inductance of A) and Tt(B).The level of this conductive noise is extremely large compared to the voltage El, and there is a risk of voltage breakdown of the transistor Qt- as a switching element. There is. As a preventive measure, as a conduction noise absorption circuit, a series element of a resistor R1 and a capacitor C1 is usually connected to a transistor QI as shown in FIG.
Connect VC in parallel. The spike-like voltage shown in the waveform diagram of Vl in FIG. 3(d) is a residual voltage generated as a result of suppressing the conduction noise using the absorption circuit. A resistor 1t1 that forms this conductive noise absorption circuit
A pulse current corresponding to the switching operation flows into the capacitor C1, causing heat loss at the resistance ratio l. D
C-1) When the power capacity of the C converter is large, the specific weight of loss in this absorption circuit increases, and 1) C-
Significantly degrades the efficiency of the DC converter. About this.

トランジスタQ2の動作に関しても同様で、抵抗比、お
よびコンデンサC2により形成される吸収回路において
同様の熱損失を生じる。なおトランジスタQlおよびQ
zKよるスイッチング動作により、トランスTl k介
して交流電圧全発生し。
The same applies to the operation of transistor Q2, resulting in similar heat losses in the resistance ratio and the absorption circuit formed by capacitor C2. Note that transistors Ql and Q
Due to the switching operation by zK, a full alternating current voltage is generated through the transformer Tlk.

整流回路IVcより端子52を介して直流出方電圧を出
力することは良く知られているとおりである。
As is well known, the rectifier circuit IVc outputs a DC voltage through the terminal 52.

即ち従来のプッシュプル型DC−DC,:+ンバータに
おいては、スイッチング動作時に発生する導電雑音によ
るスイッチング素子の電圧破壊防止用として、抵抗とコ
ンデンサとを含む吸収回路を用いているため、吸収回路
における損失が増大し、DC−DCコンバータの効率を
劣化させるという欠点がある。
In other words, in conventional push-pull type DC-DC converters, an absorption circuit including a resistor and a capacitor is used to prevent voltage breakdown of switching elements due to conductive noise generated during switching operation. This has the disadvantage of increasing losses and deteriorating the efficiency of the DC-DC converter.

本発明の目的は上記の欠点を除去し抵抗素子金倉まない
導電雑音吸収機能全付与して、スイッチング素子の電圧
破壊を防止し効率の良いD C−DC:+7/(−p全
提供することにある。
The purpose of the present invention is to eliminate the above-mentioned drawbacks, provide a conductive noise absorption function that is not required by a resistive element, prevent voltage breakdown of a switching element, and provide an efficient DC-DC: +7/(-p). It is in.

本発明のコンバータは、大電力容量のプッシュプルWD
C−DCコンバータにおいて、直流入力電圧の正側に一
方の端子を接続し他方の端子に第1のスイッチング素子
を接続した第1の一次巻線と、直流入力電圧の負側に一
方の端子全接続し、他方の端子に第2のスイッチング素
子全接続した第2の一次巻線とを有するトランスと、前
記第1および第2の一次巻線と前記第1および第2のス
イッチング素子との二つの接続点の間に接続した所定容
量のコンデンサとを備えている。
The converter of the present invention is a push-pull WD with large power capacity.
In a C-DC converter, a first primary winding has one terminal connected to the positive side of the DC input voltage and a first switching element connected to the other terminal, and one terminal connected to the negative side of the DC input voltage. and a second primary winding with the second switching element fully connected to the other terminal; and a capacitor of a predetermined capacity connected between the two connection points.

次に本発明について図面を参照して詳細に説明する。Next, the present invention will be explained in detail with reference to the drawings.

第2図は本発明の一実施例2示すブロック図である。図
に示されるように、本実施例は第1の一次巻線Tz(A
)%第2の一次巻線T z (B)を含むトラン/(T
、と、第1のスイッチング素子として作用する);yン
ジスタQ3と、第2のスイッチング素子として作用する
トランジスタQ4と、コンデン−!?−c3と、ダイオ
ードD3およびD4と、整流回路2とを備えている。
FIG. 2 is a block diagram showing a second embodiment of the present invention. As shown in the figure, in this embodiment, the first primary winding Tz(A
)% second primary winding T z (B)/(T
, acting as a first switching element); y transistor Q3, a transistor Q4 acting as a second switching element, and a capacitor ! ? -c3, diodes D3 and D4, and a rectifier circuit 2.

次に本実施例の動作について説BAfる。端子53から
図に示される極性で直流電圧Eiが入力されておフ、端
子56−1が外部駆動のパルス電圧v3により励振され
てスイッチング素子としてのトランジスタQ3が導通状
態になる場合には、電流i3はトランスT2の一次巻線
の内の巻線Tz(A>′!f、−よびトランジスタQs
’Th通電して直流入力電源の負側に流入する。この時
点において、トランスT!の一次巻線の中の巻線T z
 (B)に誘起される起電力により、トランジスタQ4
のコレクタとエミ、り間に加わる電圧V4は、前記Ei
の大略2倍の電圧となる。前記パルス電圧v3が終止す
ると、トランジスタQ3を流れる電流13は零となるが
、トランスT2の一次巻線の励磁電流が零となる迄す時
間、巻線Tz(〜およびT z (Blにおける誘起起
電力により1、トランジスタQ、のコレクタとエミ。
Next, the operation of this embodiment will be explained. When the DC voltage Ei is inputted from the terminal 53 with the polarity shown in the figure and the terminal 56-1 is excited by the externally driven pulse voltage v3 and the transistor Q3 as a switching element becomes conductive, the current i3 is the winding Tz (A>'!f, - of the primary winding of the transformer T2 and the transistor Qs
'Th conducts and flows into the negative side of the DC input power supply. At this point, Trance T! Winding T z in the primary winding of
Due to the electromotive force induced in (B), the transistor Q4
The voltage V4 applied between the collector and emitter of Ei is
The voltage is approximately twice that of . When the pulse voltage v3 ends, the current 13 flowing through the transistor Q3 becomes zero, but during the time until the excitation current of the primary winding of the transformer T2 becomes zero, the induced induction in the winding Tz (~ and Tz (Bl) By power 1, the collector and emitter of transistor Q.

り間に加わる電圧v3は零から大略2EiO値に上昇し
、トランジスタQ4のコレクタとエミッタ間に加わる電
圧V4は2Eiから零に低下する。
The voltage v3 applied between the two transistors increases from zero to approximately 2EiO, and the voltage V4 applied between the collector and emitter of the transistor Q4 decreases from 2Ei to zero.

この状態が特定の時間継続した後、初期の状態即ち前記
■1および■震がEiに等しい状態に復帰する。次いで
外部駆動のパルス電圧v4にょシ端子56−2が励磁さ
れて、スイッチング素子としてのトランジスタQ4が導
通状態になる場合には、トランジスタQ4 ”e流れる
電流i4はトランスT。
After this state continues for a specific period of time, the initial state, ie, the state in which (1) and (2) earthquakes are equal to Ei, is restored. Next, when the terminal 56-2 is excited by the externally driven pulse voltage v4 and the transistor Q4 as a switching element becomes conductive, the current i4 flowing through the transistor Q4 is the transformer T.

の−次巻線T x (B) k経由して直流入力電源の
負側に流入する。この時点において、トランスT、のi
次巻線Tz(A)に誘起される起電力にょハ トランジ
スタQ3のコレクタとエミ、り間の電圧■3は F t
から大略2Ei の電圧に上昇し、トランジスタQ4の
コレクタとエミッタ間の電圧は零となる。前記外部駆動
のパルス電圧y4が終止すると、トランジスタQ4e流
れる電流i4は零となるが、トランスT2の一次巻線を
流れている励磁電流が零となる迄の時間、巻線Tt(A
JおよびT 、 03)における誘起起電力によL  
トランジスタQ4のコレクタとエミ、り間の電圧■4は
零から大略2E iO値に上昇し、トランジスタQ3の
コレクタとエミッタ間の電圧■3は2Eiから零に低下
する。
It flows into the negative side of the DC input power supply via the second winding T x (B) k. At this point, i of transformer T,
The electromotive force induced in the next winding Tz (A) The voltage between the collector and emitter of transistor Q3 ■3 is F t
The voltage increases from approximately 2Ei to approximately 2Ei, and the voltage between the collector and emitter of transistor Q4 becomes zero. When the externally driven pulse voltage y4 ends, the current i4 flowing through the transistor Q4e becomes zero, but the winding Tt(A
L due to the induced emf at J and T, 03)
The voltage 4 between the collector and emitter of the transistor Q4 increases from zero to approximately 2E iO value, and the voltage 3 between the collector and emitter of the transistor Q3 decreases from 2Ei to zero.

この状態は前述のように特定の時間継続し、しかる後初
期の状態即ち前記■lおよびV4がEiに等しい状態に
復帰する。以下外部駆動のパルス電圧Y3およびv4に
より、それぞれ端子56−1および56−2が又互に励
振されて、前述の動作経過が繰返される。このような動
作経過における外部駆動のパルス電圧v3および”4、
トランジスタQ3およびQ4に流れる電流i3および1
4、トランジスタQ3およびQ4のコレクタとエミ。
This state continues for a certain period of time as described above, and then returns to the initial state, ie, the state where 1 and V4 are equal to Ei. Thereafter, the terminals 56-1 and 56-2 are mutually excited by the externally driven pulse voltages Y3 and v4, and the above-described operation process is repeated. In this operation process, the external drive pulse voltage v3 and "4,
Currents i3 and 1 flowing through transistors Q3 and Q4
4. Collector and emitter of transistors Q3 and Q4.

り間の電圧■3およびV4の動作波形図を第4図に示す
。この波形図において、トランジスタQ3のコレクタと
エミ、り間の電圧V3について見ると、電流i3が終止
する時点および電流i4が始動する時点において、前記
従来例の場合と同様に導電雑音が発生する条件が介在す
る。しかしながら第4図に示される本発明の実施例にお
いては、−次巻線Tz(A)とトランジスタQsのコレ
クタの接続点と、−次巻線T 2 (B)とトランジス
タQ4のエミッタとの接続点の間に所定容量のコンデン
サC3が接続されておジ、このコンデンサC3により前
記スイッチング動作時に発生する導電雑音はすべて吸収
されてしまい、第4図に示されるようにスパイク状電圧
は一切生じない。しかもコンデンサC3からなる吸収回
路には抵抗素子が含1れていないため、前記従来例のD
 C−D Cコンバータに見られるような抵抗損失は全
く存在しない。
FIG. 4 shows an operating waveform diagram of the voltages 3 and V4 between the two. In this waveform diagram, when looking at the voltage V3 between the collector and emitter of the transistor Q3, the conditions under which conductive noise occurs at the time when the current i3 ends and the time when the current i4 starts, as in the case of the conventional example described above. intervenes. However, in the embodiment of the invention shown in FIG. A capacitor C3 of a predetermined capacity is connected between the points, and this capacitor C3 absorbs all the conductive noise generated during the switching operation, and no spike voltage is generated as shown in Figure 4. . Moreover, since the absorption circuit consisting of capacitor C3 does not include a resistive element, D
There are no resistive losses as seen in CDC converters.

このことは、トランジスタQ4において、■4流i4が
終止する時点および電流i3が始動する時点において、
■4が零から2Eiに上昇する場合についても同様であ
る。なお前述のように一次側における外部駆動パルス電
圧によるスイッチング動作により、トランスT!を介し
て2次側に交流電圧が発生し、整流回路2によフ所定の
直流電圧が端子54を介して出力されることは従来例と
同様である。
This means that in the transistor Q4, at the time point when the fourth current i4 ends and the time point when the current i3 starts,
(2) The same applies to the case where 4 increases from zero to 2Ei. As mentioned above, due to the switching operation by the external drive pulse voltage on the primary side, the transformer T! As in the conventional example, an alternating current voltage is generated on the secondary side via the rectifier circuit 2, and a predetermined direct current voltage is outputted from the rectifier circuit 2 via the terminal 54.

以上詳細に説明したように、本発明は一次側におけるス
イッチング動作全通じて発生する供給直流電圧の2倍を
越える導電雑音を、抵抗素千金用いることなく完全に吸
収してスイッチング素子の電圧破壊全防止するとともに
、前記導電雑音吸収回路における損失を全く除去して変
換効率全向上できるという効果がある。
As explained in detail above, the present invention completely absorbs the conductive noise, which is more than twice the supply DC voltage generated throughout the entire switching operation on the primary side, without using any resistor elements, thereby reducing the voltage breakdown of the switching element. This has the effect of completely eliminating the loss in the conductive noise absorbing circuit and improving the conversion efficiency.

【図面の簡単な説明】[Brief explanation of drawings]

第1肉は従来例のプッシュプル型DC−DCコンバータ
のブロック図、第2図は本発明の一実施例のブロック図
、第3図および第4図はそれぞれ従来例および本発明の
一実施例の動作説明用波形図である。図において、 1.2・・・整流回路、51〜54.55−1〜2.5
6−1〜2・・・・・・端子。 第 1 図 偵7久
The first figure is a block diagram of a conventional push-pull type DC-DC converter, the second figure is a block diagram of an embodiment of the present invention, and the third and fourth figures are a conventional example and an embodiment of the present invention, respectively. FIG. 2 is a waveform diagram for explaining the operation of FIG. In the figure, 1.2... Rectifier circuit, 51-54.55-1-2.5
6-1~2...terminals. Part 1 Zusei 7kyu

Claims (1)

【特許請求の範囲】[Claims] 大電力容量のプッシュプル型D C−1) Cコンノく
−タにおいて、直流入力電圧の正側に一方の端子を接続
し他方の端子に第1のスイッチング素子全接続した第1
の一次巻線と直流入力電圧の負側に一方の端子を接続し
他方の端子に第2のスイッチング素子を接続した第2の
一次巻線とを有するトランスと、前記第1および第2の
一次巻線と前記第1および第2のスイッチング素子との
二つの接続点の間に接続した所定容量のコンデンサとを
備えたこと全特徴とするDC−DCコンノ(−タ。
High power capacity push-pull type DC (C-1) In a C converter, one terminal is connected to the positive side of the DC input voltage, and the first switching element is fully connected to the other terminal.
a transformer having a primary winding and a second primary winding having one terminal connected to the negative side of the DC input voltage and a second switching element connected to the other terminal; and the first and second primary windings. A DC-DC converter comprising a capacitor of a predetermined capacity connected between a winding and two connection points of the first and second switching elements.
JP13148282A 1982-07-28 1982-07-28 Dc/dc converter Granted JPS5921279A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13148282A JPS5921279A (en) 1982-07-28 1982-07-28 Dc/dc converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13148282A JPS5921279A (en) 1982-07-28 1982-07-28 Dc/dc converter

Publications (2)

Publication Number Publication Date
JPS5921279A true JPS5921279A (en) 1984-02-03
JPS6361873B2 JPS6361873B2 (en) 1988-11-30

Family

ID=15059005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13148282A Granted JPS5921279A (en) 1982-07-28 1982-07-28 Dc/dc converter

Country Status (1)

Country Link
JP (1) JPS5921279A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6220791U (en) * 1985-07-22 1987-02-07
JPH03193297A (en) * 1989-12-21 1991-08-23 Jdc Corp Backing member for welded joint of reinforcing bar
JPH0686884U (en) * 1993-06-01 1994-12-20 株式会社ダイア Welding jig for CB method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6220791U (en) * 1985-07-22 1987-02-07
JPH03193297A (en) * 1989-12-21 1991-08-23 Jdc Corp Backing member for welded joint of reinforcing bar
JPH0686884U (en) * 1993-06-01 1994-12-20 株式会社ダイア Welding jig for CB method

Also Published As

Publication number Publication date
JPS6361873B2 (en) 1988-11-30

Similar Documents

Publication Publication Date Title
JP2674341B2 (en) Snubber circuit of power converter
US6278621B1 (en) Single ended forward DC-to-DC converter providing enhanced resetting for synchronous rectification
JPS6289432A (en) Electric source circuit
JPH07154967A (en) Dc-dc converter and computer using it
JPS5921279A (en) Dc/dc converter
JP2673328B2 (en) DC-DC converter
JPH07135769A (en) Dc resonance converter
JPS59103575A (en) Dc/dc converter
KR940008908B1 (en) Inverter circuit
JPS6173578A (en) Push-pull type dc/dc converter
JP2673996B2 (en) Inverter device
JP3456839B2 (en) Switching power supply
JPS6142276A (en) Flyback dc/dc converter
JPS6169371A (en) Flyback type dc/dc converter
JP3174591B2 (en) Pulse width modulation type alternating current circuit
JPS6154875A (en) Push-pull type dc/dc converter
JP2833799B2 (en) Chopper circuit
JPS5836232Y2 (en) Surge absorption circuit
JPS6158480A (en) Drive circuit of transistor inverter
JPH0687652B2 (en) Method for suppressing voltage oscillation in power supply circuit
JPH10178777A (en) Switching power source
JPS6169372A (en) Single-ended dc/dc converter
JPS61247280A (en) Inverter
JP2019106811A (en) Insulation type switching power supply
JP2000245149A (en) Ringing choke converter circuit