JPS59211284A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59211284A JPS59211284A JP8614983A JP8614983A JPS59211284A JP S59211284 A JPS59211284 A JP S59211284A JP 8614983 A JP8614983 A JP 8614983A JP 8614983 A JP8614983 A JP 8614983A JP S59211284 A JPS59211284 A JP S59211284A
- Authority
- JP
- Japan
- Prior art keywords
- negative
- resistance
- negative resistance
- junction
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 230000005684 electric field Effects 0.000 claims abstract description 6
- 239000000969 carrier Substances 0.000 claims description 3
- 230000010355 oscillation Effects 0.000 abstract description 10
- 239000013078 crystal Substances 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 2
- 241000277269 Oncorhynchus masou Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置に関する。
従来の増幅、発振、演算装置の多くは複雑な回路を構成
することか必要であり、又動作周波数もあまり高くなか
った。本発明はこれらのり点に対処するものである。
することか必要であり、又動作周波数もあまり高くなか
った。本発明はこれらのり点に対処するものである。
本発明は、半導体１′・Ｎ接合に逆方向高電猶をかけた
場合に、雪崩現象によって生じたキャリアが高エネルギ
ー状態において印加高電界に垂直な方向に負の有効質量
を有し、キャリアの走行中における印加高電界に垂直な
方向の有効質量の平均イ直が負となる場合、同方向に負
抵抗を生じる現象に基づく半導体装置である。
場合に、雪崩現象によって生じたキャリアが高エネルギ
ー状態において印加高電界に垂直な方向に負の有効質量
を有し、キャリアの走行中における印加高電界に垂直な
方向の有効質量の平均イ直が負となる場合、同方向に負
抵抗を生じる現象に基づく半導体装置である。
以下実施例につき図面に従馴て説明する。
第１図はシリコン半導体Ｐ−Ｎ接合の接合面を結晶の（
１００）面に平行な平面接合としＰ型半導体部分に設け
た２個の平行な電極４−５間に負抵抗を有するようにし
である。更に電極６を設は負抵抗をより効果的に起すよ
うにしである。
１００）面に平行な平面接合としＰ型半導体部分に設け
た２個の平行な電極４−５間に負抵抗を有するようにし
である。更に電極６を設は負抵抗をより効果的に起すよ
うにしである。
第２図は、上に述べた実施例による回路例を示し、２個
の等しい祇抗Ｒ＋を端子８−９間に並列に連結すること
にまり印加高電界に垂直な方向に存在する負抵抗及び発
振、双安定状態等の負抵抗による特性を得ている。
の等しい祇抗Ｒ＋を端子８−９間に並列に連結すること
にまり印加高電界に垂直な方向に存在する負抵抗及び発
振、双安定状態等の負抵抗による特性を得ている。
第３図は、端子８−９間に存在する負抵抗（−ＲＮ）に
並列に存在する止折抗ＲＰを示し面抵抗による作用は次
に示すようになる。
並列に存在する止折抗ＲＰを示し面抵抗による作用は次
に示すようになる。
Ｐ−Ｎ接合における雪崩現象によって生じた電流Ｉが増
加するに従い負抵抗（−ＲＮ）の絶対値ＲＮは減少しミ
正折抗Ｒｐと同じ値（ＲＮ＝Ｒｐ ）になったとき双安
定状態が生じ端子８及び９の電圧は正又は負の値をとる
。なおこの状熊においては、第４図に示すように電極１
２゜１３を設けることによりフリップフロップとしても
作用させることができる。
加するに従い負抵抗（−ＲＮ）の絶対値ＲＮは減少しミ
正折抗Ｒｐと同じ値（ＲＮ＝Ｒｐ ）になったとき双安
定状態が生じ端子８及び９の電圧は正又は負の値をとる
。なおこの状熊においては、第４図に示すように電極１
２゜１３を設けることによりフリップフロップとしても
作用させることができる。
更に電流■が増加すると、偵抵抗（−ＲＮ）の絶対値Ｒ
Ｎは正抵抗Ｒ，ｐより小さくなＩ）（ＲＮ＜Ｒｐ）発振
可能な状態が生じる。
Ｎは正抵抗Ｒ，ｐより小さくなＩ）（ＲＮ＜Ｒｐ）発振
可能な状態が生じる。
以上の実施例において、Ｅ＝７８ｖで雪崩現象が開始さ
れる試料について、Ｒ＋、＝ＩＫΩ、Ｒ２＝ａｏｏｎの
ときＥ＝１１．８Ｖ、Ｉ ＝ ５．３ ｍ Ａで双安定
状態が開始され、双安定状態における端子８−９間の電
圧はＥの増加に伴って１．０ｖから１．７Ｖまて、端子
８−９を短絡したときの電流は２．５ ｍ Ａから４．
４ ｍ Ａまで増加した。更にＥ＝１８．７Ｖ、Ｉ ＝
１０．８ ＋ｎ Ａて発振状１ｇが生じ、発振出力約
２０１ｎＷ、効率約１０％、最高発振周波数約２５０Ｍ
Ｉ（Ｚが得られた。
れる試料について、Ｒ＋、＝ＩＫΩ、Ｒ２＝ａｏｏｎの
ときＥ＝１１．８Ｖ、Ｉ ＝ ５．３ ｍ Ａで双安定
状態が開始され、双安定状態における端子８−９間の電
圧はＥの増加に伴って１．０ｖから１．７Ｖまて、端子
８−９を短絡したときの電流は２．５ ｍ Ａから４．
４ ｍ Ａまで増加した。更にＥ＝１８．７Ｖ、Ｉ ＝
１０．８ ＋ｎ Ａて発振状１ｇが生じ、発振出力約
２０１ｎＷ、効率約１０％、最高発振周波数約２５０Ｍ
Ｉ（Ｚが得られた。
以上に述べたように本発明によると従来より簡単な回路
で負抵抗による双安定、発振等の動作を高周波で行うこ
とができる。
で負抵抗による双安定、発振等の動作を高周波で行うこ
とができる。
第１図は実施例の斜視図、第２図は実施例による回路図
、第３図は負抵抗と正抵抗１の関係図、第４図はフリッ
プフロップの実施例である。 １・・・Ｐ型半導体部分、２・Ｎ型半導体部分、３ 、
、、 Ｐ −Ｎ接合境界線、４，５，６，７，１２゜１
３・・電極、８，９，１０，１１，１４．１５端子、Ｅ
電源、Ｒ１，Ｒ２，Ｒ３，ＲＮ、 ＲＰ・抵抗。 ［相］ 出願人 増 １）遼 治
、第３図は負抵抗と正抵抗１の関係図、第４図はフリッ
プフロップの実施例である。 １・・・Ｐ型半導体部分、２・Ｎ型半導体部分、３ 、
、、 Ｐ −Ｎ接合境界線、４，５，６，７，１２゜１
３・・電極、８，９，１０，１１，１４．１５端子、Ｅ
電源、Ｒ１，Ｒ２，Ｒ３，ＲＮ、 ＲＰ・抵抗。 ［相］ 出願人 増 １）遼 治
Claims (1)
- 半導体Ｐ、Ｎ接合における雪崩」象を利用した印加逆方
向高電界に垂直な方向のキャリアの負の有効質量による
負抵抗を有する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8614983A JPS59211284A (ja) | 1983-05-16 | 1983-05-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8614983A JPS59211284A (ja) | 1983-05-16 | 1983-05-16 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59211284A true JPS59211284A (ja) | 1984-11-30 |
| JPH0550149B2 JPH0550149B2 (ja) | 1993-07-28 |
Family
ID=13878678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8614983A Granted JPS59211284A (ja) | 1983-05-16 | 1983-05-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59211284A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5229636A (en) * | 1987-09-01 | 1993-07-20 | Tatsuji Masuda | Negative effective mass semiconductor device and circuit |
| WO1999003204A1 (fr) * | 1997-07-08 | 1999-01-21 | Tatsuji Masuda | Bascule rs |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4834467A (ja) * | 1971-09-07 | 1973-05-18 |
-
1983
- 1983-05-16 JP JP8614983A patent/JPS59211284A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4834467A (ja) * | 1971-09-07 | 1973-05-18 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5229636A (en) * | 1987-09-01 | 1993-07-20 | Tatsuji Masuda | Negative effective mass semiconductor device and circuit |
| WO1999003204A1 (fr) * | 1997-07-08 | 1999-01-21 | Tatsuji Masuda | Bascule rs |
| US6239638B1 (en) | 1997-07-08 | 2001-05-29 | Tatsuji Masuda | SR flip flop |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0550149B2 (ja) | 1993-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01165090A (ja) | バックバイアス電圧発生回路 | |
| JPH0446484B2 (ja) | ||
| EP0244988B1 (en) | Self biasing diode microwave frequency multiplier | |
| GB1438232A (en) | Semiconductor protective elements | |
| US6239638B1 (en) | SR flip flop | |
| JPS55110069A (en) | Semiconductor memory device | |
| JPS59211284A (ja) | 半導体装置 | |
| JPS59211283A (ja) | 半導体装置 | |
| GB871787A (en) | Transistor monostable two-state apparatus | |
| JP2020096003A5 (ja) | ||
| JPS6049678A (ja) | 半導体装置 | |
| US3488527A (en) | Punch-through,microwave negativeresistance device | |
| US3963977A (en) | Frequency multiplier with nonlinear semiconductor element | |
| JPS61142777A (ja) | 半導体装置 | |
| US4042944A (en) | Monostable multivibrator | |
| RU2559161C1 (ru) | Металлополупроводниковый прибор | |
| US5229636A (en) | Negative effective mass semiconductor device and circuit | |
| JPS6098659A (ja) | 直列接続トランジスタを有する半導体集積回路 | |
| Melchior et al. | Small signal equivalent circuit of unsymmetrical junction diodes at high current densities | |
| JPS5857909B2 (ja) | バイポ−ラガタハンドウタイシユウセキカイロソウチ | |
| Lee et al. | A comparison between n+-pp+ and p+-nn+ silicon IMPATT diodes | |
| JPH0287674A (ja) | サージ保護回路 | |
| JPS6338266A (ja) | 定電圧ダイオ−ド | |
| US2988652A (en) | Bistable transistor circuit using 6-terminal transistor which acts as two independent transistors | |
| US3142020A (en) | Semiconductor arrangement having lattice faults in its breakdown region |