JPS592056B2 - Microcomputer program counter - Google Patents
Microcomputer program counterInfo
- Publication number
- JPS592056B2 JPS592056B2 JP50064126A JP6412675A JPS592056B2 JP S592056 B2 JPS592056 B2 JP S592056B2 JP 50064126 A JP50064126 A JP 50064126A JP 6412675 A JP6412675 A JP 6412675A JP S592056 B2 JPS592056 B2 JP S592056B2
- Authority
- JP
- Japan
- Prior art keywords
- program counter
- display
- memory
- microcomputer
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
Description
【発明の詳細な説明】
本発明は、マイクロコンピュータのプログラムカウンタ
表示方式に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a program counter display method for a microcomputer.
従来のマイクロコンピュータにおいては、内蔵されてい
るプログラムカウンタの値を直接に外部に表示すること
ができなかつた。In conventional microcomputers, the value of the built-in program counter cannot be directly displayed externally.
従つて、プログラムカウンタの直接表示が可能なミニコ
ンピュータに比し、マイクロコンピュータはプログラム
デバッグ等の操作能率が劣る欠点を伴つている。本発明
は上記の欠点を除去したプログラムカウンタの表示方式
を提供するにある。以下に本発明を図面について説明す
る。Therefore, compared to minicomputers which are capable of directly displaying a program counter, microcomputers have the disadvantage that they are less efficient in operations such as program debugging. The object of the present invention is to provide a program counter display method that eliminates the above-mentioned drawbacks. The invention will be explained below with reference to the drawings.
図において１はマイクロコンピュータ、２はマイクロコ
ンピュータ１に内蔵されたプログラムカウンタ、３はプ
ログラムカウンタの表示コントロール回路、４はプログ
ラムカウンタの表示メモリ、５はプログラムカウンタの
表示器、６は停止命令読出専用メモリ、７はプログラム
メモリで、マイクロコンピュータ１のアドレス信号出力
端ａはプログラムカウンタの表示メモリ４及びプログラ
ムメモリ１に、同プログラム命令信号入出力端をはプロ
グラムメモリ７に、同停止命令信号入力端ｃは停止命令
読出専用メモリ６に、同インターラプト命令要求信号入
力端ｄはプログラムカウンタの表示コントロール回路３
及びプログラムカウンタの表示メモリ４のラッチ信号入
力端に接続され、プログラムカウンタの表示メモリ４の
出力端にプログラムカウンタの表示器５が接続されてい
る。In the figure, 1 is a microcomputer, 2 is a program counter built into the microcomputer 1, 3 is a display control circuit for the program counter, 4 is a display memory for the program counter, 5 is a display for the program counter, and 6 is only for reading stop commands. Memory 7 is a program memory, the address signal output terminal a of the microcomputer 1 is connected to the display memory 4 of the program counter and the program memory 1, the program command signal input/output terminal is connected to the program memory 7, and the stop command signal input terminal is connected to the program memory 7. C is connected to the stop command read-only memory 6, and the interrupt command request signal input terminal d is connected to the program counter display control circuit 3.
and a latch signal input terminal of a display memory 4 of the program counter, and a display 5 of the program counter is connected to an output terminal of the display memory 4 of the program counter.
プログラムカウンタの表示コントロール回路３は、プロ
グラムカウンタの表示要求信号５１が与えられるとイン
ターラプト命令要求信号５２をマイクロコンピュータ１
に送出する。マイクロコンピュータ１は停止状態となり
、プログラムカウンタ２の値をアドレス信号５３として
プログラムカウンタの表示メモリ４に送る。この際、プ
ログラムカウンタの表示コントロール回路３はラツチ信
号Ｓ４をプログラムカウンタの表示メモリ４に送つてい
る。従つてプログラムカウンタの表示メモリ４はアドレ
ス信号Ｓ３を記憶する。このアドレス信号Ｓ３をプログ
ラムカウンタの表示器５が表示する。一方、上記の停止
状態は割込みにおける一時的なものであり、その後に次
の割込み処理状態に入り、停止命令信号入力端ｃがアク
セス状態となつて停止命令読出専用メモリー６から停止
命令信号Ｓ５を読み込み、マイクロコンピユータ１は停
止状態に入り、これを維持する。また、表示要求信号Ｓ
１が解除することによりプログラムカウンター表示コン
トロール回路３から新たなインターラプト命令要求信号
Ｓ２が入力され、マイクロコンピユータ１はこの際の割
込み処理により停止状態を解除し、プログラムの実行が
再開される。When the program counter display control circuit 3 receives the program counter display request signal 51, it sends an interrupt command request signal 52 to the microcomputer 1.
Send to. The microcomputer 1 enters a stopped state and sends the value of the program counter 2 as an address signal 53 to the display memory 4 of the program counter. At this time, the display control circuit 3 of the program counter sends a latch signal S4 to the display memory 4 of the program counter. The display memory 4 of the program counter therefore stores the address signal S3. The program counter display 5 displays this address signal S3. On the other hand, the above-mentioned stop state is temporary due to an interrupt, and after that, the next interrupt processing state is entered, the stop command signal input terminal c enters the access state, and the stop command signal S5 is received from the stop command read-only memory 6. After reading, the microcomputer 1 enters and maintains a stopped state. In addition, the display request signal S
1 is released, a new interrupt command request signal S2 is input from the program counter display control circuit 3, and the microcomputer 1 releases the stopped state through the interrupt processing at this time, and resumes execution of the program.
上述のように、本発明においてはコンピユータの動作を
停止せしめてプログラムカウンタの表示を行なうので、
レジスタ等の内容を変化させるおそれがなくプログラム
デバツグ等の操作能率を高めることができる。As mentioned above, in the present invention, the computer operation is stopped and the program counter is displayed.
There is no fear of changing the contents of registers, etc., and the efficiency of operations such as program debugging can be improved.
図は本発明の実施例の説明図である。
１・・・・・・マイクロコンピユータ、２・・・・・・
プログラムカウンタ、３・・・・・・表示コントロール
回路、４・・・・・・表示メモリ、５・・・・・・表示
器、６・・・・・・停止命令読出専用メモリ、７・・・
・・・プログラムメモＩ），．Ｓ１・・・・・・表示要
求信号、Ｓ２・・・・・・インターラプト要求信号、Ｓ
３・・・・・・アドレス信号、Ｓ４・・・・・・ラツチ
信号、Ｓ５・・・・・・停止命令信号。The figure is an explanatory diagram of an embodiment of the present invention. 1...Microcomputer, 2...
Program counter, 3...Display control circuit, 4...Display memory, 5...Display device, 6...Stop command read-only memory, 7...・
...Program memo I),. S1...display request signal, S2...interrupt request signal, S
3...address signal, S4...latch signal, S5...stop command signal.
Claims (1)
ータ・システムにおいて、表示要求信号の入力によりマ
イクロコンピュータ￥１￥にインターラプト命令要求信
号を送出すると共に、前記プログラムメモリ７のアドレ
ス信号を記憶するプログラムカウンタ表示メモリ４にラ
ッチ信号を送出するプログラムカウンタ表示コントロー
ル回路３と、前記プログラムカウンタ表示メモリ４の内
容を表示するプログラムカウンタ表示器５と、前記イン
ターラプト命令要求信号の入力によりマイクロコンピュ
ータ￥１￥が読み出しを行う停止命令読出専用メモリ６
とを設け、プログラムカウンタ２の表示要求信号が与え
られた際、マイクロコンピュータ￥１￥を停止し、前記
停止を維持しアドレス信号として送出されるプログラム
カウンタの値を表示することを特徴とするマイクロコン
ピュータのプログラムカウンタ表示方式。1 In a microcomputer system equipped with a program memory 7, a program counter display memory that sends an interrupt command request signal to the microcomputer upon input of a display request signal and stores an address signal of the program memory 7. A program counter display control circuit 3 sends a latch signal to the program counter display memory 4; a program counter display 5 displays the contents of the program counter display memory 4; Stop command read-only memory 6
A microcomputer is provided with a display request signal for the program counter 2, and when a display request signal for the program counter 2 is given, the microcomputer stops the microcomputer, maintains the stoppage, and displays the value of the program counter sent as an address signal. Computer program counter display method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50064126A JPS592056B2 (en) | 1975-05-30 | 1975-05-30 | Microcomputer program counter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50064126A JPS592056B2 (en) | 1975-05-30 | 1975-05-30 | Microcomputer program counter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS51140454A JPS51140454A (en) | 1976-12-03 |
| JPS592056B2 true JPS592056B2 (en) | 1984-01-17 |
Family
ID=13249054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50064126A Expired JPS592056B2 (en) | 1975-05-30 | 1975-05-30 | Microcomputer program counter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS592056B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63121356U (en) * | 1987-01-31 | 1988-08-05 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52130255A (en) * | 1976-04-24 | 1977-11-01 | Fujitsu Ltd | Console control system for microcomputers |
| JP3088129B2 (en) * | 1991-05-29 | 2000-09-18 | 日本電気株式会社 | Microprocessor |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5074949A (en) * | 1973-11-02 | 1975-06-19 |
-
1975
- 1975-05-30 JP JP50064126A patent/JPS592056B2/en not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5074949A (en) * | 1973-11-02 | 1975-06-19 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63121356U (en) * | 1987-01-31 | 1988-08-05 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS51140454A (en) | 1976-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63111545A (en) | Microprocessor for debug | |
| JPS592056B2 (en) | Microcomputer program counter | |
| JPS5487145A (en) | Display system for data comparison and agreement | |
| JP3001205B2 (en) | Information processing device | |
| JPH01312624A (en) | System for controlling display of multi-window | |
| JPH04280334A (en) | One chip microcomputer | |
| JPS55166757A (en) | Check unit for overlapping use of output instruction | |
| JPH0229455Y2 (en) | ||
| JPS58134338A (en) | Controlling system of digital computer | |
| JPS5576451A (en) | Program checking system | |
| JPH02264340A (en) | Microprocessor | |
| JPH0683652A (en) | Microcomputer system | |
| JPS6211745B2 (en) | ||
| JPH01137339A (en) | Microprocessor | |
| JP2760067B2 (en) | Emulation system | |
| JPS60262241A (en) | Information display method of computer | |
| JPS5561858A (en) | Central operation control unit | |
| JPS6037936B2 (en) | monitoring device | |
| JPS5944658B2 (en) | Program check circuit | |
| JPS59163654A (en) | Debug device | |
| JPS60193046A (en) | Detecting system for instruction exception | |
| JPS6048549A (en) | State displaying circuit of microprocessor | |
| JPS59169650U (en) | Debugging device | |
| JPS6144343B2 (en) | ||
| JPH07113900B2 (en) | Emulation chip |