JPS59205661A - 情報処理方式 - Google Patents
情報処理方式Info
- Publication number
- JPS59205661A JPS59205661A JP58079795A JP7979583A JPS59205661A JP S59205661 A JPS59205661 A JP S59205661A JP 58079795 A JP58079795 A JP 58079795A JP 7979583 A JP7979583 A JP 7979583A JP S59205661 A JPS59205661 A JP S59205661A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmitting
- circuit
- signal
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、コンポーネント型の情報処理システムに関す
る。
る。
近年、著しい半導体技術の進法によって本格的なプログ
ラムを実行ができる／＼ランドベルト計算機が実用化さ
れている。
ラムを実行ができる／＼ランドベルト計算機が実用化さ
れている。
ところで、このような小型の計算機は、大量のデータを
保存する能力があることに着目され、情報の処理ばかり
でなく電子メモとしても利用されている。
保存する能力があることに着目され、情報の処理ばかり
でなく電子メモとしても利用されている。
しかし、従来の計算機は、表示部を含む中央処理部と、
キーボード等のデータ入力部とが一体的に結合して構成
されているため、使用目的によっては必要としない機能
までも持ち運ばねばなない不便さかあった。
キーボード等のデータ入力部とが一体的に結合して構成
されているため、使用目的によっては必要としない機能
までも持ち運ばねばなない不便さかあった。
本発明は、このような事情に鑑み、情報表示記憶部とデ
ータ入力部とを分離可能にして用途毎に応じた機能構成
を採ることができる新規な情報処理システムを提供する
ことを目的とする。
ータ入力部とを分離可能にして用途毎に応じた機能構成
を採ることができる新規な情報処理システムを提供する
ことを目的とする。
そこで以下に本発明の詳細を図示した実施例に基づいて
説明する。
説明する。
第１図は、本発明の一実施例を示す装置の外観図あって
、システムは、親機Ａと子機Ｂに分割して構成され、親
機Ａ本体は、右側にキーボード１を左側に後述する子機
Ｂを載置してデータの送受信を行なう磁気転送部２を設
けて構成されている。他方、ベルトにより手首に取り付
は得るように構成された前述の子機Ｂ本体は、上面中央
に細密液晶表示パネル３をはめ込み、下部には釦スィッ
チ４を設けて構成されている。
、システムは、親機Ａと子機Ｂに分割して構成され、親
機Ａ本体は、右側にキーボード１を左側に後述する子機
Ｂを載置してデータの送受信を行なう磁気転送部２を設
けて構成されている。他方、ベルトにより手首に取り付
は得るように構成された前述の子機Ｂ本体は、上面中央
に細密液晶表示パネル３をはめ込み、下部には釦スィッ
チ４を設けて構成されている。
第２図は、親機の信号処理回路の一実施例を示す回路の
ブロック図であって、図中符号５は、子機Ｂとの間で磁
気転送によりデータの授受を行なう送受信回路で、第３
図に示したように、磁力線を媒体としてデータを送出、
及び受信するインタフェイス部５ａと、インタフェイス
部５ａで受信されたシリアル信号をパラレル信号に変換
してデータバスに出力し、またデータバスからの８ビッ
トパラレル信号をシリアル信号に変換してインクフェイ
ス部に出力するシリアル−パラレル変換回路５ｂと、こ
の変換回路５°ｂから出力された。＜ラレル信号のパリ
ティを検出して中央処理装置（以下、ＣＰＵと呼ぶ）６
にエラー信号を出力するとともに、データバスから変換
回路５ｂに入力するパラレル信号にパリテイビ・ントを
付加するノくリテイチェンク回路５Ｃと、変換回路５ｂ
からデータバスに出力された信号から割込信号を検出し
てＣＰＵに割込みをかけるための割込発生回路５ｄとか
らなり、各回路はＣＰＵ６からの送受信コントロール信
号により制御を受けて送信モードと受信モードを切り換
えることができるように構成されている。再び第２図に
戻って、６は、前述のＣＰＵで、アドレスデータバス７
を介してＲＡＭ８とコントロールプログラムを格納した
ＲＯＭ９に接続し、またＩ１０インタフェイス１０を介
して送受信回路５、キーボード１１に接続し、Ｉ ／
Ｏ％ “［ス１２上のデータを送受信回路５によ
り子ＲＢに送出するように構成されている。
ブロック図であって、図中符号５は、子機Ｂとの間で磁
気転送によりデータの授受を行なう送受信回路で、第３
図に示したように、磁力線を媒体としてデータを送出、
及び受信するインタフェイス部５ａと、インタフェイス
部５ａで受信されたシリアル信号をパラレル信号に変換
してデータバスに出力し、またデータバスからの８ビッ
トパラレル信号をシリアル信号に変換してインクフェイ
ス部に出力するシリアル−パラレル変換回路５ｂと、こ
の変換回路５°ｂから出力された。＜ラレル信号のパリ
ティを検出して中央処理装置（以下、ＣＰＵと呼ぶ）６
にエラー信号を出力するとともに、データバスから変換
回路５ｂに入力するパラレル信号にパリテイビ・ントを
付加するノくリテイチェンク回路５Ｃと、変換回路５ｂ
からデータバスに出力された信号から割込信号を検出し
てＣＰＵに割込みをかけるための割込発生回路５ｄとか
らなり、各回路はＣＰＵ６からの送受信コントロール信
号により制御を受けて送信モードと受信モードを切り換
えることができるように構成されている。再び第２図に
戻って、６は、前述のＣＰＵで、アドレスデータバス７
を介してＲＡＭ８とコントロールプログラムを格納した
ＲＯＭ９に接続し、またＩ１０インタフェイス１０を介
して送受信回路５、キーボード１１に接続し、Ｉ ／
Ｏ％ “［ス１２上のデータを送受信回路５によ
り子ＲＢに送出するように構成されている。
第４図は、子機Ｂの信号処理回路の一実施例を示す回路
のブロック図、であって、図中符号１３は、親機Ａとの
間で磁気転送によりデータの授受を行なう送受信回路で
、前述した親機の送受信回路（第３図）と全く同様に構
成されている。１４は、ＣＰＵで、アドレスデータバス
１５を介して表示用データ及びユーティリティプログラ
ムを格納するＲＡＭ１６とコントロールプログラムを格
納したＲＯＭ１７に接続し、またＩ１０バス１８を介し
て送受信回路１３に接続し、送受信回路１３から入力す
る指令信号により回路全体のコントロール及びＲＡＭ１
６やＲＯＭ１７に格納されたプログラムを実行するよう
に構成されている。
のブロック図、であって、図中符号１３は、親機Ａとの
間で磁気転送によりデータの授受を行なう送受信回路で
、前述した親機の送受信回路（第３図）と全く同様に構
成されている。１４は、ＣＰＵで、アドレスデータバス
１５を介して表示用データ及びユーティリティプログラ
ムを格納するＲＡＭ１６とコントロールプログラムを格
納したＲＯＭ１７に接続し、またＩ１０バス１８を介し
て送受信回路１３に接続し、送受信回路１３から入力す
る指令信号により回路全体のコントロール及びＲＡＭ１
６やＲＯＭ１７に格納されたプログラムを実行するよう
に構成されている。
１９は、Ｉ１０パス１８に接続する表示コントローラで
、ＣＰＵ１４を介して読出されたＲＡＭ１６からのデー
タを表示ドライバ２ｏを介して液晶表示パネル２１に出
力するように構成されている。２２は、スイッチ制御回
路で、釦スィッチ４の操作によりＩ１０バス１８を介し
てＣＰＵ１４に制御信号を送出し、第５図に示したよう
に装置の機能を循環的に切り換え、時計モード、電子メ
モモード、アラームモード、ストップウォッチモード、
時刻修正モードの各牟−ドを選択するように構成されて
いる。なお、図中符号２３は、ＣＰＵ１４に接続するレ
ジスタを示しで−いる。
、ＣＰＵ１４を介して読出されたＲＡＭ１６からのデー
タを表示ドライバ２ｏを介して液晶表示パネル２１に出
力するように構成されている。２２は、スイッチ制御回
路で、釦スィッチ４の操作によりＩ１０バス１８を介し
てＣＰＵ１４に制御信号を送出し、第５図に示したよう
に装置の機能を循環的に切り換え、時計モード、電子メ
モモード、アラームモード、ストップウォッチモード、
時刻修正モードの各牟−ドを選択するように構成されて
いる。なお、図中符号２３は、ＣＰＵ１４に接続するレ
ジスタを示しで−いる。
第６図は、前述のインタフェイス部の一実施例を示す回
路のブロック図であってＨ−Ｌ信号から成る送（ｉデー
タ及びクロック信号が入力するアンドゲート２４と、こ
れからの信号により０Ｎ−ＯＦＦして送受信コイル２５
に信号を出力するトランジスタ２６から成る送信系、及
び送受信コイル２５からの信号をパルス信号に成形する
パルス整形回路２７と、これからの信号がインバータ２
８を介してリセット端子に入力し、クロック信号に同期
したＨ−Ｌ信号に復調するＤ型フリップフロップ２９．
３０とから成る受信系とから構成されている。なお、図
中符号Ｔ１．−Ｔ２、Ｔ３は、それぞれ送受信の切り換
えを行なうトランジスタを示している。
路のブロック図であってＨ−Ｌ信号から成る送（ｉデー
タ及びクロック信号が入力するアンドゲート２４と、こ
れからの信号により０Ｎ−ＯＦＦして送受信コイル２５
に信号を出力するトランジスタ２６から成る送信系、及
び送受信コイル２５からの信号をパルス信号に成形する
パルス整形回路２７と、これからの信号がインバータ２
８を介してリセット端子に入力し、クロック信号に同期
したＨ−Ｌ信号に復調するＤ型フリップフロップ２９．
３０とから成る受信系とから構成されている。なお、図
中符号Ｔ１．−Ｔ２、Ｔ３は、それぞれ送受信の切り換
えを行なうトランジスタを示している。
次にこのように構成されたシステムの動作について説明
する。
する。
親機Ａの磁気転送部２に子ＲＢ本体を載置した状態で、
親機のキーポーポ１から制御文字“Ｃ２”を入力すると
、このデータは親機の送受信回路５によりシリアル信号
に変換され、インタフェイス部５ａの送受信コイル２５
から磁束となって子機に向けて送出される（Ｓ７図Ｄ）
。この磁束は、子機の送受信コイルにより検出されて電
気信号に変換され（第８図Ａ）、パルス整形回路により
クロ・ンクに同期したスペースマーク信号に復調される
（Ｅ）。この信号は、シリアルパラレル変換器において
パラレル信号に変換され、データバス１８を介してＣＰ
Ｕ１４に入力する。子機Ｂは、この制御文字“Ｃ２°′
の入力により以後に送信されて来るデータはＲＡＭ１６
に格納するデータ格納モードであることを判断して受信
準備を開始し、準備完了後、肯定応答キャラクタ“”Ａ
ＣＫ″”を送受信回路１３を介して親機に出する。この
段階において、親機から子機のＲＡＭＬ６が格納すべき
データの先頭アドレスを送出して格納アドレスの設定を
行ない、ついで、格納すべきデータを次々に送出してい
く。データの送出が終了した時点で親機から子機に送信
終了制御文字“Ｘ Ｍ Ｔ ”を送出する。ＣＰＵ１４
は、この送信終了制御文字“’ＸＭＴ’”の受信により
親機から送られてきた” Ｃ２”乃至” Ｘ Ｍ Ｔ
”までの一連のデータの受信にエラーがあるか、否かを
判断し、エラーがなければ肯定キャラクダ“Ａ ＣＫ
”を親機に送出し、データをＲＡＭ１６に格納する。ま
た、データの受信にエラーがある場合には否定応答キャ
ラクタ“’ＮＡＫ’”を送出して再度データの入力を求
める。
親機のキーポーポ１から制御文字“Ｃ２”を入力すると
、このデータは親機の送受信回路５によりシリアル信号
に変換され、インタフェイス部５ａの送受信コイル２５
から磁束となって子機に向けて送出される（Ｓ７図Ｄ）
。この磁束は、子機の送受信コイルにより検出されて電
気信号に変換され（第８図Ａ）、パルス整形回路により
クロ・ンクに同期したスペースマーク信号に復調される
（Ｅ）。この信号は、シリアルパラレル変換器において
パラレル信号に変換され、データバス１８を介してＣＰ
Ｕ１４に入力する。子機Ｂは、この制御文字“Ｃ２°′
の入力により以後に送信されて来るデータはＲＡＭ１６
に格納するデータ格納モードであることを判断して受信
準備を開始し、準備完了後、肯定応答キャラクタ“”Ａ
ＣＫ″”を送受信回路１３を介して親機に出する。この
段階において、親機から子機のＲＡＭＬ６が格納すべき
データの先頭アドレスを送出して格納アドレスの設定を
行ない、ついで、格納すべきデータを次々に送出してい
く。データの送出が終了した時点で親機から子機に送信
終了制御文字“Ｘ Ｍ Ｔ ”を送出する。ＣＰＵ１４
は、この送信終了制御文字“’ＸＭＴ’”の受信により
親機から送られてきた” Ｃ２”乃至” Ｘ Ｍ Ｔ
”までの一連のデータの受信にエラーがあるか、否かを
判断し、エラーがなければ肯定キャラクダ“Ａ ＣＫ
”を親機に送出し、データをＲＡＭ１６に格納する。ま
た、データの受信にエラーがある場合には否定応答キャ
ラクタ“’ＮＡＫ’”を送出して再度データの入力を求
める。
このようにして、データの格納が完了すると、親機から
子機を取り外して手首に装着する。この段階で子機の釦
スィッチ４を操作して電子メモモードに設定すると、Ｃ
ＰＵ１４は、アドレスデータパス１５を介してＲＡＭ１
６に信号を出力し、格納されているデータをＩ１０バス
１８に出力さ ′せ、表示コントローラ１９を介
して液晶表示パネル２１に１画面分のデータを表示する
。このとき、釦スィッチ４を押すと、ＲＡＭ１Ｂに格納
されているデータが１画面分ずつ液晶表示パネル２１に
出力し、内容が次々に更新されて新しいデータが表示さ
れ、所望の情報を選択することができる。また、釦スィ
ッチ４を操作して時計モードに変更することにより、Ｃ
ＰＵ１４は刻時信号を生成し、通常のデジタル時計とし
て機能し、液晶表示パネル２１に時刻を表示する。
子機を取り外して手首に装着する。この段階で子機の釦
スィッチ４を操作して電子メモモードに設定すると、Ｃ
ＰＵ１４は、アドレスデータパス１５を介してＲＡＭ１
６に信号を出力し、格納されているデータをＩ１０バス
１８に出力さ ′せ、表示コントローラ１９を介
して液晶表示パネル２１に１画面分のデータを表示する
。このとき、釦スィッチ４を押すと、ＲＡＭ１Ｂに格納
されているデータが１画面分ずつ液晶表示パネル２１に
出力し、内容が次々に更新されて新しいデータが表示さ
れ、所望の情報を選択することができる。また、釦スィ
ッチ４を操作して時計モードに変更することにより、Ｃ
ＰＵ１４は刻時信号を生成し、通常のデジタル時計とし
て機能し、液晶表示パネル２１に時刻を表示する。
、以上、説明したように本発明によれば、キーボード、
及び送受信手段を備えた親機と、中央処理手段、表示手
段、データ記憶手段、及び送受信手段を備えた子機とに
分割してシステムを構成したので、子機と親機との組合
せにより子機の中央情報処理手段を使用して情報処理シ
ステムを構成できるばかりでなく、子機を小型、軽量の
電子メモとして単独で使用することができると同時に、
データ記憶媒体として他のシステムとのデータ交換を手
軽に行なうことができ、システムの多様で有効な利用が
可能となる。
及び送受信手段を備えた親機と、中央処理手段、表示手
段、データ記憶手段、及び送受信手段を備えた子機とに
分割してシステムを構成したので、子機と親機との組合
せにより子機の中央情報処理手段を使用して情報処理シ
ステムを構成できるばかりでなく、子機を小型、軽量の
電子メモとして単独で使用することができると同時に、
データ記憶媒体として他のシステムとのデータ交換を手
軽に行なうことができ、システムの多様で有効な利用が
可能となる。
第１図は、本発明の一実施例を示すシステムの外観図、
第２図は、同上システムの親機の信号処理回路の一実施
例を示す回路のブロック図、第３図は、送受信回路の一
実施例を示す回路のブロック図、第４図は、同上システ
ムの子機の信号処理回路の一実施例を示す回路のブロッ
ク図、第５図は、同一ヒ子機のモード切り換えを示す説
明図、第６図は、送受信インタフェイスの一実施例を示
す回路のブロック図、第７．８図は、それぞれ同上回路
の動作を説明する波形図である。 Ａ・・・・親機 Ｂ・・・・子機１・・・・
キーボード ２・・・・磁気転送部３・・・・液晶
表示パネル ４・・・・釦スイツチ出願人 株式会社
第二精工台 代理人 弁理士 西 川 慶 冶 同 木 村 勝 彦 扇 ｌ 凶 ９ 第 ２ 巳 扇 ３ 図 ＼（ちεイ宮ｔ７）市旺イ苔号 デー
タノぐ久 エラー招
ミ スター）ｉ１１込イき０扇 ４ 図 １ ８５ 閉 扇 乙 ゾ 扇 ７ 図 （Ａ）２０ツク
−° 、 −丁二第 ８図 （Ｆ＞ λ（后εイ宮切才（／ 化号 ０ 第１頁の続き ０発 明 者 坪内淳− 東京都江東区亀戸６丁目３１番１ 号株式会社第二精工舎内
第２図は、同上システムの親機の信号処理回路の一実施
例を示す回路のブロック図、第３図は、送受信回路の一
実施例を示す回路のブロック図、第４図は、同上システ
ムの子機の信号処理回路の一実施例を示す回路のブロッ
ク図、第５図は、同一ヒ子機のモード切り換えを示す説
明図、第６図は、送受信インタフェイスの一実施例を示
す回路のブロック図、第７．８図は、それぞれ同上回路
の動作を説明する波形図である。 Ａ・・・・親機 Ｂ・・・・子機１・・・・
キーボード ２・・・・磁気転送部３・・・・液晶
表示パネル ４・・・・釦スイツチ出願人 株式会社
第二精工台 代理人 弁理士 西 川 慶 冶 同 木 村 勝 彦 扇 ｌ 凶 ９ 第 ２ 巳 扇 ３ 図 ＼（ちεイ宮ｔ７）市旺イ苔号 デー
タノぐ久 エラー招
ミ スター）ｉ１１込イき０扇 ４ 図 １ ８５ 閉 扇 乙 ゾ 扇 ７ 図 （Ａ）２０ツク
−° 、 −丁二第 ８図 （Ｆ＞ λ（后εイ宮切才（／ 化号 ０ 第１頁の続き ０発 明 者 坪内淳− 東京都江東区亀戸６丁目３１番１ 号株式会社第二精工舎内
Claims (1)
- データ入力手段と、該手段からのデータを伝送媒体を介
して送信する送信手段を備えた親機、及びコントロール
プログラムにより制御を受ける中央処理手段と、該手段
によって読出し、書込みの制御を受ける記憶手段と、伝
送媒体を介してデータを送受信する送受信手段と、該手
段からのデータを前記中央処理手段の制御の下で書込み
、読出しを行なう記憶手段と、該手段に格納されている
データを表示する表示手段と、前記中央処理手段に制御
信号を送出して前記記憶手段のデータの切り換えを行な
うスイッチ制御手段と、前記表示手段を上面から視認す
ることができる状態で上記各手段をハウジングに収容し
てなる子機とからなり、親機と子機を送受信関係にセッ
トした状態で親機から子機にデータを入力し、これによ
り格納されたデータを子機単独で表示手段に選択的に表
示する情報処理方式。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58079795A JPS59205661A (ja) | 1983-05-06 | 1983-05-06 | 情報処理方式 |
| EP84303001A EP0125842B1 (en) | 1983-05-06 | 1984-05-03 | Data stored display device, e.g. a wrist watch |
| DE8484303001T DE3482904D1 (de) | 1983-05-06 | 1984-05-03 | Datenspeichernde anzeigeeinrichtung, z.b. eine armbanduhr. |
| US07/132,718 US4853682A (en) | 1983-05-06 | 1987-12-11 | Data stored display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58079795A JPS59205661A (ja) | 1983-05-06 | 1983-05-06 | 情報処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59205661A true JPS59205661A (ja) | 1984-11-21 |
Family
ID=13700148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58079795A Pending JPS59205661A (ja) | 1983-05-06 | 1983-05-06 | 情報処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59205661A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995015057A1 (en) * | 1993-11-22 | 1995-06-01 | Timex Corporation | Method and apparatus for downloading information |
| WO1995033316A1 (en) * | 1994-05-31 | 1995-12-07 | Timex Corporation | Synchronizing data transfer rate from a crt |
-
1983
- 1983-05-06 JP JP58079795A patent/JPS59205661A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995015057A1 (en) * | 1993-11-22 | 1995-06-01 | Timex Corporation | Method and apparatus for downloading information |
| US5488571A (en) * | 1993-11-22 | 1996-01-30 | Timex Corporation | Method and apparatus for downloading information from a controllable light source to a portable information device |
| US5535147A (en) * | 1993-11-22 | 1996-07-09 | Timex Corporation | Method and apparatus for downloading information from a controllable light source to a portable information device |
| WO1995033316A1 (en) * | 1994-05-31 | 1995-12-07 | Timex Corporation | Synchronizing data transfer rate from a crt |
| US5570297A (en) * | 1994-05-31 | 1996-10-29 | Timex Corporation | Method and apparatus for synchronizing data transfer rate from a cathode ray tube video monitor to a portable information device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10579127B2 (en) | Apparatus for driving a touch pad and a portable terminal having the same | |
| US4853682A (en) | Data stored display device | |
| JPH04107623A (ja) | 表示装置 | |
| JPS59205661A (ja) | 情報処理方式 | |
| JPS59205660A (ja) | 情報処理方式 | |
| EP0961978B1 (en) | Pc chipset interconnection bus | |
| JPS6033652A (ja) | 親子システム情報処理方式の子機 | |
| JPS59205659A (ja) | デ−タ記憶表示装置 | |
| JP3348338B2 (ja) | ワイヤレス式入力装置 | |
| JPS6028354A (ja) | 表示操作装置 | |
| JP2989108B2 (ja) | 携帯形電子装置 | |
| JP2003177858A (ja) | 外部入力装置 | |
| CN201307281Y (zh) | 可旋转显示画面的可携式电子装置 | |
| JPH089786Y2 (ja) | データ転送インターフェイス回路 | |
| KR900003621Y1 (ko) | 상이한 프로세서간의 데이터 교환장치 | |
| JPH10240494A (ja) | 表示装置 | |
| JP2000222365A (ja) | Ｐｄａカ―ド | |
| JPS57176473A (en) | Electronic type cash register | |
| JPH01187623A (ja) | タブレット型マウス | |
| JP2006011679A (ja) | 情報処理装置及び情報処理装置における処理プログラム | |
| JPH0550040B2 (ja) | ||
| JPS6367041A (ja) | シリアルデ−タの送受信装置 | |
| JPH01319788A (ja) | 表示方向反転機能付表示装置 | |
| JPS61286952A (ja) | マルチｉ／０制御装置 | |
| JPS5830232U (ja) | プログラマブル・キ−トツプ・スイツチ |