JPS59201121A - 電源制御方式 - Google Patents
電源制御方式Info
- Publication number
- JPS59201121A JPS59201121A JP58076515A JP7651583A JPS59201121A JP S59201121 A JPS59201121 A JP S59201121A JP 58076515 A JP58076515 A JP 58076515A JP 7651583 A JP7651583 A JP 7651583A JP S59201121 A JPS59201121 A JP S59201121A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- power
- voltage
- input
- detected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（、］ｌ 発明の技術分野
本発明はマイクロプロセッサを使用した電源投入の制御
方式に関する。
方式に関する。
（ｂ） 技術の背景
従来より電気機器における電源は機器機能動作のために
通常商用交流電源より変換して種々の交流または／８よ
び直流による所要電源を供給する他、該機器を構成する
作動機能を正常に作動停止せしめるため、該所要電源に
おける投入切断の順序制御ならびに電源および作動機能
における動作／環境状態を監視して必要ｌこよりその送
出信号を送出せしめ条件制御を行う機能を備えている。
通常商用交流電源より変換して種々の交流または／８よ
び直流による所要電源を供給する他、該機器を構成する
作動機能を正常に作動停止せしめるため、該所要電源に
おける投入切断の順序制御ならびに電源および作動機能
における動作／環境状態を監視して必要ｌこよりその送
出信号を送出せしめ条件制御を行う機能を備えている。
ｔｅｌ 従来技術と問題点
従来の電源制御方式に１６いてはその制御回路はその論
理素子を継電器により構成される固定の配線回路によっ
ていた、近年半導体技術特に集積回路技術の発達に伴い
、例えばＬＳＩに見られるマイクロプロセッサ（ＭＰＵ
）、ＲＡＭ、あるいは１もＯＭ等を単一または少数個の
パッケージとして塘価に提供されるようになり、これ等
を利用した電子化回路とソフトウェアの組合せｔこよる
高速、小形。
理素子を継電器により構成される固定の配線回路によっ
ていた、近年半導体技術特に集積回路技術の発達に伴い
、例えばＬＳＩに見られるマイクロプロセッサ（ＭＰＵ
）、ＲＡＭ、あるいは１もＯＭ等を単一または少数個の
パッケージとして塘価に提供されるようになり、これ等
を利用した電子化回路とソフトウェアの組合せｔこよる
高速、小形。
軽量化および多様性等の％徴を生かして、従来における
各種の制御機能を電子回路化する手段が広く利用される
ようになった。しかし電子回路による制御回路は従来の
継筒、器等による故障モードは正論理において開放故障
が多く電源システムとしては安全側の開放状態となるの
に対し、電子回路を構成する半導体素子における短絡故
障の割合が多〈従来と同様の正論理下では危険側の導通
状態が発生し易すく、電源切断状態においても電源が投
入されて了う欠点を有していた。
各種の制御機能を電子回路化する手段が広く利用される
ようになった。しかし電子回路による制御回路は従来の
継筒、器等による故障モードは正論理において開放故障
が多く電源システムとしては安全側の開放状態となるの
に対し、電子回路を構成する半導体素子における短絡故
障の割合が多〈従来と同様の正論理下では危険側の導通
状態が発生し易すく、電源切断状態においても電源が投
入されて了う欠点を有していた。
（ｄＢ 発明の目的
本発明の目的は上記の欠点を除去するため、電子回路化
された電源制御回路においてＭＰＵにより電源開閉手段
に電源供怜する牛導体ヌ４ツチ素子の入才た（・π／お
よび出力可１圧や、電源開閉手段を駆動する半導体素子
の動作電圧５一監視しつ″＞該半導体スイノ千素子およ
び駆動半導体素子をしＣ電源長人得」御し、該電圧の何
れかに異′濱を検出したときは電源の投入をり（Ｊ止す
ると共にその故障個所の判別が出来るｉｔ電源制御方式
提供しようとするものである。
された電源制御回路においてＭＰＵにより電源開閉手段
に電源供怜する牛導体ヌ４ツチ素子の入才た（・π／お
よび出力可１圧や、電源開閉手段を駆動する半導体素子
の動作電圧５一監視しつ″＞該半導体スイノ千素子およ
び駆動半導体素子をしＣ電源長人得」御し、該電圧の何
れかに異′濱を検出したときは電源の投入をり（Ｊ止す
ると共にその故障個所の判別が出来るｉｔ電源制御方式
提供しようとするものである。
ｔｅｌ 発明の構成
この目的は電子回路により構成する電源制御システムに
おいて、電源制御回路はマイクロプロセッサによる制御
手段および入出力アダプタにより複数の検出信号を入力
し且制御信号を出力する手段を備えてなり、制御手段は
該入出力手段を介し、電源開閉器または継電器等による
電源開閉手段の電源供給を制御する第１の半導体スイッ
チング素子の入力才たは／および出力電圧、該電源開閉
手段を駆動する第２半導体スイッチング素子の動作電圧
を検出しつ５、両スイッチンク半導体素子を制御して電
源投入を行い、異常が検出されたときは必要により電源
投入を抑止することを特徴とする電源制御方式を提供す
ることによって達成することが出来る。
おいて、電源制御回路はマイクロプロセッサによる制御
手段および入出力アダプタにより複数の検出信号を入力
し且制御信号を出力する手段を備えてなり、制御手段は
該入出力手段を介し、電源開閉器または継電器等による
電源開閉手段の電源供給を制御する第１の半導体スイッ
チング素子の入力才たは／および出力電圧、該電源開閉
手段を駆動する第２半導体スイッチング素子の動作電圧
を検出しつ５、両スイッチンク半導体素子を制御して電
源投入を行い、異常が検出されたときは必要により電源
投入を抑止することを特徴とする電源制御方式を提供す
ることによって達成することが出来る。
ｔｆｌ 発明の実施例
以下図面を参照しつ＼本発明の一実施例ζごついて説明
する。図は本発明の一実施例（こおける電源制御方式の
ブロック図を示す。図において１ａは制御部を構成する
マイクロプロセッサ、（ＭＰＵ）、１ｂはＲＡＭ才たは
／Ｓよび凡（ＪＭにより構成する記憶部（ＭＥＭ）、２
は入出力アダプタ（ＰＩＡ）Ｑｌ、Ｑｌはスイッチング
トランジスタＪＬＩは継電器、」月、Ｄ３はタイオード
、Ｄ２はツェナダイオ−１−几１１几２．几３は抵抗で
ある。Δ４ｆ’Ｕ１ａはｆＶＩＥＭｌｂに蓄積する制御
プログラム名よび制御データｌこ従いＰＩＡ２を介して
検出信号を受信し、制御信号を送出する。こ＼では入カ
ポ−） ｉＪ ｉｌより第１の制御回路供給電圧■１を
開閉するＱｌの出力電圧をＤ２．Ｒ１，几２により検出
し入力せしめる。また人力ボートＰＬ２よりＩＦＬＩ、
１を駆動するＱｌの供給電圧Ｖｃｃとその作動時におけ
るＱｌのコレクタ電圧ＶＣＥを検出して入力せしめる。
する。図は本発明の一実施例（こおける電源制御方式の
ブロック図を示す。図において１ａは制御部を構成する
マイクロプロセッサ、（ＭＰＵ）、１ｂはＲＡＭ才たは
／Ｓよび凡（ＪＭにより構成する記憶部（ＭＥＭ）、２
は入出力アダプタ（ＰＩＡ）Ｑｌ、Ｑｌはスイッチング
トランジスタＪＬＩは継電器、」月、Ｄ３はタイオード
、Ｄ２はツェナダイオ−１−几１１几２．几３は抵抗で
ある。Δ４ｆ’Ｕ１ａはｆＶＩＥＭｌｂに蓄積する制御
プログラム名よび制御データｌこ従いＰＩＡ２を介して
検出信号を受信し、制御信号を送出する。こ＼では入カ
ポ−） ｉＪ ｉｌより第１の制御回路供給電圧■１を
開閉するＱｌの出力電圧をＤ２．Ｒ１，几２により検出
し入力せしめる。また人力ボートＰＬ２よりＩＦＬＩ、
１を駆動するＱｌの供給電圧Ｖｃｃとその作動時におけ
るＱｌのコレクタ電圧ＶＣＥを検出して入力せしめる。
Ｐｏ−；ｆＱ１駆動信号用出力ボートおよびＰｏ２はＱ
２駆動信号用出力ボートである。電源の投入制御はＶｌ
が印７１０された状態で、ＭＰＵＩは以下の手順に従っ
て行う。手順１はＰ ｉ １の入力端子レベルをｍ込み
低レベルとなっていることを確認する。
２駆動信号用出力ボートである。電源の投入制御はＶｌ
が印７１０された状態で、ＭＰＵＩは以下の手順に従っ
て行う。手順１はＰ ｉ １の入力端子レベルをｍ込み
低レベルとなっていることを確認する。
手順２はＰ１２の入力端子レベルを胱込み尚レベルであ
ることを確認する。手順３は手順１．２は何れも異常が
なけれはＰｏｌより高レベルを送出してＱｌをオンとし
Ｒ１，１にｖｌを供給する。手順４はＰＯ２より高レベ
ルを送出してＱｌをオンとしＲＬｌをメークされ図示省
略したが機器の機能ユニット等に電源を供給するこの時
Ｑ２のスイッチングに伴ってＰｉ２の電圧レベルは高→
低レベルに変化する。尚必要によってはＱｌのコレクタ
入力側の不良の他Ｑ１の短絡故障が認識出来る。手順２
で低レベルが検出され＼ばＱｌの短絡故障またはＲ３の
断線が認識出来る。また手ＩＷＸ４でＰｉの人力信号が
高→低レベルに変化しなければＱｌの動作不良、Ｄ３の
断線等が認識出来る。以上のように各手順における異常
検出によってＰＩｆ７″Ｑ１ｅＱ２等の故障箇所の判別
が出来る他必要があれば異常時において電源の投入を抑
止することが出来る。以上は単数の電源投入における制
御を示したが複数の従属電源ユニットｌこおける電源投
入制御においで同様に実施出来ることはいう迄もない。
ることを確認する。手順３は手順１．２は何れも異常が
なけれはＰｏｌより高レベルを送出してＱｌをオンとし
Ｒ１，１にｖｌを供給する。手順４はＰＯ２より高レベ
ルを送出してＱｌをオンとしＲＬｌをメークされ図示省
略したが機器の機能ユニット等に電源を供給するこの時
Ｑ２のスイッチングに伴ってＰｉ２の電圧レベルは高→
低レベルに変化する。尚必要によってはＱｌのコレクタ
入力側の不良の他Ｑ１の短絡故障が認識出来る。手順２
で低レベルが検出され＼ばＱｌの短絡故障またはＲ３の
断線が認識出来る。また手ＩＷＸ４でＰｉの人力信号が
高→低レベルに変化しなければＱｌの動作不良、Ｄ３の
断線等が認識出来る。以上のように各手順における異常
検出によってＰＩｆ７″Ｑ１ｅＱ２等の故障箇所の判別
が出来る他必要があれば異常時において電源の投入を抑
止することが出来る。以上は単数の電源投入における制
御を示したが複数の従属電源ユニットｌこおける電源投
入制御においで同様に実施出来ることはいう迄もない。
＋ｇ＋ 発明の詳細
な説明し、たように本発明によればＭ伊凱こよる電源制
御方式に巧いて構成部材に印加する作動電圧または作動
機能を確認しつ′＞電源投入制御を行うので従来に比較
してより信頼度の高い電源投入が出来ると共に、異常時
ｌｉ：おける故障部材の判別の容易な電源制御方式が得
られるので有用である。
御方式に巧いて構成部材に印加する作動電圧または作動
機能を確認しつ′＞電源投入制御を行うので従来に比較
してより信頼度の高い電源投入が出来ると共に、異常時
ｌｉ：おける故障部材の判別の容易な電源制御方式が得
られるので有用である。
図は本発明の一芙施例【こお（′ｊ６電源！ｌＪ御方式
のブロック図である。 図において１ａはマイク１コプロセツサ（ｈｉＰＬＪ入
２は入出力アダプタ（ＰｉＡ）、Ｑｌ、Ｑ２はスイッチ
ンクトランシス〃およびｌ（、Ｌｌは継電器である。 冶・
のブロック図である。 図において１ａはマイク１コプロセツサ（ｈｉＰＬＪ入
２は入出力アダプタ（ＰｉＡ）、Ｑｌ、Ｑ２はスイッチ
ンクトランシス〃およびｌ（、Ｌｌは継電器である。 冶・
Claims (1)
- 電子回路により構成する電源制御ンステムにおいて、電
源制御回路はマイクロプロセッサによる制御手段郭よび
入出力アダプｌによりａ数の検出信号を入力し且制御信
号を出力する手段を備えてなり、制御手段は該入出力手
段を介し、電源開閉器または継電器等による電源開閉手
段の電源供給を制御する第１の半導体スイッチング素子
の人力または／および出力電圧、該電源開閉手段を駆動
する第２の半導体スイッチンク素子の動作電圧を検出し
つ一１両スイッチング半導体素子を制御して電源投入を
行い、異常が検出されたとき（・ハ必嵌により電源投入
を抑止することを特徴とする電源制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58076515A JPS59201121A (ja) | 1983-04-30 | 1983-04-30 | 電源制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58076515A JPS59201121A (ja) | 1983-04-30 | 1983-04-30 | 電源制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59201121A true JPS59201121A (ja) | 1984-11-14 |
Family
ID=13607406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58076515A Pending JPS59201121A (ja) | 1983-04-30 | 1983-04-30 | 電源制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59201121A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100701049B1 (ko) * | 2000-05-17 | 2007-03-29 | 현대아이티주식회사 | 전기/전자기기내 이이피롬의 보호방법 |
-
1983
- 1983-04-30 JP JP58076515A patent/JPS59201121A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100701049B1 (ko) * | 2000-05-17 | 2007-03-29 | 현대아이티주식회사 | 전기/전자기기내 이이피롬의 보호방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104038188B (zh) | 防止输入信号输出的装置、为驱动电机提供输出电压的装置以及电机驱动系统 | |
| US7687935B2 (en) | Electrical power control system | |
| US8848324B2 (en) | Apparatus and method for disabling the operation of high power devices | |
| JPH0894695A (ja) | 半導体パワースイッチシステム | |
| WO2016002416A1 (ja) | 電力変換装置 | |
| JP4035942B2 (ja) | 絶縁劣化センサおよびこのセンサを用いた絶縁劣化検出装置 | |
| JP4583588B2 (ja) | 半導体装置 | |
| CN206133294U (zh) | 一种控制器故障保护系统 | |
| JPS59201121A (ja) | 電源制御方式 | |
| JP6897333B2 (ja) | 電源装置及び溶着判定方法 | |
| JP2002514380A (ja) | 駆動部用の安全装置 | |
| CN109417286A (zh) | 一种伺服驱动器的检测电路及伺服驱动器 | |
| JPS6331478A (ja) | インバ−タの故障診断装置 | |
| CN213023443U (zh) | 一种集成电路自动测试机温控系统架构 | |
| JPH09172782A (ja) | インバータの主回路保護装置 | |
| CN210245418U (zh) | 具有电压监控功能的工业继电器 | |
| JPH01199213A (ja) | シーケンサーの出力系故障診断方法 | |
| CN210199551U (zh) | 一种永磁同步电机控制器电路 | |
| CN215340252U (zh) | 用电设备状态检测模块 | |
| US20230073943A1 (en) | Motor drive device | |
| JP2023149081A (ja) | 電源装置、空気調和機、及び空気調和機の制御方法 | |
| CN117394516A (zh) | 包含独立旁路控制的核电电源设备 | |
| JP3045748B2 (ja) | 電源切り換え方法 | |
| KR100588694B1 (ko) | 파워 윈도우 제어 시스템 | |
| KR200353011Y1 (ko) | 이동단말기의 초기 셀프테스트시 입력전원 이상유무 감시장치 |