JPS5919663B2 - フアクシミリの副走査方法 - Google Patents

Description

【発明の詳細な説明】 この発明は、Ｎ個の副走査速度を設けた冗長度抑圧符号
化技術を用いるファクシミリの副走査方法に関するもの
である。

従来、冗長度抑圧符号化技術を用いるファクシミリでは
、１ライン当り発生する符号化ビット数は、原稿の簡単
な部分では少なく、複雑な部分では多くなシー定ではな
い。

そこで、一定の伝送速度で符号化信号を伝送するには、
１ライン毎の符号化信号の発生量を時間的に平滑化する
必要があわ、主走査方向と直角方向の副走査を起動・停
止の繰返しによる間欠送りするように構成されていた。
したがつて、以下のような欠点があつた。１ 起動・停
止のステップ応答が整定するまで読取り、記録が不可能
なため、副走査の高速化が困難である。

２ 起動・停止の動作に伴つて歯車等の伝達系、送信原
稿、記録紙等が振動し、騒音を発生する。

３ 負荷変動等に伴うステップ応答の乱れによる送りむ
らが生じる。

この発明は、上記の欠点を除去するためになされたもの
で、機構系の追従性を考慮したＮ個の副走査速度をあら
かじめ設定しておき、バッファメモリの蓄積ビット数に
より、前記Ｎ個の副走査速度のうらのいずれか１つを順
次選択するようにしたものである。

以下この発明について詳細に説明する。冗長度抑圧符号
化技術を用いるファクシミリでは、前述のように１ライ
ン毎に発生する符号化ビット数が異なるため、１ライン
の伝送時間が変化する。

したがつて、副走査速度を伝送時間に見合う値に設定す
る必要がある。第１図はこの発明の副走査速度の一般定
例を示す図であつて、１イランの符号化ビット数Ｂ１、
・・・・・・・・・、ＢＮＣｂｉ０に対応するように、
副走査速度ｖｌ・・・・・・・・・、りＮｏｉｎｅ／ｓ
ｅｃ〕をあらかじめ定める。

ここで、Ｂ１＜Ｂ２＜・・・・・・ＢＮ、Ｖ１＞Ｖ２・
・・・・・〉ＶＮである。以下Ｎ個の副走査速度の設定
方法について説明する。まず、最小副走査速度ＶＮ〔１
１ｎｅ／Ｓｅｃ〕は、１ラインの最大伝送時間ＴｒＩｋ
ｌＸｃｓｅｃ／１１ｎｅ〕により第（１）式で定まる。

晶１７−１ＪａＡ１１２ ここで、１ラインの最大伝送時間Ｔ！Ｎａｘは、１ライ
ンの画信号の最大符号化ビツト数ＢｒｎａｘＣｂｉｔ／
〔Ｂｉｔ／Ｓｅｃ〕により第（支）式で定まる。

次に最大副走査速度Ｖ，〔１１ｎｅ／Ｓｅｃ〕は、１ラ
インの最小伝送時間ＴＩＴｌｉｎｃｓｅｃ／１１ｎｅ〕
によ勺第（３）式で定まる。ここで、１ラインの最小伝
送時間ＴｍｌＯは、１ラインの画信号の最小符号化ビツ
ト数ＢｒｎｉｎＣｂｉｔ／１１ｎｅ〕（０くＢｍｌ。

≦Ｂ１）と伝送速度ｆにより第（４）式で定まる。な卦
、符号化ビツト数Ｂｉは各ラインの同期信号を含むもの
とする。

次に副走査速度Ｖ２，Ｖ３，・・・・・・，Ｖ（Ｎ−１
）の設定方法について述べるが、一般に機構系はステツ
プ状の入力信号に対して慣性をもつため、完全に追従す
ることはできない。

第２図ａにステツブ状の入力信号に対する副走査速度ｖ
（ｔ）の変化を、第２図ｂに副走査位置Ｓ（ｔ）の変化
をそれぞれ示す。

第２図ＡＶｃ｝いて、副走査速度ｖ（ｔ）は、一点鎖線
に示すステツブ状の入力信号に対して、一般に破線に示
すように一次遅れ系の応答となる。

一次遅れ系の時定数をＴとすると、副走査速度の入力信
号がＶｉからＶ（１＋１）に変化したとすると、副走査
速度ｖ（ｔ）は第（５）式で示されるように変化する。
したがつて、副走査位置ｓ（ｔ）は第２図ｂに破線で示
すように第（５）式を積分することにより、第（６）式
で示される。

ただし、ΔＶｉ−Ｖ１−Ｖ（１＋１）である。ここで、
送ジむらの許容値をＡＣ％〕とすると、第（６）式より
第（７）式の条件がでる。

したがつて、機構系の時定数Ｔ１送ジむらの許容値ａが
既知の時、第（１）式により求めた最小副走査速度ＶＮ
を第（７）式に代入することにより、Ｖ（Ｎ−１），Ｖ
（Ｎ−２），・・・・・・，Ｖ２と順次副走査速度を設
定することができる。

また、この時設定された副走査速度Ｖｉが隣）合う副走
査速度、すなわらＶ（１−１）またはＶ（１＋１）に変
化しても、送勺むらは一定値以下に抑えられる。また、
副走査速度ｖ（０が２次遅れ系の応答の場合にも、同様
にＮ個の副走査速度を決定することができる。第３図は
フアクシミリ送信機に｝けるこの発明の一実施例を説明
するための装置のプロツク図で、１は送信原稿、２はロ
ーラ、３はピンチローラ、４は結像レンズ、５は読取素
子、６，７はラインメモリ、８は符号化回路、９はバツ
フアメモリ、１０はモデム、１１はパツフアメモリ蓄積
ビツト数検出回路、１２は副走査制御回路、１３は副走
査用モータである。

次にこの動作を説明する。

送信原稿１はローラ２とピンチローラ３により挟圧され
て、あらかじめ設定された副走査速度で送られ、図示は
しない螢光灯等による光源で走査すべき部分を照射し、
送信原稿１の反射光を結像レンズ４によう縮小し、読取
素子５の光電変換部で受光し画信号を発生する。画信号
はラインメモリ６に一旦蓄積される。ラインメモリ６に
蓄積すべき画信号の読取りとほぼ同時に、すでにライン
メモリ７に蓄積されている画信号は符号化回路８に送ら
れ、符号化された後、バツフアメモリ９に蓄積され、さ
らにモデム１０に送られ一定の伝送速度で、伝送路に送
出される。また、ラインメモリ６と７は１ライン分の副
走査終了後、交互に切替わる。ここで、ライン毎の副走
査速度は、前述したように発生する符号化ビツト数が変
化するため、バツフアメモリ９のオーバーフロー、アン
ダーフローを防止するため符号化ビツト数に対応した副
走査速度で副走査を行う必要がある。

そこで、バツフアメモリ９に基準値Ｍ，，Ｍ２を設け、
前ラインの副走査終了時点でバツフアメモリ蓄積ビツト
数検出回路１１によりバツフアメモリ９の蓄積ビツト数
を検出し、副走査制御回路１２にバツフアメモリ蓄積ビ
ツト数信号を送る。

副走査制御回路１２では第（１）式によ）あらかじめ定
められた副走査速度パターンが記憶されて｝り、バツフ
アメモリ蓄積ビツト数Ｍが、Ｍ１≦Ｍ≦Ｍ２ならば、前
ラインの副走査速度Ｖｉをそのまま維持し、０くＭ＜Ｍ
１ならば、前ラインの副走査速度Ｖ１より一段階速い副
走査速度Ｖ（１−１）を選択し、また、Ｍ２くＭならば
、前ラインの副走査速度Ｖ，よ）一段階遅い副走査速度
Ｖ（１＋１）を選択し、副走査用モータ１３の１駆動制
御を行う。ここで、基準値Ｍｌ，Ｍ２の値は機構系の時
定数、送りむらの許容値、伝送速度等により決定される
。以上のように、バツフアメモリ９の蓄積ビツト数によ
り、副走査速度を前ラインの副走査送度よＶ１一段階遅
くするか、そのまま維持するか、一段階速くするかの副
走査の制御を行い、発生する符号化信号を時間的に平滑
し、伝送路との整合をとることが可能である。な卦、こ
の発明では符号化ビツト数を検出して副走査速度の選択
をするものであり、用いる符号化方式は１次元符号化方
式に限定されるものではなく、２次元符号化方式を用い
てもよい。

また、この発明をフアクシミリ受信機に適用する場合に
は、送信機の場合とは逆にバツフアメモリ蓄積ビツト数
Ｍが、Ｍ１≦Ｍ≦Ｍ２ならば、前ライン副走査速度Ｖ１
をそのまま維持し．．０くＭくＭ１ならば、前ラインの
副走査速度Ｖｉ．Ｊ．Ｖ）一段階遅い副走査速度Ｖ（１
＋１）を選択し、また、Ｍ２〈Ｍならば、前ラインの副
走査速度Ｖ１より一段階速い副走査速度Ｖ（１−１）を
選択するこらによ９、送信機の場合と同様の効果を得る
ことができる。

また、バツフアメモリの容量の大きさによつては副走査
を一時停止させることもあるのは当然である。第４図，
第５図は副走査速度の変化、副走査位置の変化卦よび記
録ドツトの例を示すもので、第４図は速度変化小の場合
、第５図は速度変化大の場合である。

第４図Ａ，第５図ａは副走査速度としてＶ，，Ｖ２，Ｖ
３があらかじめ設定されていることを示す。第４図Ｂ，
第５図ｂは副走査位置を示すもので、第４図Ａ，第５図
ａに対応して卦り、副走査速度の大きいところは勾配が
大きくなつている。第４図Ｃ，第５図ｃは記録ドツトの
例であり、点線が正規のドツトの配列中心を結ぶ線であ
り、符号ａ−Ｅ，ａ′〜ｅ′は第４図Ａ，第５図ａのａ
−Ｅ，ａ′〜ｅ′に対応している。な卦第４図Ｂ，第５
図ｂ中のＬは１ライン分の変位を示す。第４図ａでは副
走査速度がＶ１からＶ２に変化したとき、またはＶ２か
らＶ１に変化したとき、斜線で示すような送りむらε１
が発生する。これが第４図ｂに示す副走査位置上で送り
むらε１′となる。このため記録ドツトは第４図ｃのよ
うになるが、ほとんど送ジむらはないように見える。こ
れに対し、第５図ａのように、副走査速度をＶ１から一
挙にＶ３まで変化させると、送）むらはε２のように大
きくな）、副走査位置も第５図ｂのように大きな送りむ
らεノが生ずる。このため記録ドツトも第５図ｃのよう
になシ、送勺むらが目立つ記録となつてしまう。この発
明では副走査速度の変化を小さくできるため、送勺むら
を小さくすることが可能であり、画質の向上をはかれる
。

以上説明したように、この発明は最大副走査速度を最小
伝送時間に、最小副走査速度を最大伝送時間に対応させ
、さらに、最大副走査速度と最小副走査送度との間を機
構系の追従性を考慮して（Ｎ−１）分割して、計Ｎ個の
副走査速度をあらかじめ設定して卦き、前記Ｎ個の副走
査速度のいずれか１つを順次選択するようにしたので、
送シむらが常に一定値以下で副走査を停止することなく
、滑らかな動作が実現できる。

したがつて、冗長度抑圧符号化技術を用いるフアクシミ
リに卦ける副走査の低騒音化、高速化、高稍度化が可能
となり、さらには送りむらの減少をはかることができ、
画質を向上することができる利点を有するものである。

【図面の簡単な説明】

第１図はこの発明の副走査速度の一般定例を示す図、第
２図はステツプ状の入力信号に対する副走査速度と副走
査位置の変化を示す図、第３図はフアクシミリ送信機に
卦けるこの発明の一実施例を説明するための装置のプロ
ツク図、第４図，第５図は副走査速度の変化、副走査位
置の変化、｝よび記録ドツトの例を示す図である。 図中、１は送信原稿、２はローラ、３はピンチローラ、
４は結像レンズ、５は読取素子、６，７はラインメモリ
、８は符号化回路、９はバツフアメモリ、１０はモデム
、１１はバツノアメモリ蓄積ビツト数検出回路、１２は
副走査制御回銘、１３は副走査用モータである。

Claims (1)

【特許請求の範囲】
1. １ あらかじめ最大副走査速度を１ラインの最小伝送時
   間に、最小副走査速度を１ラインの最大伝送時間に対応
   するように設け、さらに、前記最大副走査速度と最小副
   走査速度との間を（Ｎ−１）分割してＮ個の副走査速度
   を設定しておき、前記Ｎ個の副走査速度のうら、いずれ
   か１つを選択する冗長度抑圧符号化方式を用いるファク
   シミリにおいて、バッファメモリにあらかじめ基準値Ｍ
   ＿１、Ｍ＿２（Ｍ＿１≦Ｍ＿２）を設定し、前記バッフ
   ァメモリの前ライン副走査終了時点での冗長度抑圧符号
   化蓄積ビット数Ｍを前記基準値Ｍ＿１、Ｍ＿２と比較し
   、次ラインの副走査速度の選択を、送信時には、０≦Ｍ
   ＜Ｍ＿１のとき一段階速い副走査速度、Ｍ＿１≦Ｍ≦Ｍ
   ＿２のとき前ラインの副走査速度と同じ速度、Ｍ＿２＜
   Ｍのとき一段階遅い副走査速度、受信時には、０≦Ｍ＜
   Ｍ＿１のとき一段階遅い副走査速度、Ｍ＿１≦Ｍ＜Ｍ＿
   ２のとき前ラインの副走査速度、Ｍ＿２＜Ｍのとき一段
   階速い副走査速度のそれぞれ３通りに制限することを特
   徴とするファクシミリの副走査方法。