JPS5919488A - Ｖｔｒ編集制御方式 - Google Patents
Ｖｔｒ編集制御方式Info
- Publication number
- JPS5919488A JPS5919488A JP57128456A JP12845682A JPS5919488A JP S5919488 A JPS5919488 A JP S5919488A JP 57128456 A JP57128456 A JP 57128456A JP 12845682 A JP12845682 A JP 12845682A JP S5919488 A JPS5919488 A JP S5919488A
- Authority
- JP
- Japan
- Prior art keywords
- vtr
- image
- recorded
- image memory
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/002—Programmed access in sequence to a plurality of record carriers or indexed parts, e.g. tracks, thereof, e.g. for editing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/02—Editing, e.g. varying the order of information signals recorded on, or reproduced from, record carriers
- G11B27/022—Electronic editing of analogue information signals, e.g. audio or video signals
- G11B27/024—Electronic editing of analogue information signals, e.g. audio or video signals on tapes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/02—Editing, e.g. varying the order of information signals recorded on, or reproduced from, record carriers
- G11B27/022—Electronic editing of analogue information signals, e.g. audio or video signals
- G11B27/028—Electronic editing of analogue information signals, e.g. audio or video signals with computer assistance
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/90—Tape-like record carriers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- General Engineering & Computer Science (AREA)
- Management Or Editing Of Information On Record Carriers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、ＶＴＲ編集制御方式、特に、宵、子計Ｘ機か
らのライト命令により第１ＶＴＲの動画の１フレームお
よび第２ｙ’ｒｔ’ｔの動画の１フレームをＶＴＲテー
プのタイマー用クロックツ（ルスを利用して各々静止画
として釘・画し、合成させた内容を第３ＶＴＲへ録画再
生さ→するＶ ’ｒ Ｒ，編集制御方式に関する〇 〔従来技術〕 従来のＶ Ｔ Ｒ，編集の制御方式は、電子計算機のラ
イト命令のみによってＶ’Ｔ’Ｒ画像メモリにＷｅ込み
たいフレームの指定を行っていた。
らのライト命令により第１ＶＴＲの動画の１フレームお
よび第２ｙ’ｒｔ’ｔの動画の１フレームをＶＴＲテー
プのタイマー用クロックツ（ルスを利用して各々静止画
として釘・画し、合成させた内容を第３ＶＴＲへ録画再
生さ→するＶ ’ｒ Ｒ，編集制御方式に関する〇 〔従来技術〕 従来のＶ Ｔ Ｒ，編集の制御方式は、電子計算機のラ
イト命令のみによってＶ’Ｔ’Ｒ画像メモリにＷｅ込み
たいフレームの指定を行っていた。
第１図は従来の一例を示すブロック図である。
第１図において、１はＶＴＲ画像処理装置、２１１子ｔ
ｔＸ機（ＣＰ Ｕ ）、３は第１Ｖ’ｒＲ，４Ｇ！第２
ＶＴＲ，，５は１１３Ｖ’ｌ”Ｒ，６，７はＮＴＳＣエ
ンコーダ、９．１０はタイムベースコレクタ、１１はＶ
’１” Ｒモニタ切換スイッチ、１２はＶＴＲモニタ
、１００＆ｉＮ’ｒＳＣ同期信号発生器、１０１はＶＴ
）Ｌ画像メモＩＪ、１０２はＶＴＲ画像メモリ 、１０
３は演算メモリ、１０４はＣＰＵインターフェース制御
部、１０５，１０６はＡ ／ Ｄコンバータ、１０７は
出力マルチプレクサ、１０８はＤ／Ａコンバータである
。
ｔＸ機（ＣＰ Ｕ ）、３は第１Ｖ’ｒＲ，４Ｇ！第２
ＶＴＲ，，５は１１３Ｖ’ｌ”Ｒ，６，７はＮＴＳＣエ
ンコーダ、９．１０はタイムベースコレクタ、１１はＶ
’１” Ｒモニタ切換スイッチ、１２はＶＴＲモニタ
、１００＆ｉＮ’ｒＳＣ同期信号発生器、１０１はＶＴ
）Ｌ画像メモＩＪ、１０２はＶＴＲ画像メモリ 、１０
３は演算メモリ、１０４はＣＰＵインターフェース制御
部、１０５，１０６はＡ ／ Ｄコンバータ、１０７は
出力マルチプレクサ、１０８はＤ／Ａコンバータである
。
この第１図に示すＶＴＲＴｈ集制Ｔｈ式は、ＶＴＲ画像
処理装置１と第１ＶＴＲ３と第１ＶＴＲ用のタイムベー
スコレクタ９および第２ＶＴＲ４と第２ＶＴＲ用のタイ
ムベースコレクタ１０か同一基準同期信号（ＮＴＳＣ）
により動作することにより、電子計算機２からｖＴＦＬ
ライト命令か出されると、第１ＶＴＲ３の映像信号は同
期がとられさ なからＶＴＲ画像メモリ１０１または第２Ｖ’１ｌ（４
の映像信号は同期がとられながらＶＴＲ画像メモリ１０
２に各々書き込み記憶される。
処理装置１と第１ＶＴＲ３と第１ＶＴＲ用のタイムベー
スコレクタ９および第２ＶＴＲ４と第２ＶＴＲ用のタイ
ムベースコレクタ１０か同一基準同期信号（ＮＴＳＣ）
により動作することにより、電子計算機２からｖＴＦＬ
ライト命令か出されると、第１ＶＴＲ３の映像信号は同
期がとられさ なからＶＴＲ画像メモリ１０１または第２Ｖ’１ｌ（４
の映像信号は同期がとられながらＶＴＲ画像メモリ１０
２に各々書き込み記憶される。
しかし、前述の従来のＶＴＲ編集制御方式では第１ＶＴ
Ｒの映像信号のどの位置を、また、第２ＶＴＲの映像信
号のどの位置を記録するかは電子計′ｉ！Ｉ−機２から
のＶ ’ｒ ｌ（ライト命令に依るのみで期待する映像
を記録することができないという欠点があった。
Ｒの映像信号のどの位置を、また、第２ＶＴＲの映像信
号のどの位置を記録するかは電子計′ｉ！Ｉ−機２から
のＶ ’ｒ ｌ（ライト命令に依るのみで期待する映像
を記録することができないという欠点があった。
本発明の目的は上記の欠点を除去するためになされたも
ので前記電子計算機からの命令により第１Ｖ’ｌ″Ｒと
第２ＶＴＲの動画の１フレームを静止画として、各々第
１ＶＴＲ画像メモリと第２ＶＴＲ画像メモリにとり込む
際ＶＴＲテープのタイマー用クロックパルスを利用し、
これらの第１および第２ＶＴＲ画像メモリに書き込まれ
た画像に対し重Ｊ２合せ、はめ込み等の合成を行ない出
来上かった画像を第３ＶＴＲへ録画再生させることによ
り、ＶＴＲ編集の制御において、正確にＶＴＲの静止映
像をＶＴＲ画像メモリに誓き込むことができるＶＴＲ＠
集制御方式を提供することにある。
ので前記電子計算機からの命令により第１Ｖ’ｌ″Ｒと
第２ＶＴＲの動画の１フレームを静止画として、各々第
１ＶＴＲ画像メモリと第２ＶＴＲ画像メモリにとり込む
際ＶＴＲテープのタイマー用クロックパルスを利用し、
これらの第１および第２ＶＴＲ画像メモリに書き込まれ
た画像に対し重Ｊ２合せ、はめ込み等の合成を行ない出
来上かった画像を第３ＶＴＲへ録画再生させることによ
り、ＶＴＲ編集の制御において、正確にＶＴＲの静止映
像をＶＴＲ画像メモリに誓き込むことができるＶＴＲ＠
集制御方式を提供することにある。
本発明のＶＴＲｍＴＲｍ実制御方式１Ｖ’ｌ’几、第２
ＶＴＲおよび第３ Ｖ Ｔ’ Ｒ１［サ−［：Ｖ ’Ｉ
’ Ｒ画像処理装置と電子計算機を使ってＶＴＲ録画再
５− 生させる方式にお（・て、前記第１ＶＴＲおよび第２Ｖ
ＴＲＫＮＴ８０同期信号を供給させるＮＴＳＣ同助信号
発生器と、第１ＶＴＲに録画されている映像を１フレー
ム（コマ）記憶させる第１ Ｖ Ｔ Ｒ。
ＶＴＲおよび第３ Ｖ Ｔ’ Ｒ１［サ−［：Ｖ ’Ｉ
’ Ｒ画像処理装置と電子計算機を使ってＶＴＲ録画再
５− 生させる方式にお（・て、前記第１ＶＴＲおよび第２Ｖ
ＴＲＫＮＴ８０同期信号を供給させるＮＴＳＣ同助信号
発生器と、第１ＶＴＲに録画されている映像を１フレー
ム（コマ）記憶させる第１ Ｖ Ｔ Ｒ。
画像メモリと、第２ Ｖ Ｔ Ｒに録画されている映像
を１フレ一ム録画させる第２ＶＴＲ画像メモリと第１お
よび第２ＶＴＲ画像メモリに録画した各々の録画データ
を合成するための演算メモリと、前記電子計算機からの
命令により前記第１ＶＴＩ（、に録画されている映像を
前記第１■Ｔ几画像メモリに前記第２ＶＴＲに録画した
映像を前記第２ＶＴＲ画像メモリに録画させ次に前記第
１および第２ＶＴＲ画像メモリのそれぞれに記録した映
像を合成した結果を前記第３ＶＴＲに録画させることの
できるＣＰＵインターフェース制御部と、前記電子計算
機からの命令を受けたＣＰＵインターフェース制御部に
より前記第１ＶＴＲおよび第２Ｖ’ｌ’Ｒに録画されて
いる映像を前記第１および第２■Ｔ几画像メモリに記憶
させ 次に合成した内容を前記第３ＶＴＲへ録画再生さ
せるに際し前記第１６− ＶＴＲと前記第２ＶＴＲのＶＴＲテープのコントロール
チャンネルのタイマー用クロックパルスをＶＴＲ画像処
理装置でカウントしてカウント値を出力するためクロッ
クパルス読取処理部と、前記ＶＴＲ画像処理装置に設け
られた前記カウント値と前記電子計算機からの命令によ
る指定値とを比較し 比較値が一致した時に前記第１お
よび第２ＶＴＲ画像メモリに書き込みたいフレームの書
き込みを行わせ前記タイマー用クロックパルスを用いて
正確に前記第１および第２ＶＴＲに録画されている映像
な前記第１および第２ＶＴＲ画像メモリに書き込まぜる
ための比較部とを含んで構成される。
を１フレ一ム録画させる第２ＶＴＲ画像メモリと第１お
よび第２ＶＴＲ画像メモリに録画した各々の録画データ
を合成するための演算メモリと、前記電子計算機からの
命令により前記第１ＶＴＩ（、に録画されている映像を
前記第１■Ｔ几画像メモリに前記第２ＶＴＲに録画した
映像を前記第２ＶＴＲ画像メモリに録画させ次に前記第
１および第２ＶＴＲ画像メモリのそれぞれに記録した映
像を合成した結果を前記第３ＶＴＲに録画させることの
できるＣＰＵインターフェース制御部と、前記電子計算
機からの命令を受けたＣＰＵインターフェース制御部に
より前記第１ＶＴＲおよび第２Ｖ’ｌ’Ｒに録画されて
いる映像を前記第１および第２■Ｔ几画像メモリに記憶
させ 次に合成した内容を前記第３ＶＴＲへ録画再生さ
せるに際し前記第１６− ＶＴＲと前記第２ＶＴＲのＶＴＲテープのコントロール
チャンネルのタイマー用クロックパルスをＶＴＲ画像処
理装置でカウントしてカウント値を出力するためクロッ
クパルス読取処理部と、前記ＶＴＲ画像処理装置に設け
られた前記カウント値と前記電子計算機からの命令によ
る指定値とを比較し 比較値が一致した時に前記第１お
よび第２ＶＴＲ画像メモリに書き込みたいフレームの書
き込みを行わせ前記タイマー用クロックパルスを用いて
正確に前記第１および第２ＶＴＲに録画されている映像
な前記第１および第２ＶＴＲ画像メモリに書き込まぜる
ための比較部とを含んで構成される。
すなわち、本発明のＶＴＲ編集制御方式は、第１ＶＴＲ
および第２ Ｖ ’Ｉ” １１．にＮＴ８Ｃ同期信号を
供給させるＮＴＳＣ同期信号発生器と、第１ＶＴＲの映
像を１フレ一ム録画させる第１Ｖ’ｌＲ画像メモリと第
２ＶＴＲの映像を１フレ一ム録画させる第２ＶＴＲ画像
メモリと、第１および第２ＶＴＲ画像メモリの各々の録
画データを合成するためのライト命令を受けたＣＰＵイ
ンターフェース部により第１ＶＴＲの映像を第１ＶＴＲ
画像メモリに第２ＶＴＲの映像を第２■Ｔｌ’を画像メ
モリに録画させ 次に第１および第２ＶＴＲ画像メモリ
の各々の内容を合成した結果を第３ＶＴＲＫ録画させる
際にＶＴＲテープのコントロールチャンネルに賽き込ん
であるタイマー用クロックパルスな読による指定値とを
比較照合する比較部をＶ’ｌＪＬ両像処理装置内に設け
、比較値が一致した時にＶＴＲ画像メモリに書き込みた
いフレームを省、き込む方式をとることにより、正確に
ＶＴＲの静止映像がＶＴＲ画像メモリに書き込まれるこ
とを可能として構成される。
および第２ Ｖ ’Ｉ” １１．にＮＴ８Ｃ同期信号を
供給させるＮＴＳＣ同期信号発生器と、第１ＶＴＲの映
像を１フレ一ム録画させる第１Ｖ’ｌＲ画像メモリと第
２ＶＴＲの映像を１フレ一ム録画させる第２ＶＴＲ画像
メモリと、第１および第２ＶＴＲ画像メモリの各々の録
画データを合成するためのライト命令を受けたＣＰＵイ
ンターフェース部により第１ＶＴＲの映像を第１ＶＴＲ
画像メモリに第２ＶＴＲの映像を第２■Ｔｌ’を画像メ
モリに録画させ 次に第１および第２ＶＴＲ画像メモリ
の各々の内容を合成した結果を第３ＶＴＲＫ録画させる
際にＶＴＲテープのコントロールチャンネルに賽き込ん
であるタイマー用クロックパルスな読による指定値とを
比較照合する比較部をＶ’ｌＪＬ両像処理装置内に設け
、比較値が一致した時にＶＴＲ画像メモリに書き込みた
いフレームを省、き込む方式をとることにより、正確に
ＶＴＲの静止映像がＶＴＲ画像メモリに書き込まれるこ
とを可能として構成される。
次に、本発明の実施例について、図面を参照して説明す
る。
る。
第２図は、本発明の一実施例を示すブロック図で−ある
。
。
２０はＶＴＲ画像処理装置、２１は電子計算機、２２は
ｇｌＶＴＲ，２３は１２ＶＴＲ，２４は、第３ＶＴＲ，
２５，２６はＮＴ８Ｃデコーダ、２７はＮＴＳＣエンコ
ーダ、２８．２９はタイムペースコレクタ、３０はＶＴ
Ｒモニタ切換スイッチ、３１＆１ＶＴＲ−ｒ＝＝夕、１
１０はＮ’ｒＳＣ同期信号発生器、１１ ＮｔＶ’ｒ
Ｒｔｔｉｉ像メ−’ｃす、 １１２％’ｉ、ＶＴＲ画像
メモリ、１１３は演算メモリ、１１４０ＰＵインタフ工
イス制御部、１１５，１１６はＡ／Ｄコンバータ、１１
７，１１８はクロックパルス読取処理部、１１９は比較
部、１２０は出力マルチプレクサ、１２１はＤ／Ａコン
バータである。第１■Ｔ几２２と、第１Ｖ’ｒＲ２２か
ら出される映像信号に対しＶＴＲ画像処理装置２０の中
の基準同期信号を使って同期をとりなおす目的で使用さ
れるタイムベースコレクタ２８には、ＮＴ８Ｃ同期信号
発生器１１０から基準同期信号が供給されている。第２
ＶＴＲ２３及びタイムペースコレ ９− フタ２９には同様Ｎ Ｔ ８ Ｃ同期信号発生器１１０
から基準同期信号が供給されている。また、ＶＴＲ画像
処理装置２０がら出力されるＲ（赤）、Ｇ（緑）、Ｂ（
青）の各色相信号をＮ’ｒ８Ｃ映像信号に変換するｔ−
め使用されるＮＴＳＣエンコーダ２７にもＮＴ８Ｃ同助
信号発生器１１０から基準同期信号が供給されている。
ｇｌＶＴＲ，２３は１２ＶＴＲ，２４は、第３ＶＴＲ，
２５，２６はＮＴ８Ｃデコーダ、２７はＮＴＳＣエンコ
ーダ、２８．２９はタイムペースコレクタ、３０はＶＴ
Ｒモニタ切換スイッチ、３１＆１ＶＴＲ−ｒ＝＝夕、１
１０はＮ’ｒＳＣ同期信号発生器、１１ ＮｔＶ’ｒ
Ｒｔｔｉｉ像メ−’ｃす、 １１２％’ｉ、ＶＴＲ画像
メモリ、１１３は演算メモリ、１１４０ＰＵインタフ工
イス制御部、１１５，１１６はＡ／Ｄコンバータ、１１
７，１１８はクロックパルス読取処理部、１１９は比較
部、１２０は出力マルチプレクサ、１２１はＤ／Ａコン
バータである。第１■Ｔ几２２と、第１Ｖ’ｒＲ２２か
ら出される映像信号に対しＶＴＲ画像処理装置２０の中
の基準同期信号を使って同期をとりなおす目的で使用さ
れるタイムベースコレクタ２８には、ＮＴ８Ｃ同期信号
発生器１１０から基準同期信号が供給されている。第２
ＶＴＲ２３及びタイムペースコレ ９− フタ２９には同様Ｎ Ｔ ８ Ｃ同期信号発生器１１０
から基準同期信号が供給されている。また、ＶＴＲ画像
処理装置２０がら出力されるＲ（赤）、Ｇ（緑）、Ｂ（
青）の各色相信号をＮ’ｒ８Ｃ映像信号に変換するｔ−
め使用されるＮＴＳＣエンコーダ２７にもＮＴ８Ｃ同助
信号発生器１１０から基準同期信号が供給されている。
ＶＴＲ画像処理装置２０と第１ ＶＴＲ２２とそのタイ
ムベースコレクタ２８および第２ＶＴＲ２３とそのタイ
ムベースコレクタ２９か同一基準同期信号により動作す
ることによりＣＰＵインターフェース制御部１１４から
命令される各ＶＴＲに対するＶ ’ｒ Ｒ，ライト動作
で第１ＶＴＲ２２の映像信号は、同期がとられながらＶ
ＴＲ画像メモリ１１１に、又第２ＶＴＲ２３の映像信号
は同期がとられながらＶＴＲ画像に対するＶＴＲライト
命令が出され、この命令をＣＰＵインターフェース制御
部１１４が実行するわけである。
ムベースコレクタ２８および第２ＶＴＲ２３とそのタイ
ムベースコレクタ２９か同一基準同期信号により動作す
ることによりＣＰＵインターフェース制御部１１４から
命令される各ＶＴＲに対するＶ ’ｒ Ｒ，ライト動作
で第１ＶＴＲ２２の映像信号は、同期がとられながらＶ
ＴＲ画像メモリ１１１に、又第２ＶＴＲ２３の映像信号
は同期がとられながらＶＴＲ画像に対するＶＴＲライト
命令が出され、この命令をＣＰＵインターフェース制御
部１１４が実行するわけである。
−１０−
ここで、ＶＴＲ画像メモリ１１１に誉き込まれる第１ｖ
１１几２２の映像信号は、ＮＴＳＣデコーダ２５により
ＮＴ８Ｃ信号から、Ｒ（赤）、ｑ（緑）Ｂ（青）の各色
相信号になりさらにＡ／Ｄコンバータ１１５をへてＶ
Ｔ Ｒ，画像メモリ１１】に簀き込むことのできるデー
タとｉｒる。第１ＶＴＲ２２の１フレームの映像信号の
データ量は、との映像信号がＮＴＳＣ信号であることか
ら有効走査線数４８０本で１走査線当りの画素数５１２
となり、１画素あたり８ビツトのＲＧ Ｂの各色相信号
で表わされることがらＲＱＢ各色相毎に５１２Ｘ４８０
Ｘ８ピツ）・となる。このためＶＴＲ画像メモリ１１１
の容量はＲＧＢ各色相を合せると、５１２Ｘ４８０Ｘ８
×３ビツトとなる。
１１几２２の映像信号は、ＮＴＳＣデコーダ２５により
ＮＴ８Ｃ信号から、Ｒ（赤）、ｑ（緑）Ｂ（青）の各色
相信号になりさらにＡ／Ｄコンバータ１１５をへてＶ
Ｔ Ｒ，画像メモリ１１】に簀き込むことのできるデー
タとｉｒる。第１ＶＴＲ２２の１フレームの映像信号の
データ量は、との映像信号がＮＴＳＣ信号であることか
ら有効走査線数４８０本で１走査線当りの画素数５１２
となり、１画素あたり８ビツトのＲＧ Ｂの各色相信号
で表わされることがらＲＱＢ各色相毎に５１２Ｘ４８０
Ｘ８ピツ）・となる。このためＶＴＲ画像メモリ１１１
の容量はＲＧＢ各色相を合せると、５１２Ｘ４８０Ｘ８
×３ビツトとなる。
また、ＶＴＲ，画像メモリ】１２に書き込まれる第２
Ｖ Ｔ Ｒ，２３の映像信号は同様にＮＴ８Ｃデコーダ
２６とＡ／Ｄコンバータ１１６をへて、書き込むことの
できるデータとなる。ＶＴＲ画像メモ＋７１１２の容量
はＶ’ｌＪＬ画像メモリ１１２の容量はＶＴＲ画像メモ
リ１１２の容量に等しい。
Ｖ Ｔ Ｒ，２３の映像信号は同様にＮＴ８Ｃデコーダ
２６とＡ／Ｄコンバータ１１６をへて、書き込むことの
できるデータとなる。ＶＴＲ画像メモ＋７１１２の容量
はＶ’ｌＪＬ画像メモリ１１２の容量はＶＴＲ画像メモ
リ１１２の容量に等しい。
ここで、第１ＶＴＲ２２または第２Ｖ’ｒ）＋２３の各
々のＶＴＲテープのコントロールチャンネルにあらかじ
め億、き込んであるタイマー用クロックパルスを使って
これをＶＴＲ画像処理装曲２０１１１１のクロックパル
ス読取処理部１１７および１１８でカウントし、比較部
１１９にてあらかじめ、比較部１１９に設定さ＋４てい
るＣ Ｐ ’Ｕ ２１かも指令されている第１Ｖ’ｌ’
Ｆｌ、２２または第２ Ｖ ｉ’ Ｒ２３の録画したい
フレームのカウント面と比較する方式をとることにより
、比較一致がとわたフレームのみを、第１ ＶＴＲ２２
への映浮°に対してはＶＴ市工 Ｒ画像メモＩＪ １１１または第２ＶＴＲ２３の映像に
対しては Ｖ ’１” Ｒ，１傳・メモリ１１２に各々
書き込むことが可能になる。このことにより精度の高い
書き込みが可能となる。
々のＶＴＲテープのコントロールチャンネルにあらかじ
め億、き込んであるタイマー用クロックパルスを使って
これをＶＴＲ画像処理装曲２０１１１１のクロックパル
ス読取処理部１１７および１１８でカウントし、比較部
１１９にてあらかじめ、比較部１１９に設定さ＋４てい
るＣ Ｐ ’Ｕ ２１かも指令されている第１Ｖ’ｌ’
Ｆｌ、２２または第２ Ｖ ｉ’ Ｒ２３の録画したい
フレームのカウント面と比較する方式をとることにより
、比較一致がとわたフレームのみを、第１ ＶＴＲ２２
への映浮°に対してはＶＴ市工 Ｒ画像メモＩＪ １１１または第２ＶＴＲ２３の映像に
対しては Ｖ ’１” Ｒ，１傳・メモリ１１２に各々
書き込むことが可能になる。このことにより精度の高い
書き込みが可能となる。
各ＶＴＲに対する曹き込みクロックを孔定したＶＴＲ，
ライト命令により抛定クロックの１フレームの映像信号
かＲＱ Ｂの各色相伯″号に分水′され、ＶＴＲ画像メ
モ１月１１．１１２に書き込まれる。従って令を出すこ
とによりＶＴＩＬ画像メモリ１１１と、Ｖ Ｔ ＩＬ
ｉ＋ｂｉ像メモリ１１２には一定周期毎に第１Ｖ′ｒ几
２２オ、）［第２Ｖ’ｒｌｌ、２ａの映像が１フレーム
の静止画像として−き込まれる。
ライト命令により抛定クロックの１フレームの映像信号
かＲＱ Ｂの各色相伯″号に分水′され、ＶＴＲ画像メ
モ１月１１．１１２に書き込まれる。従って令を出すこ
とによりＶＴＩＬ画像メモリ１１１と、Ｖ Ｔ ＩＬ
ｉ＋ｂｉ像メモリ１１２には一定周期毎に第１Ｖ′ｒ几
２２オ、）［第２Ｖ’ｒｌｌ、２ａの映像が１フレーム
の静止画像として−き込まれる。
次に、ＶＴＲ画像メモリ１１１とＶＴＲ画像メモリ１１
２に省き込まれた第１ＶＴ几２２と第２ＶＴＲ２３の１
フレ一ム分のＲＯＢ各色相データは、演算メモリ１１３
に各走査線順に１画素分の２１から出される演算命令を
ＣＰＵインターフェース制御部１１４を介して受けとり
その演算を実行し、その結果を再び指定されたＶＴＲ画
像メモＩＪＩＩＩ、１１２に書き込む操作を各走査線数
あたり５１２画累１の５１２回くり返し、続いて有効走
査線の４８０本分の演算をくり返すことで、ＶＴＲ画像
の合成が可能となる。
２に省き込まれた第１ＶＴ几２２と第２ＶＴＲ２３の１
フレ一ム分のＲＯＢ各色相データは、演算メモリ１１３
に各走査線順に１画素分の２１から出される演算命令を
ＣＰＵインターフェース制御部１１４を介して受けとり
その演算を実行し、その結果を再び指定されたＶＴＲ画
像メモＩＪＩＩＩ、１１２に書き込む操作を各走査線数
あたり５１２画累１の５１２回くり返し、続いて有効走
査線の４８０本分の演算をくり返すことで、ＶＴＲ画像
の合成が可能となる。
１３−
ＡＮＤ、ＯＲ，ＥＸ−０八ＬＯＷＥＲ，ＧＲＢＡ’ｌ’
ＥＲ，ＥＱＵＡＬ等の演算が用意されていることはいう
までもない。
ＥＲ，ＥＱＵＡＬ等の演算が用意されていることはいう
までもない。
ここで具体的なＶＴＲ画像の合成の例を第３図を使って
説明する。
説明する。
第３図（ａ）、 （ｂｌはそれぞれ重ね合せと、はめ込
みの合成例を示す合成図である。
みの合成例を示す合成図である。
重ね合せの合成では第３図（ａ）に示すようにＶＴＲ画
像メモリ１１１とＶＴＲ画像メモリ１１２のデータをＯ
Ｒ演算する方法で得られる。
像メモリ１１１とＶＴＲ画像メモリ１１２のデータをＯ
Ｒ演算する方法で得られる。
また、はめ込みの合成では第３図（ｂｌに示すようにＶ
ＴＲ画像メモリ１１１とＶＴＲ画像メモリ１１２のデー
タをＡＮＤとＯＲ演算を組合せる方法で得られる。
ＴＲ画像メモリ１１１とＶＴＲ画像メモリ１１２のデー
タをＡＮＤとＯＲ演算を組合せる方法で得られる。
像メモＩＪ １１１または、ＶＴＲ画像メモリ１１２に
書き込まれる。
書き込まれる。
この１フレ一ム分のＲＧＢ各色相データはＶＴＲ画像メ
モリ１１２またはＶＴＲ画像メモリ１１２−１４− のいずれ のデータを出力するかを切り換える出力マル
チプレクサ１２０を経て、Ｄ／Ａコンバータ１２１及び
ＮＴＳＣエンコーダ２７を通されてＮＴＳＣ映像信号に
なる。この映像信号は直ちに第３ＶＴＲ２４に録画され
ることになる。
モリ１１２またはＶＴＲ画像メモリ１１２−１４− のいずれ のデータを出力するかを切り換える出力マル
チプレクサ１２０を経て、Ｄ／Ａコンバータ１２１及び
ＮＴＳＣエンコーダ２７を通されてＮＴＳＣ映像信号に
なる。この映像信号は直ちに第３ＶＴＲ２４に録画され
ることになる。
この場合、第３ＶＴＲ２４は単にＶ’Ｉ’Ｒ１１ｉｉＩ
ｉ像処理装置２０から送られてきた映像信号を録画する
目的で使用されるので第３ＶＴ几２４の同期信号はＮＴ
ＳＣ同助信号発生器１１０から供給する必要がなく、第
３ＶＴｌｔ２５自身の内部同期信号で動作可能どなる。
ｉ像処理装置２０から送られてきた映像信号を録画する
目的で使用されるので第３ＶＴ几２４の同期信号はＮＴ
ＳＣ同助信号発生器１１０から供給する必要がなく、第
３ＶＴｌｔ２５自身の内部同期信号で動作可能どなる。
このことにより第３ＶＴＲ２４はＶＩＩＳ方式または１
、β（ベータ）方式のいずれのクロックを指定しｔこＶ
ｉ’ Ｉｔライト命令およびメモリ演算命令を受けた
Ｃ Ｐ Ｕインターフェース制御部１１４により、第１
ＶＴＩＬ２２と第２ ＶＴＲ２３の指定クロックの１フ
レームの映像をＶＴＲ，画像メモリ １１１およびＶＴ
Ｒ画像メモリ １１２に正確に録画させ次に合成しその
合成画像を第３Ｖ’ｌ’Ｆ１．２４へ録画再生させるこ
とが可能となる。
、β（ベータ）方式のいずれのクロックを指定しｔこＶ
ｉ’ Ｉｔライト命令およびメモリ演算命令を受けた
Ｃ Ｐ Ｕインターフェース制御部１１４により、第１
ＶＴＩＬ２２と第２ ＶＴＲ２３の指定クロックの１フ
レームの映像をＶＴＲ，画像メモリ １１１およびＶＴ
Ｒ画像メモリ １１２に正確に録画させ次に合成しその
合成画像を第３Ｖ’ｌ’Ｆ１．２４へ録画再生させるこ
とが可能となる。
Ｖ Ｔ Ｒ，モニタ切換スイッチ３０は第１Ｖ’ｒＲ２
２゜第２ Ｖ ’１’ Ｒ２３、第３Ｖ’ｌ”Ｒ２４の
映像をＶＴＲモニタ３１にモニタするときに使用される
切換スイッチである。
２゜第２ Ｖ ’１’ Ｒ２３、第３Ｖ’ｌ”Ｒ２４の
映像をＶＴＲモニタ３１にモニタするときに使用される
切換スイッチである。
本発明のＶＴＲ編集制御方式は電子計算機を使用した方
式で静止画像を対象として、高精度のＶＴＲ画像の合成
及び編集が可能となりＶＴＲ７ｉ！ｉｉ像の画像処理技
術の向上に大いに貢献するという効果かある。
式で静止画像を対象として、高精度のＶＴＲ画像の合成
及び編集が可能となりＶＴＲ７ｉ！ｉｉ像の画像処理技
術の向上に大いに貢献するという効果かある。
第１図は従来の一例を示すブロック図、第２図は本発明
の一実施例を示すブロック図、第３図（ａ）。 （ｂｌはそれぞれ第２図に示す実施例を用いて合成した
ＶＴＲ画像の合成例を示す合成図である。 １・・・・・・ＶＴＲ画像処理装置、２・・・・・・電
子計算機、３・・・・・・第１ＶＴＩ（、，４・・・・
・第２ＶＴＲ，５・・・・・・第３ＶＴＲ，，６，７・
・・・・・ＮＴＳＣデコーダ、８・・・・・・ＮＴ８Ｃ
エンコーダ、９．１０・・・・・・タイムベースコレク
タ、１１・・・・・・ＶＴＲモニタ切換スイッチ、１２
・・・・・・ＶＴＲモニタ、２０・・・・・・ＶＴＲ画
像処理装置、２１・・・・・・電子計算機、２２・・・
・・・第１ＶＴｌ’ｔ１２３・・・・・・第２ＶＴＲ，
２４・・・・・・第３ Ｖ’ｒ Ｌ ２５゜２６・・・
・・・ＮＴＳＣデコーダ、２７・・・・・・ＮＴ８Ｃエ
ンコーダ、２８，２９・・・・・・タイムベースコレク
タ、３０・・・・・・ＶＴＲモニタ切換スイッチ、３１
・・・・・・■ＴＦＬモニタ、１００・・・・・・Ｎ’
ｌ’ＳＣ同期信号発生器、１０１・・・・・・ＶＴＲ画
像メモリ、１０２・・・・・・ＶＴＲ画像メモリ、１０
３・・・・・・演算メモリ、１０４・・・・・・ＣＰ
ｔＪインターフェイス制御部、１０５，１０６・・・Ａ
／Ｄコンバータ、１０７・・・・・・出力マルチプレク
サ、１０８・・・・・・Ｄ／Ａコンバータ、１１０・・
・・・・Ｎ’ｆ’８同期信号発生器、１１１・・・・・
・ＶＴＲ画像メモリ、１１２・・・・・・Ｖ ’ｌ’
Ｒ画像メモＩＪ、１１３・・・・・・演算メモＩＪ、１
１４・・・・・・ＣＰＵインターフェイス制御部、１１
５．１１６・・・・・・Ａ／Ｄコンバータ、１１７，１
１８・・・・・・クロックパルスｖｔ１取処理部、１１
９・・・・・・比較部、１２０・・・・・・出力マルチ
プレクサ、１２１・・・・・・Ｄ／Ａコンバータ。 代
理人 弁理士 内 原 晋（企） 第３図 ＝５０２−
の一実施例を示すブロック図、第３図（ａ）。 （ｂｌはそれぞれ第２図に示す実施例を用いて合成した
ＶＴＲ画像の合成例を示す合成図である。 １・・・・・・ＶＴＲ画像処理装置、２・・・・・・電
子計算機、３・・・・・・第１ＶＴＩ（、，４・・・・
・第２ＶＴＲ，５・・・・・・第３ＶＴＲ，，６，７・
・・・・・ＮＴＳＣデコーダ、８・・・・・・ＮＴ８Ｃ
エンコーダ、９．１０・・・・・・タイムベースコレク
タ、１１・・・・・・ＶＴＲモニタ切換スイッチ、１２
・・・・・・ＶＴＲモニタ、２０・・・・・・ＶＴＲ画
像処理装置、２１・・・・・・電子計算機、２２・・・
・・・第１ＶＴｌ’ｔ１２３・・・・・・第２ＶＴＲ，
２４・・・・・・第３ Ｖ’ｒ Ｌ ２５゜２６・・・
・・・ＮＴＳＣデコーダ、２７・・・・・・ＮＴ８Ｃエ
ンコーダ、２８，２９・・・・・・タイムベースコレク
タ、３０・・・・・・ＶＴＲモニタ切換スイッチ、３１
・・・・・・■ＴＦＬモニタ、１００・・・・・・Ｎ’
ｌ’ＳＣ同期信号発生器、１０１・・・・・・ＶＴＲ画
像メモリ、１０２・・・・・・ＶＴＲ画像メモリ、１０
３・・・・・・演算メモリ、１０４・・・・・・ＣＰ
ｔＪインターフェイス制御部、１０５，１０６・・・Ａ
／Ｄコンバータ、１０７・・・・・・出力マルチプレク
サ、１０８・・・・・・Ｄ／Ａコンバータ、１１０・・
・・・・Ｎ’ｆ’８同期信号発生器、１１１・・・・・
・ＶＴＲ画像メモリ、１１２・・・・・・Ｖ ’ｌ’
Ｒ画像メモＩＪ、１１３・・・・・・演算メモＩＪ、１
１４・・・・・・ＣＰＵインターフェイス制御部、１１
５．１１６・・・・・・Ａ／Ｄコンバータ、１１７，１
１８・・・・・・クロックパルスｖｔ１取処理部、１１
９・・・・・・比較部、１２０・・・・・・出力マルチ
プレクサ、１２１・・・・・・Ｄ／Ａコンバータ。 代
理人 弁理士 内 原 晋（企） 第３図 ＝５０２−
Claims (1)
- 第１ｖＴ几、＠２ＶＴＲ：ｌ：び１ｉＥ３Ｖ’ｌ１１．
を接続させたＶＴＲ画像処理装置と電子計算機（ＣＰＵ
）を使ってＶＴＲ録画再生させる方式において、前記第
１ＶＴＲおよび第２Ｖ’ｒ几にＮＴＳＣ同期信号を供給
させるＮ’ｒＳＣ同期信号発生器と、第１ＶＴＲに録画
されている映像を１フレーム（コマ）記憶させる第１■
Ｔ几画像メモリと、第２ＶＴｆＬに録画されている映像
を１フレ一ム録画させる第２ＶＴＲ画像メモリと、第１
および第２ＶＴＲ画像メモリに録画した各々の録画デー
タを合成するための演算メモリと、前記電子計算機から
の命令により前記第１７’ｒａに録画されている映像を
前記第１ＶＴＲ画像メモリに前記第２ＶＴ４ｔに録画し
た映像を前記第２ＶＴＲ画像メモリに録画させ次に前記
第１および第２ＶＴＲ画像メモリのそれぞれに記録した
映像を合成した結果を前記第３Ｖ’１４に録画させるこ
とのできるＣＰＵインターフェース制御部と、前記電子
計算機からの命令を受けたＣＰＵインタフェース制御部
により前記第１ＶＴＲおよび第２ＶＴＲＫ録画されてい
る映像を前記第１および第２ＶＴＲ画像メモリに記憶さ
せ 次に合成した内容を前記第３Ｖ’Ｉ”Ｒへ録画再生
させるに際し前記第１ＶＴＲと前記第２ＶＩＪＬのＶＴ
Ｒテープのコントロールチャンネルのタイマー用クロッ
クパルスをＶ’Ｉ’Ｒ画像処理装置でカウントしてカウ
ント値を出力するためのクロックパルス読取処理部と、
前記ＶＴＲ，画像処理装置に設けられた前記カウント値
と前記電子計算機からの命令による指定値とを比較し
比較値が一致した時に前記第１および第２ＶＴＲ画像メ
モリに書き込みたいフレームの書き込みな行わせ前記タ
イマー用クロックパルスを用いて正確に前記第１および
第２ＶＴＲに録画されてし・る映像を前記第１および第
２ＶＴＲ画像メモリに書き込ませるための比較部とを含
むことを％徴としたＶ Ｔ Ｒ，編集制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57128456A JPS5919488A (ja) | 1982-07-23 | 1982-07-23 | Ｖｔｒ編集制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57128456A JPS5919488A (ja) | 1982-07-23 | 1982-07-23 | Ｖｔｒ編集制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5919488A true JPS5919488A (ja) | 1984-01-31 |
Family
ID=14985152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57128456A Pending JPS5919488A (ja) | 1982-07-23 | 1982-07-23 | Ｖｔｒ編集制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5919488A (ja) |
-
1982
- 1982-07-23 JP JP57128456A patent/JPS5919488A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1251767A (ja) | ||
| JP3182691B2 (ja) | レース時間計測装置 | |
| JPH01191581A (ja) | タイトル画像挿入装置 | |
| US5452022A (en) | Image signal storage device for a still video apparatus | |
| JP2805298B2 (ja) | 画像信号再生装置 | |
| JPS59158685A (ja) | 静止画像再生装置 | |
| JPH0817008B2 (ja) | 映像信号時間軸補正装置 | |
| WO1990016131A1 (en) | Digital video recording | |
| JPS5919488A (ja) | Ｖｔｒ編集制御方式 | |
| JPS60190078A (ja) | 画像合成装置 | |
| JPS58119281A (ja) | ビデオ・テ−プ・レコ−ダ編集の制御方式 | |
| US5206717A (en) | Image sensing apparatus having horizontal shielding masks | |
| JP2840742B2 (ja) | 映像信号記録装置 | |
| JPH0722358B2 (ja) | 画像情報記録装置 | |
| JP2639976B2 (ja) | 磁気記録再生装置 | |
| JP2550567B2 (ja) | 高速撮像装置 | |
| KR100211842B1 (ko) | 디지탈 비디오 캠코더에서 전송용 메모리의 최소화장치 및 방법 | |
| JPH08111846A (ja) | 汎用アナログｖｔｒ用画像信号多重化処理装置 | |
| JPH10336563A (ja) | 撮像装置及び撮像方法 | |
| JP3348724B2 (ja) | 映像信号記録装置 | |
| JPS60190079A (ja) | 画像合成装置 | |
| JPH04247786A (ja) | 画像記録システム | |
| JPH01246973A (ja) | 磁気記録再生装置 | |
| JPS58119280A (ja) | ビデオ・テ−プ・レコ−ダ編集の制御方式 | |
| JPS63309071A (ja) | 高速度ビデオ・カメラ |