JPS5919323A - Method for etching - Google Patents
Method for etchingInfo
- Publication number
- JPS5919323A JPS5919323A JP12935682A JP12935682A JPS5919323A JP S5919323 A JPS5919323 A JP S5919323A JP 12935682 A JP12935682 A JP 12935682A JP 12935682 A JP12935682 A JP 12935682A JP S5919323 A JPS5919323 A JP S5919323A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- etched
- etching
- resist pattern
- post
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は、半導体素子製造に用いられるレジストのポス
トベーク方法に関するもので、特に耐ドライエツチング
性を向上させる処理方法に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for post-baking a resist used in the manufacture of semiconductor devices, and particularly to a processing method for improving dry etching resistance.
半導体素子の高密度化、微細化にともない、従来用いら
れてきた湿式のエツチング方法から、プラズマを利用す
るドライエツチング方法が用いられる様になった。ドラ
イエツチング方法は、湿式エツチング方法にくらべ利点
も多いが欠点も少なくない。例えば、マスクとして用い
るレジスト(主に有機ホトレジスト)は、加速されたイ
オン。With the increasing density and miniaturization of semiconductor devices, the conventional wet etching method has been replaced by a dry etching method using plasma. Although the dry etching method has many advantages over the wet etching method, it also has many disadvantages. For example, resists used as masks (mainly organic photoresists) contain accelerated ions.
電子によってかなり膜減りを生ずるため、膜厚の薄い部
分では十分マスクの機能がはたせない場合がある。あら
かじめレジストの膜厚を厚くしておく事もできるが、厚
いレジストを微細パターyiで再現性よくパターン出し
する事は難しい。Since the film is considerably thinned by electrons, thin parts of the film may not function adequately as a mask. Although it is possible to increase the thickness of the resist film in advance, it is difficult to pattern the thick resist with a fine pattern yi with good reproducibility.
レジストの耐エツチング性は主に膜減りによって低下し
、また膜減りは主に、プラズマやエツチング反応の際の
熱による温度上昇と、イオンや電3 ページ
子による物理的スパツタリングとが原因と考えられる。The etching resistance of a resist decreases mainly due to film thinning, and film thinning is thought to be mainly caused by temperature rise due to heat during plasma and etching reactions, and physical sputtering by ions and electron particles. .
従って半導体ウエノ・−を効率良く冷却する事が提案さ
れている。ウエノ・−を冷却する方法は、ウェハーのそ
りなどからウエノ・−ホルダーと接する面積が変化1−
再現性を得る事が難しく、かつ静電チャックや機械的圧
着などの手段が必要である。Therefore, it has been proposed to efficiently cool semiconductor wafers. The method for cooling the wafer is that the area in contact with the wafer holder changes due to warpage of the wafer, etc.1-
It is difficult to obtain reproducibility, and means such as electrostatic chucks and mechanical crimping are required.
そして静電チャックや機械的圧着はウニ・・−の破損や
素子特性の劣化の恐れがあるので、あ捷り好ましい方法
ではない。Furthermore, electrostatic chucks and mechanical pressure bonding are not preferred methods because they may damage the sea urchin or deteriorate the device characteristics.
本発明は上記ドライエツチング中のレジストの膜減りに
対してなされたもので、耐ドライエツチング性を向上さ
せる現像後のポストベーク処理方法を提供する事を目的
とする。The present invention has been made to address the above-described thinning of the resist film during dry etching, and an object of the present invention is to provide a post-bake treatment method after development that improves dry etching resistance.
通常のホトレジストパターン形成後のホトレジストのポ
ストベークは、約15o℃、N2ガス下において数分か
ら士数分で行なわれる。この熱処理の目的は熱反応によ
って感光性基を反応させ橋かけする事にある。しかしな
がら、この処理は、常圧下で行なわれるためレジスト中
に含まれている溶媒や水分が十分に除去されない。Post-baking of the photoresist after forming a normal photoresist pattern is carried out at about 15° C. under N2 gas for a few minutes to a few minutes. The purpose of this heat treatment is to react and crosslink the photosensitive groups through a thermal reaction. However, since this treatment is performed under normal pressure, the solvent and water contained in the resist are not sufficiently removed.
発明者は、この現象を確認するために、以下の実験を行
なった。すなわち、(−) レジストを塗布し、常圧
下でポストベークしたウエノ・−をエツチング室に置い
て真空に排気する。(b) レジストを塗布しないウ
ェハーをエツチング室に置いて真空に排気する。(C)
何も置かないで真空に排気する。The inventor conducted the following experiment to confirm this phenomenon. That is, a (-) resist is applied and post-baked under normal pressure, and then the ueno-- is placed in an etching chamber and evacuated to a vacuum. (b) A wafer without resist coating is placed in an etching chamber and evacuated to vacuum. (C)
Evacuate the area without placing anything on it.
(d) レジストを塗布し、真空下でポストベークし
たウェハーをエツチング室に置いて真空に排気する。0
4つの条件である。これら4つの場合について20mT
orr iで排気される時間を比較した。(d) The wafer coated with resist and post-baked under vacuum is placed in an etching chamber and evacuated to vacuum. 0
There are four conditions. 20mT for these four cases
We compared the exhaust time with orr i.
その結果を第1表に示す。The results are shown in Table 1.
第1表
第1表に示した結果は、常圧のポストベークしたのみで
は、レジストからのアウトガスがある事を示している。The results shown in Table 1 indicate that outgassing from the resist occurs when only post-baking at normal pressure is performed.
実際のドライエツチングの工程においては、し6 ペー
ジ
シストを塗布し/こウェハーは真空下にさらされるため
、エツチング前、エツチング中において水分あるいは溶
媒等のアウトガスがあり、これらアウトガスの気化の際
にレジスト内に空間をつくってレジストの質を低下させ
ているものと考えられる。In the actual dry etching process, the wafer is coated with a six-page etchant and exposed to vacuum, so there is outgas such as moisture or solvent before and during etching, and when these outgases evaporate, the resist It is thought that the quality of the resist is degraded by creating spaces within the resist.
丑だこれらアウトガスは、エツチング反応にも微妙に影
響すると予想される。These outgases are expected to have a subtle effect on the etching reaction.
次に発明者は、レジストからのアウトガス量の差異によ
るレジストの耐エツチング性について実験した。レジス
トは常圧下ポストベークしたものを用いた。被エツチン
グ物とし、て2 % Siを含むアルミニウム(以下A
fi合金と略記する)を、エツチングガスとして四塩化
炭素(以下CC14と略記する)を用い、Q1W/cd
の電力で同様にエツチングした。なお、レジストはポジ
型で11tm厚である。条件1として、ウェハーを高真
空(5×1O−5Torr )下1時間放置したのちエ
ツチングし、条件2として高真空到達後ただちにエツチ
ング開始したところ、第2表の結果を得た。Next, the inventor conducted an experiment on the etching resistance of the resist due to the difference in the amount of outgas from the resist. The resist used was post-baked under normal pressure. The object to be etched is aluminum containing 2% Si (hereinafter referred to as A).
fi alloy) using carbon tetrachloride (hereinafter abbreviated as CC14) as an etching gas, Q1W/cd
Etching was carried out in the same manner using the electric power of Note that the resist is positive type and has a thickness of 11 tm. As condition 1, the wafer was left under a high vacuum (5.times.1 O@-5 Torr) for 1 hour and then etched, and as condition 2, etching was started immediately after reaching the high vacuum, and the results shown in Table 2 were obtained.
6 ば−ゝf
第2表
条件1でエツチングしたウェハーについては、レジスト
の膜減りが大きく段差の上部およびパターン端部ではレ
ジストがなくなってAn合金の一部がエツチングされて
いた。6 b-f Regarding the wafer etched under condition 1 in Table 2, the resist film was greatly reduced, and the resist was gone at the top of the step and at the edge of the pattern, and a part of the An alloy was etched.
この実験から、第2表の条件1の様に高真空下に長い時
間放置する事により、ポストベーク後の少し硬くなった
レジストからのアウトガスががなり発生して、レジスト
内部には多数の微細な空間が出来ていると推測され、そ
の事にょ9レジストの耐エツチング性が低下しているも
のと推定される。From this experiment, it was found that by leaving the resist under high vacuum for a long time as shown in Condition 1 in Table 2, outgas from the slightly hardened resist after post-baking was generated, resulting in a large number of fine particles inside the resist. It is presumed that a large space is formed, and that the etching resistance of the resist No. 9 is reduced due to this.
また、現在エツチングの再現性を向上させ自動化をはか
るために、エツチング室の前後に減圧状態となるロード
ロック室を有する装置が多くある(例えば、日型アネル
バ社 ILD−4002徳田7 ページ
製f’+所 TRI E −303など)が、これらの
装置で11、最初のバッチと最後のバッチでレジストの
面1エツチング性が変化する恐れがある。Furthermore, in order to improve etching reproducibility and automate etching, there are currently many devices that have load-lock chambers that are in a reduced pressure state before and after the etching chamber (for example, Nikki Anelva ILD-4002 Tokuda 7 Page f' TRI E-303, etc.) However, with these devices, there is a risk that the etching performance of one side of the resist may change between the first batch and the last batch.
以下レジストからのアウトガスによりレジスト内VC空
間が生ずる様子を模式的に図示する。第1図は、通常の
常圧下ポストベークしたレジストパターンに放置した場
合の説明図で、1oは基板、11は被エツチング膜、1
2はレジスト、13はレジスト中の溶媒、水分、14は
溶媒、水分13がぬける際に生じた空間である。The manner in which a VC space in the resist is generated due to outgas from the resist will be schematically illustrated below. FIG. 1 is an explanatory diagram of the case where the resist pattern is left on a post-baked resist pattern under normal pressure, where 1o is the substrate, 11 is the film to be etched, and 1
2 is a resist, 13 is a solvent and moisture in the resist, and 14 is a space created when the solvent and moisture 13 escape.
第1図(a)は常圧下ポストベーク後のレジスト12の
様子を示したもので、レジスト中に多くの溶媒あるいは
水分13が残存している。第1図03)では、真空下に
レジストを放置してしばらくした状態を示したもので、
表面に近い所にある溶媒あるいは水分は、膨張気化しレ
ジストを変形させながら空間14が形成され、第1図(
C)ではレジスト中の溶媒・水分13の多くは、気化し
多くの空間14が生じている。FIG. 1(a) shows the state of the resist 12 after post-baking under normal pressure, and a large amount of solvent or water 13 remains in the resist. Figure 1 03) shows the state after the resist has been left under vacuum for a while.
The solvent or moisture near the surface expands and evaporates, deforming the resist and forming a space 14, as shown in FIG.
In C), most of the solvent/water 13 in the resist is vaporized and many spaces 14 are created.
レジストの耐ドライエツチング性、つまりエツチング時
のレジストのエツチング量は、ポストベーク温度が高い
ほど、またポストベーク時間が長いほど少ないと言われ
ているが、この理由の一つは、ポストベーク中にレジス
ト中の残存溶媒・水分が除去されるためであると思われ
る。しかるに、ポストベーク時間を長くしたり、温度を
上げることはレジストパターンの変形が生じ好ましくな
い。It is said that the dry etching resistance of the resist, that is, the amount of resist etched during etching, decreases as the post-baking temperature increases and the post-baking time increases.One of the reasons for this is that This seems to be because residual solvent and moisture in the resist are removed. However, lengthening the post-bake time or raising the temperature is undesirable because it causes deformation of the resist pattern.
このように、第1図(c)のごとき空間14が多く生じ
ると、ドライエツチング時のレジスト12の膜減りが大
きくなり、エツチング後の被エツチング物に第1図(d
)の様に凹凸が生じ、正確なエツチングができない。ま
た、このような凹凸が生じると半導体ウェハー全域にお
いて均一なエツチングを行うことは困難である。In this way, if a large number of spaces 14 as shown in FIG. 1(c) are created, the film loss of the resist 12 during dry etching will be large, and the etched object will have a large amount of space 14 as shown in FIG. 1(d) after etching.
), which creates unevenness and prevents accurate etching. Moreover, when such unevenness occurs, it is difficult to perform uniform etching over the entire semiconductor wafer.
これまで述べてきたレジスト中の残存溶媒・水分の問題
を解決するには、レジスト表面にCF4プラズマなどに
より硬化層を形成し、内部の溶媒・水分が気化するのを
防ぐ方法が用いられている。In order to solve the problem of residual solvent and moisture in the resist mentioned above, a method is used to form a hardened layer on the resist surface using CF4 plasma, etc. to prevent the internal solvent and moisture from evaporating. .
この方法で問題となるのは、変質したレジスト表面に多
くの凹凸が形成され、1μ′m程度の微細パ9ページ!
ターンが精度良く形成できない事と、変質層がエツチン
グ時に消失した後には、特に処理されていないレジスト
層が露出するため効果がなくなる事である。The problem with this method is that many irregularities are formed on the altered resist surface, resulting in fine particles of about 1 μ'm! Turns cannot be formed with high precision, and after the altered layer disappears during etching, the resist layer that has not been particularly processed is exposed, making it ineffective.
本発明は、真空中でポストベークする事により、レジス
ト中の溶媒・水分をレジストが硬化する前に除去したの
ち、レジストマスクに被エツチング物のドライエツチン
グを行う事を特徴とする。ポストベーク等の熱処理前の
レジス)Uやわらかく、溶媒・水分を除去してもレジス
トの除去された部分は他の部分のレジストで埋められ、
亀裂が生じたり、空間が出来る事は少なく耐エツチング
性が向上する。また−たん真空にさらされているため、
エツチング前あるいはエツチング中に真空にさらされて
も何ら変化する事はない。The present invention is characterized in that after the solvent and water in the resist are removed by post-baking in a vacuum before the resist is hardened, dry etching of the object to be etched is performed on the resist mask. (Resist before heat treatment such as post-bake) U is soft, and even if the solvent and water are removed, the removed areas will be filled with resist from other areas,
There are fewer cracks or spaces, and the etching resistance is improved. Also, because it is exposed to a vacuum,
Even if exposed to vacuum before or during etching, no changes occur.
ti、本発明は、ドライエツチング工程の前に、電子線
、イオン線あるいはX線等の適当な強さのエネルギー線
ヲレジストパターンに照射して重合を促進してレジスト
パターンの耐エツチング性を向上させること全特徴とし
、なおこの方法は真空10 べ−:y
中で行うことが多く、この場合上記真空中での耐エツチ
ング性向上との併用となる。エネルギー線照射による耐
エツチング性向上の理由は次のとおりである。すなわち
、ポジ型のホトレジストであっても適当なイオン線ある
いは電子線照射下ではネガ型になる事が知られている。ti, the present invention improves the etching resistance of the resist pattern by irradiating the resist pattern with energy beams of appropriate intensity such as electron beams, ion beams, or X-rays to promote polymerization before the dry etching process. Furthermore, this method is often carried out in a vacuum, and in this case, it is used in conjunction with the above-mentioned improvement in etching resistance in a vacuum. The reason for the improvement in etching resistance due to energy ray irradiation is as follows. That is, it is known that even a positive type photoresist becomes negative type under appropriate ion beam or electron beam irradiation.
この現象は、X線、電子あるいはイオンによって感光性
基が破壊されかつ重合が進むことである。従って、すで
に現像済のレジストパターンに対してX線、電子あるい
はイオンを照射し、感光性基を破壊すると共に熱重合さ
せてやれば、レジストの耐ドライエツチング性は向上す
る。イオン注入やドライエツチングの際においても、し
ばしばレジストが硬化あるいは変質して、耐薬品性が向
上する事が知られている。すなわち適度なエネルギーの
電子線あるいはイオン線、X線であればレジストの耐ド
ライエツチング性を向上させることができる。This phenomenon is that the photosensitive group is destroyed by X-rays, electrons or ions and polymerization proceeds. Therefore, by irradiating an already developed resist pattern with X-rays, electrons, or ions to destroy the photosensitive groups and thermally polymerize them, the dry etching resistance of the resist can be improved. It is known that during ion implantation or dry etching, the resist often hardens or changes in quality, improving chemical resistance. That is, the dry etching resistance of the resist can be improved by using electron beams, ion beams, or X-rays with appropriate energy.
そこで本発明者はこのような事実の認識のもとに、以下
に示すレジストの耐エツチング性を向上したドライエツ
チング方法を提供するものである。Recognizing this fact, the present inventor provides the following dry etching method that improves the etching resistance of the resist.
11 ページ 以下本発明の実施例を図面を用いて説明する。11 page Embodiments of the present invention will be described below with reference to the drawings.
第2図は本発明の一実施例のドライエツチング工程を示
す図で、20は基板、21はたとえばAn等の被エツチ
ング膜、22はエツチングマスクとなる。たとえばポジ
レジストレジストパターン、23はレジスト中に残存す
る溶媒書水分である。FIG. 2 is a diagram showing a dry etching process according to an embodiment of the present invention, in which 20 is a substrate, 21 is a film to be etched, such as An, and 22 is an etching mask. For example, in a positive resist pattern, 23 is solvent-based moisture remaining in the resist.
第2図(−)においては、レジスト塗布後レジストパタ
ーン22形成した状態が示されている。レジストパター
ン22中には多くの残存溶媒・水分23がある。第2図
中)は本発明の方法にかかる真空中でのポストベーク途
中の状態を示している。この処理により残存溶媒・水分
23は少なくなっている。このときのポストベーク条件
は、温度100〜200℃、真空度1〜100 mTo
rr 、時間3〜30Mとする。第2図(C)は、ポス
トベークが終了した状態が示されている。こうしたのち
、レジストパターン22をマスクとしてドライエツチン
グif ス(Cc% ) 24 Vcjり被エツチング
膜21′5tエツチングする(第2図d)。FIG. 2(-) shows a state in which a resist pattern 22 is formed after resist coating. There is a lot of residual solvent/moisture 23 in the resist pattern 22 . 2) shows a state during post-baking in a vacuum according to the method of the present invention. This treatment reduces the amount of residual solvent/moisture 23. The post-bake conditions at this time are a temperature of 100 to 200°C and a degree of vacuum of 1 to 100 mTo.
rr, time is 3-30M. FIG. 2(C) shows a state in which post-baking has been completed. After this, the film to be etched 21'5t is etched by dry etching using the resist pattern 22 as a mask (FIG. 2d).
この工程において、前述のポストベーク処理の時に水分
、溶媒等が除去され、第1図のごとき空間14は生じな
い。したがってレジストの耐エツチング性が向上されて
おり、レジストパターン22はエツチングされてもその
膜減シは一様に生じマスク作用が十分に発揮され、第1
図のごとき凹凸が生じることなく正確なドライエツチン
グを行うことができる。In this step, moisture, solvent, etc. are removed during the above-mentioned post-bake treatment, and the space 14 as shown in FIG. 1 is not created. Therefore, the etching resistance of the resist is improved, and even if the resist pattern 22 is etched, its film thinning occurs uniformly, and the masking effect is fully exerted.
Accurate dry etching can be performed without creating unevenness as shown in the figure.
なお、本発明においては、真空中でのポストベーク処理
に限らず、電子線、イオン線あるいはX線等のたとえば
10〜300eV程度のエネルギー線の照射によっても
同等の効果が発揮されるとともに、真空下でのポストベ
ーク処理時に上記エネルギー線を照射して両者を併用し
てもよい。In addition, in the present invention, the same effect can be achieved not only by post-bake treatment in vacuum, but also by irradiation with energy rays of about 10 to 300 eV, such as electron beams, ion beams, or X-rays. Both may be used in combination by irradiating the energy rays during the post-baking process below.
また、本発明における被エツチング物としては八2に限
らず絶縁膜等の他のものにも適用可能であるO
以上のように、本発明によれば、レジストの耐ドライエ
ツチング性を向上させる事ができるのでエツチングの制
御性、再現性を向上させる事ができ、半導体装置の製造
における均一かつ高精度な13 ページ
エツチングに大きく寄与するものである。Furthermore, the object to be etched in the present invention is not limited to 82, but can also be applied to other objects such as insulating films.As described above, according to the present invention, the dry etching resistance of the resist can be improved. This makes it possible to improve etching controllability and reproducibility, and greatly contributes to uniform and highly accurate 13-page etching in the manufacture of semiconductor devices.
第1図(=)〜(d)は従来の方法によるポストベーク
およびエツチング工程の断面図、第2図(−)〜(d)
は本発明の一実施例にかかるエツチング工程の断面図で
ある。
2o・・・・軸基板、21・・・・・・被エツチング膜
、22・・・・11のレジストパターン。
代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図
3Figures 1 (=) to (d) are cross-sectional views of the post-bake and etching process according to the conventional method, and Figures 2 (-) to (d)
1 is a cross-sectional view of an etching process according to an embodiment of the present invention. 2o... Axial substrate, 21... Film to be etched, 22... 11 resist pattern. Name of agent: Patent attorney Toshio Nakao and 1 other person No. 1
Figure 3
Claims (3)
空下で熱処理して前記レジストパターンにポストベーク
を施したのち、前記レジストパターンをマスクとして前
記被エツチング物をエツチングする事を特徴とするエツ
チング方法。(1) An etching method characterized in that after a resist pattern is formed on an object to be etched, the resist pattern is post-baked by heat treatment under vacuum, and then the object to be etched is etched using the resist pattern as a mask. .
エネルギー線を前記レジストパターンに照射して重合を
促進させたのち、前記レジストパターンをマスクとして
前記被エツチング物をエツチングする事を特徴とするエ
ツチング方法。(2) After forming a resist pattern on the object to be etched,
An etching method characterized in that the resist pattern is irradiated with energy rays to promote polymerization, and then the object to be etched is etched using the resist pattern as a mask.
真空下でエネルギー線を前記レジストパターンに照射し
なから熱処理してポストベークを施した後、前記レジス
トパターンをマスクとして前記被エツチング物をエンチ
ングする事を特徴とするエツチング方法。 2 ベーン(3) After forming resist pattern-1 on the object to be etched,
An etching method characterized in that the resist pattern is irradiated with an energy beam under vacuum and then heat-treated and post-baked, and then the object to be etched is etched using the resist pattern as a mask. 2 vane
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12935682A JPS5919323A (en) | 1982-07-23 | 1982-07-23 | Method for etching |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12935682A JPS5919323A (en) | 1982-07-23 | 1982-07-23 | Method for etching |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5919323A true JPS5919323A (en) | 1984-01-31 |
Family
ID=15007568
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12935682A Pending JPS5919323A (en) | 1982-07-23 | 1982-07-23 | Method for etching |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5919323A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63240551A (en) * | 1987-03-27 | 1988-10-06 | Res Dev Corp Of Japan | Thin organic film resist and perfect dry lithography |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51111072A (en) * | 1975-03-26 | 1976-10-01 | Hitachi Ltd | Photo etching method |
JPS5223401A (en) * | 1975-08-15 | 1977-02-22 | Hitachi Ltd | Method of etching photography |
JPS57106029A (en) * | 1980-12-23 | 1982-07-01 | Nippon Telegr & Teleph Corp <Ntt> | Formation of high-heat-resistant, negative type resist pattern |
JPS58165323A (en) * | 1982-03-25 | 1983-09-30 | Nec Corp | Method and apparatus for dry etching |
-
1982
- 1982-07-23 JP JP12935682A patent/JPS5919323A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51111072A (en) * | 1975-03-26 | 1976-10-01 | Hitachi Ltd | Photo etching method |
JPS5223401A (en) * | 1975-08-15 | 1977-02-22 | Hitachi Ltd | Method of etching photography |
JPS57106029A (en) * | 1980-12-23 | 1982-07-01 | Nippon Telegr & Teleph Corp <Ntt> | Formation of high-heat-resistant, negative type resist pattern |
JPS58165323A (en) * | 1982-03-25 | 1983-09-30 | Nec Corp | Method and apparatus for dry etching |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63240551A (en) * | 1987-03-27 | 1988-10-06 | Res Dev Corp Of Japan | Thin organic film resist and perfect dry lithography |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5628871A (en) | Method of removing resist mask and a method of manufacturing semiconductor device | |
US7887711B2 (en) | Method for etching chemically inert metal oxides | |
JPS60105235A (en) | Method of reactive ion etching aluminum and aluminum alloy and mixture gas therefor | |
US4314874A (en) | Method for forming a fine pattern of an aluminum film | |
US6406818B1 (en) | Method of manufacturing photomasks by plasma etching with resist stripped | |
JPH0626201B2 (en) | Method for manufacturing semiconductor device | |
US3676317A (en) | Sputter etching process | |
US4904866A (en) | Wide area soft vacuum abnormal glow electron beam discharge hardening process | |
US20030222345A1 (en) | Stabilization of resist material through ion implantation | |
US5496438A (en) | Method of removing photo resist | |
JPS5919323A (en) | Method for etching | |
JPH0143451B2 (en) | ||
JPH03174724A (en) | Method of forming pattern | |
EP0030604A2 (en) | Photoresist image hardening process | |
US5310621A (en) | Semiconductor photolithography with superficial plasma etch | |
JPS6376438A (en) | Pattern formation | |
JPH06349786A (en) | Manufacture of semiconductor device | |
JPH03131024A (en) | Semiconductor etching | |
KR19990045457A (en) | Chemically processed photoresist to withstand ion bombardment | |
KR0135171B1 (en) | Ion beam milling apparatus for etching process | |
JPS6354726A (en) | Method of etching resist film | |
JPH06132188A (en) | Pattern forming method | |
JPS61135125A (en) | Manufacture of semiconductor device | |
JPH1041309A (en) | Wiring formation method of semiconductor device | |
JPS5821423B2 (en) | Processing method for semiconductor devices |