JPS59191419A - Protecting relaying unit - Google Patents

Protecting relaying unit

Info

Publication number
JPS59191419A
JPS59191419A JP58066028A JP6602883A JPS59191419A JP S59191419 A JPS59191419 A JP S59191419A JP 58066028 A JP58066028 A JP 58066028A JP 6602883 A JP6602883 A JP 6602883A JP S59191419 A JPS59191419 A JP S59191419A
Authority
JP
Japan
Prior art keywords
input
sample
converter
relay device
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58066028A
Other languages
Japanese (ja)
Inventor
大石 哲久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP58066028A priority Critical patent/JPS59191419A/en
Publication of JPS59191419A publication Critical patent/JPS59191419A/en
Pending legal-status Critical Current

Links

Landscapes

  • Emergency Protection Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 この発明は、電力系統の保護継電装置に関するものであ
る。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a protective relay device for a power system.

保護継電装置は、周知のように電力系統の多数点より検
出したアナログ値の電気的情報を入力信号とし、保護動
作のための処理を常時実行するように構成されろ。
As is well known, the protective relay device is configured to use analog value electrical information detected from multiple points in the power system as an input signal, and to constantly execute processing for a protective operation.

従来、この種の装置として第1図、第2図、第3図及び
第4図に示す母線保護継電装置があった。
Conventionally, as this type of device, there have been busbar protection relay devices shown in FIGS. 1, 2, 3, and 4.

牙1図において、18〜1fは送電線、2は母線、3a
〜3fは変成器、4は母線保護継電装置である。第2図
において、5はフィルター、6はA/D変換部、Iは中
央処理装置(CPU)、8はメモリ、9は整定器、10
は出力回路である。第3図において、11はサンプルホ
ールド回路、12はマルチプレクサCMPX)、13は
アナログ・ディジクル(A/DJ変換器、14は入力変
成器である。
In Figure 1, 18 to 1f are power transmission lines, 2 is a bus bar, and 3a
3f is a transformer, and 4 is a bus protection relay device. In FIG. 2, 5 is a filter, 6 is an A/D converter, I is a central processing unit (CPU), 8 is a memory, 9 is a setter, and 10
is the output circuit. In FIG. 3, 11 is a sample and hold circuit, 12 is a multiplexer CMPX), 13 is an analog digital converter (A/DJ converter), and 14 is an input transformer.

次に、動作について説明する。母線保護継電装置4は送
電線1a〜1fの各変成器3a〜3fによりそれぞれの
電流を変流した電流即ち入力信号を導入し、各端子間の
差電流を求め、これより、母線2の事故を検出するもの
である。
Next, the operation will be explained. The bus protection relay device 4 introduces the current transformed by each transformer 3a to 3f of the transmission lines 1a to 1f, that is, the input signal, and calculates the difference current between each terminal. It is used to detect accidents.

このように母線保護装置は、多数の入力を導入しなけれ
ばならず、しかもこれらの入力は、各々正しく変換され
なければならない。この変換が正しくなされず、誤差電
流が太き(なると、あだかも母線2に事故があったもの
と誤判断する結果となる。第2図は、母線保護継電装置
4のブロック図を示している。変成器3により変換され
た電流を入力し変成器14に導入して以下の回路に適合
した電圧レベルに変換した後、フィルター5に導入する
。フィルター5は入力信号に含まれる高調波成分を除去
し、次のA / D変換部6に供給する。
The busbar protection device thus has to introduce a large number of inputs, and each of these inputs must be converted correctly. If this conversion is not performed correctly and the error current becomes large (if this happens, it will be mistakenly determined that there has been an accident on the bus 2). Figure 2 shows a block diagram of the bus protection relay device 4. The current converted by the transformer 3 is input and introduced into the transformer 14, where it is converted to a voltage level suitable for the following circuit, and then introduced into the filter 5.The filter 5 converts the harmonics contained in the input signal. The components are removed and supplied to the next A/D converter 6.

A / D変換部6により入力信号をアナログ値からデ
ィジタル値に変換する。次にメモリ9に記録されている
プログラムに従い、CPU7はA/D変換部6の出力信
号を読み込み、所定の保護動作のための演算処理なする
。この処理において、CPU7は入力信号を整定器9に
記憶している整定基準値(タップ値)と比較をし、母線
2の事故有無の判別を行ない事故を検出した時は出力回
路10を介して図示なしの遮断器を遮断させるための信
号を出力する。
The A/D converter 6 converts the input signal from an analog value to a digital value. Next, according to the program recorded in the memory 9, the CPU 7 reads the output signal of the A/D converter 6 and performs arithmetic processing for a predetermined protection operation. In this process, the CPU 7 compares the input signal with a setting reference value (tap value) stored in the regulator 9, and determines whether or not there is an accident on the bus 2. If an accident is detected, the CPU 7 outputs a signal via the output circuit 10. Outputs a signal to shut off a circuit breaker (not shown).

第3図はA/D変換部6のブロック図である。FIG. 3 is a block diagram of the A/D converter 6.

フィルター5で導出されたアナログ入力は、サンプル−
ホールド部11に入力され、これにより各入力の同時刻
性を保持するようにある時刻の入力値がサンプルホール
ドされる。次に、ホールドした各アナログ値はマルチプ
レクサ12に入力され、順次選択されてA/D変換器1
3に入力される。
The analog input derived by filter 5 is sample-
The input value is input to the hold unit 11, and the input value at a certain time is sampled and held so as to maintain the simultaneity of each input. Next, each held analog value is input to the multiplexer 12, and is sequentially selected to the A/D converter 1.
3 is input.

一般に、A / D変換は、保護装置の検出感度及び精
度上必要となる性能を満足させろために12ピット以上
のものが必要とされる。従って、このような入力を12
ビット以上にA/D変換をするためには、数10μsの
変換時間が必要となる。
Generally, A/D conversion requires 12 pits or more in order to satisfy the performance required for detection sensitivity and accuracy of the protection device. Therefore, if such input is 12
In order to perform A/D conversion for bits or more, a conversion time of several tens of microseconds is required.

つまり保護装置の性能を上げるには、多ピットのA /
 D変換器が必要となり、その反面変換時間は長(なる
。母線保護継電装置は多くの入力を要し、それぞれの入
力値の差電流を算出し、事故の有無を検出するので、各
々の電流は正しく変換入力されなければならない。
In other words, in order to improve the performance of the protection device, it is necessary to use a multi-pit A/
A D converter is required, but on the other hand, the conversion time is long.A bus protection relay device requires many inputs, and the difference current between each input value is calculated to detect the presence or absence of an accident, so each The current must be input correctly.

例えば、母線外部事故の場合、事故線については、全端
子の電流相が流れ、非常に大きな電流が流れろ。従って
、事故線の変成器3a〜3e又は3fは、飽和する。正
しく電流変換をしないと、例え、事故電流が流れなくと
も、全端子の変換された入力値との差電流が犬となり、
継電装置を不要動作させる。従って、母線保護継電装置
は、変成器が飽和しない領域で判別する必要がある。一
般に、この時間は電気角で30°〜45°程度で60H
z系では1.38 ms 〜2 msである。この時間
内に多端子即ち多入力のアナログ・ディジタル変換を行
なわなけれ性ならない。しかもこの時間内に、数サンプ
ル分のデータを備え、保護動作処理上で必要な冗長性を
持たせることが必要である。
For example, in the case of an external fault on the busbar, the current phase of all terminals will flow in the faulty line, and a very large current will flow. Therefore, the fault line transformers 3a-3e or 3f become saturated. If the current is not converted correctly, even if no fault current flows, the difference current between the converted input values of all terminals will become a dog.
Causes the relay device to operate unnecessarily. Therefore, the bus protection relay device needs to be determined in a region where the transformer is not saturated. Generally, this time is approximately 60H at an electrical angle of 30° to 45°.
In the z system, it is 1.38 ms to 2 ms. Multi-terminal, ie, multi-input, analog-to-digital conversion must be performed within this time. Moreover, within this time, it is necessary to prepare data for several samples to provide redundancy necessary for protection operation processing.

従って、サンプリング間隔は約300μs(1,8ms
÷6=O−3ms)程度となる。先に述べた通り、12
ピツ、ト長以上のA/D変換器の変換速度は、約30〜
40μsである。このA / o変換器を使用して装置
を構成する場合、1個のA / D変換器の入力点数は
約7量(300μs÷40μ5=−7量)となる。入力
点数n量の場合、7個のA/D変換器が必要となり、第
4図の通りA/D変換部6か7個必要となる。A / 
D変換器の価格は他のロジック回路等に比べて非常に高
価なので、これを多数備えると、装置4.は高価なもの
となる。
Therefore, the sampling interval is approximately 300 μs (1.8 ms
÷6=0-3ms). As mentioned earlier, 12
The conversion speed of an A/D converter with a length of 30~30~
It is 40 μs. When configuring a device using this A/O converter, the number of input points for one A/D converter is approximately 7 (300 μs÷40 μ5=−7). In the case of n input points, seven A/D converters are required, and as shown in FIG. 4, six or seven A/D converters are required. A/
D converters are very expensive compared to other logic circuits, etc., so if a large number of D converters are provided, the device 4. becomes expensive.

従来の装置は、以上のように構成されているので、複数
個のA/D変換部が必要となり、非常に高価な装置とな
る欠点がある。又、複数個必要なため、大きなスペース
が必要となり、装置が太き(なる欠点があった。
Since the conventional device is configured as described above, it requires a plurality of A/D converters, which has the drawback of making the device very expensive. In addition, since a plurality of devices are required, a large space is required and the device is bulky.

この発明は、上記のような従来のものの欠点を除去する
ためになされたもので、1人力に対し、複数個のサンプ
ルホールド回路を設置し、各々異なるタイミングでサン
プルし、順次入力を切替え、A/D変換することにより
、多端子多入力でも装置を安価にできろ保護継電装置を
提供することを目的としている。
This invention was made in order to eliminate the drawbacks of the conventional ones as described above, and it requires one person to install a plurality of sample and hold circuits, sample each at a different timing, sequentially switch inputs, The purpose of the present invention is to provide a protective relay device that can be made inexpensive even with multiple terminals and multiple inputs by performing /D conversion.

以下、この発明の一実施例を図について説明する。第5
図においてllaはT工時の入力データをサンプルホー
ルドするサンプルホールド回路、11bは12時の入力
データをサンプルホールドするサンプルホールド回路、
11n(n=c、d・・・)はTn時の入力データをサ
ンプルホールドするサンプルホールド回路である。その
他については、従来のものと同様の構成である。
An embodiment of the present invention will be described below with reference to the drawings. Fifth
In the figure, lla is a sample hold circuit that samples and holds input data at the time of T, 11b is a sample hold circuit that samples and holds input data at 12 o'clock,
11n (n=c, d...) is a sample and hold circuit that samples and holds input data at time Tn. The rest of the structure is the same as the conventional one.

次に動作について説明する。T□時にはサンプルホール
ド回路11aでサンプルし、次の12時には、サンプル
ホールド回路11bでホールドし、Tn時はサンプルホ
ールド回路11nでホールドする。このようにサンプル
ホールド部11は、1入力端子に対し、複数のサンプル
ホールド回路11a〜11nを並列に接続し逐次サンプ
ルホールドを行なう。
Next, the operation will be explained. At T□, the sample and hold circuit 11a samples the sample, at the next 12 o'clock, the sample and hold circuit 11b holds the sample, and at Tn, the sample and hold circuit 11n holds the sample. In this way, the sample and hold section 11 connects a plurality of sample and hold circuits 11a to 11n in parallel to one input terminal, and sequentially performs sample and hold.

なお、サンプルホールド部11は、オペレーショナルア
ンダリファイヤで構成されているため、フィルター回路
に流用可能であり、単価についても最近の集積回路製造
技術の進歩により非常に安価に入手できる。保護継電装
置の事故検出時間は、一般に、数10 ms程度で、高
速な場合でも10m5程度で良い。一方、判断可能な入
力データの時間は、2mS程度で、残り8 ms (1
0ms −2m5)間にCPU7でもって事故判別を実
施すれば良い。
Note that since the sample hold section 11 is constituted by an operational underifier, it can be used in a filter circuit, and the unit price can be obtained at a very low price due to recent advances in integrated circuit manufacturing technology. The fault detection time of a protective relay device is generally about several tens of milliseconds, and even at high speeds it may be about 10 m5. On the other hand, the time of input data that can be determined is about 2 mS, and the remaining 8 ms (1
0ms - 2m5), the CPU 7 may perform the accident determination.

又A/D変換器に比べ、CPU7は超高速で数百ns 
 で動作する。サンプルホールド部11でホールドした
入力値を順次マルチプレクサ12で切換導出し、A/D
変換器13に導入し、アナログ入力をディジタル値に変
換し、CPU7にて演算し、判別を行なう。他の入力端
子についても同様て設置し、動作を行なう。
Also, compared to the A/D converter, the CPU 7 is extremely fast, running in several hundred ns.
It works. The input values held by the sample hold section 11 are sequentially switched and derived by the multiplexer 12, and the A/D
The analog input signal is introduced into the converter 13, and the analog input is converted into a digital value, and the CPU 7 calculates and makes a determination. The other input terminals are installed and operated in the same manner.

また、上記実施例では、母線保護装置について説明した
が、他の例えば送電線保護装置であっても良い。又、低
速なA/D変換器を使用したが、高速なものであっても
よい。又差動方式について説明したが、差動でな(ても
、多端子入力の相、積又は商でも同様な効果を奏する。
Further, in the above embodiments, a busbar protection device has been described, but other power transmission line protection devices may be used. Also, although a low-speed A/D converter is used, a high-speed one may be used. Also, although the differential method has been described, the same effect can be obtained even if the method is not differential (or multi-terminal input phase, product, or quotient).

以上のように、この発明によれば、サンプルホールド回
路を並列に接続し、カード単位の増設を不要としたので
、装置が安価にでき、小形化が図れ、また高信頼度で精
度の高いものが得られる効果がある。
As described above, according to the present invention, the sample and hold circuits are connected in parallel and there is no need to add each card, so the device can be made inexpensive, compact, and highly reliable and accurate. There is an effect that can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は電力系統の系統図1,82図はディジタル保護
継電装置の構成図、第3図はA/D変換部の詳細なブロ
ック図、第4図は従来の多端子多入力用A/D変換部の
ブロック図、第5図はこの発明の一実施例によるディジ
タル保護継電装置におけるA / D変換部のブロック
図である。 13〜1f・・・送電線、2・・・母線、33〜3f・
−・変成器、4・・・母線保護継電装置、5・・・フィ
ルター、6・・・A / D変換部、7・・・CPU、
8・・・メモリ、9・・・整定器、10・・・出力回路
、11・・・サンプルホールド部、12・・・マルチプ
レクサ、13・・・A / D変換器。 なお、図中同一符号は同一、又は相当部分を示O 代理人 大岩増雄 第  2L)る m  3  図
Figure 1 is a power system system diagram 1, Figure 82 is a configuration diagram of a digital protective relay device, Figure 3 is a detailed block diagram of an A/D converter, and Figure 4 is a conventional multi-terminal multi-input A FIG. 5 is a block diagram of an A/D converter in a digital protective relay device according to an embodiment of the present invention. 13~1f...Power transmission line, 2...Bus bar, 33~3f・
- Transformer, 4... Bus bar protection relay device, 5... Filter, 6... A/D conversion unit, 7... CPU,
8... Memory, 9... Setter, 10... Output circuit, 11... Sample and hold section, 12... Multiplexer, 13... A/D converter. In addition, the same reference numerals in the figures indicate the same or corresponding parts.

Claims (1)

【特許請求の範囲】[Claims] ′電力系統の多数点の電気量信号を逐次サンプリング入
力し、アナログ・ディジクル変換して保護動作のための
ディジタル的な演算処理をする保護継電装置において、
各入力に対してサンプル時刻を逐次的にずらせた複数の
サンプル・ホールド回路と、これらのサンプル・ホール
ド回路の出力をマルチプレクサするマルチプレクサとを
備え、このマルチプレクサの出力をアナログ・ディジタ
ル変換するようにした保護継電装置。
'In a protective relay device that sequentially samples and inputs electrical quantity signals from multiple points in a power system, converts them from analog to digital, and performs digital calculation processing for protective operation,
It is equipped with multiple sample-and-hold circuits whose sample times are sequentially shifted for each input, and a multiplexer that multiplexes the outputs of these sample-and-hold circuits, and the output of this multiplexer is converted from analog to digital. Protective relay device.
JP58066028A 1983-04-12 1983-04-12 Protecting relaying unit Pending JPS59191419A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58066028A JPS59191419A (en) 1983-04-12 1983-04-12 Protecting relaying unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58066028A JPS59191419A (en) 1983-04-12 1983-04-12 Protecting relaying unit

Publications (1)

Publication Number Publication Date
JPS59191419A true JPS59191419A (en) 1984-10-30

Family

ID=13304042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58066028A Pending JPS59191419A (en) 1983-04-12 1983-04-12 Protecting relaying unit

Country Status (1)

Country Link
JP (1) JPS59191419A (en)

Similar Documents

Publication Publication Date Title
JP2750288B2 (en) Power signal processing system
JPS6242447B2 (en)
EP0180955B1 (en) Digital distance relay
WO1981001759A1 (en) Device for monitoring abnormality in sampled signals
JP2773377B2 (en) Continuous monitoring circuit for analog input circuit
JPS59191419A (en) Protecting relaying unit
JPS59191420A (en) Protecting relaying unit
JP2003009374A (en) Digital protective relay apparatus
JPS61170222A (en) Inspection circuit for input section in digital protective relay
JP2858754B2 (en) Digital protection relay
SU1264181A1 (en) Device for checking large-scale integrated circuits
SU742955A1 (en) Centralized monitoring device
JPH0832451A (en) Simultaneous sampling method for input data
JP3257143B2 (en) How to extend the dynamic range of protection relays
JP3235402B2 (en) Digital protection relay
JPS6118322A (en) Defect phenomenon analyzer
JPS6217280B2 (en)
SU758174A1 (en) Device for testing electric wiring
SU1626214A1 (en) Device for testing electrical connections
SU1168952A1 (en) Device for monitoring digital equipment with block structure
SU1191905A1 (en) Information input device
SU1018062A1 (en) Device for checking wired circuits
JPS6077543A (en) Multiplex transmitter
JPS6225816A (en) Input circuit for protection relay
JPS6197701A (en) Memory pack for process data