JPS59189450A - プログラマブル電子計算機 - Google Patents

プログラマブル電子計算機

Info

Publication number
JPS59189450A
JPS59189450A JP6403283A JP6403283A JPS59189450A JP S59189450 A JPS59189450 A JP S59189450A JP 6403283 A JP6403283 A JP 6403283A JP 6403283 A JP6403283 A JP 6403283A JP S59189450 A JPS59189450 A JP S59189450A
Authority
JP
Japan
Prior art keywords
language
request
control part
control unit
simple language
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6403283A
Other languages
English (en)
Inventor
Shigeo Kurakake
重雄 倉掛
Satoshi Ogasawara
聡 小笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP6403283A priority Critical patent/JPS59189450A/ja
Publication of JPS59189450A publication Critical patent/JPS59189450A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Calculators And Similar Devices (AREA)
  • Devices For Executing Special Programs (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、簡易作表機能を備えたプログラマブル電子
計算機に関する。
〔発明の背景〕
近時、所謂パーソナルコンピュータの普及に伴なって、
プログラムを組1ずにレコード数、項目数、桁数等のパ
ラメータを入力するだけで作表ができる簡易作表機能を
備えた電子計算機が開発されている。また、作表時に計
算式を定義し、自動的に集計処理等ができるものも考案
されている。本明細書では、この種の機能を達成するた
めの制御プログラムを簡易言語と呼称することにする。
しかして、この種簡易言語では、あまり汎用性がないと
いう問題がある。一方、RAS I C、FORTRA
N等の高級N語を使用すれば汎用性を持たせることがで
きるが、作表を行なわせる場合には、各作表処理につい
てそれぞれプログラムを組まなければならず、プログラ
ムの作成が非常に面倒である。
〔発明の目的〕
この発明は上記の点に鑑みてなされたもので、BA3I
C、FORTRAN勢の高級言語と共に簡易言語の実行
機能を備え、高級言語による処理実行中に作表処理を行
なう場合、簡易言語の実行機能を指定して作表処理を実
行させることにょシ、高級言語め汎用性を損なうことな
く、作表を容易に行なうことができるプログラマブル電
子計算機を提供することを目的とする。
〔発明の実施例〕
第1図は本発明の全体構成を示すブロック図で、システ
ム全体を制御するシステム制御部lにキー人力装置2、
表示装置3、外部記憶装置4が各々接続されている。ま
た、このシステム制御部lにはデルタバス、アドレスバ
ス、コントロールバス金倉むパスラインBlを介して、
簡易言語制御部5、高級言語制御部6、RAM7゜8が
接続濱れる。RAM 7は簡易言語制御部5よシバスラ
インB2によって制御されるが、ラインL1は高級言語
制御部6からもアクセス可能であることを示す。また、
RAM &は高級言語制御部6よシパスラインB3によ
って制御源れるが、ラインL2は簡易言語制御部5から
もアクセス可能であることを示す。なお、実際のアクセ
スは簡易言語管理部5からパスラインB4、高級言語管
理部6、パスラインB3を介してRAM 8をアクセス
するので、実際にLl、L2という線があるわけではな
い。
次に上記簡易言語制御部5の詳細について第2図によシ
説明する。同図において、11はデータバッファで、上
記システム制御部lとの間テハスラインB1を介してデ
ータの授受を行々う。そして、上記データバッファ11
には、パスラインBllを介して、簡易言語管理部12
、この簡易言語管理部12のアドレスデータがセットさ
れるアドレスレジスタ13、命令解読部    □14
、上記高級言語制御部6に対して高級言語による処理を
要求する高級1語要求制御部15、上記高級言語制御部
6からの簡易言語処理要求を受付ける簡易言語要求受付
部16、ファイル名がセットされるファイルレジスタ1
7、レコード扁がセットされるレコードレジスタ18、
アイテム屋がセットされるアイテムレジスタ19、デー
タ記憶部20、上記レジスタ17〜19のセットガータ
に従ってアドレス変換を行なうアドレス変換部21.こ
のアドレス変換部21がらのアドレスデータ夕が1込ま
れるアドレスバッファ22等が接続される。そして、こ
のアドレスバッファ22に保持されたデータによって上
記RAM 7のアドレスが指定される。上記簡易言語管
理部12は、プログラムを組まずにパラメータ入力のみ
で作表ヲ尖行するためのインストラクションを記憶して
いる。
第3図は第1図における高級言語制御部6の詳細を示す
もので、31d上記システム制御部lとの間でパスライ
ンB1を介してデータの授受を行なうデータバッファで
ある。そして、上記データバッファ31には、パスライ
ンB12を介して高級言語管理部32、この高級言語管
理部32のアドレスデー夕がセットされるアドレスレジ
スタ33、命令解読部34、上記簡易言語制御部5に対
して簡易1語処理要求を出力する簡易1語要求制御部3
5、上記簡易言語制御部5からの高級1語処理要求を受
付ける高級言語要求受付部36、演算制御部37、プロ
グラムレジスタするプログラムレジスタ38、ラインA
を指定するグログラムカウンタ39、上記RAM 8へ
のアドレスデータがセットされるアドレスバッファ41
が接続される。上記高級言語管理部32は、プログラム
言語にょシ却まれたプログラムを実行するためのインス
トラクションを記憶している。
第4図は第2図における命令解読部14の詳細を示すも
ので、51はインストラクションレジスタである。この
インストラクションレジス1;’51f’j:、、シス
テム制御部lからデータバッファ11を介して送られて
くるインストラクションデータあるいは簡易言語管理部
12がらのインストラクションデータを、オア回路52
を介して与えられる起動命令に同期して読込み、インス
トラクションデコーダ53へ与える。このインストラク
ションデコーダ53は、与えられた命令全解読し、高級
言語要求信号、高級言語要求解除信号(F/F リセッ
ト)、レジスタ指定信号、読出し/書込み命令R/WX
ADRアドレス、管理部アドレス、アドレス変換指令、
ダートオ−ノン信号(送出)、ダートオープン信号(受
付)等の命令を出力する。上記インストラクションデコ
ーダ53は、タイミング制御回路54からのタイミング
信号に同期して動作する。このタイミング制御回路54
は、基準クロックを計数してインストラクションデコー
ダ53へのタイミング信号及びその他の回路へのタイミ
ング信号を発生する。上記インストラクションデコーダ
53は、クイミ゛ング制御回路54からのタイミング信
号に同期してデコード処理を行うと共に、デコード命令
に対する実行終了のタイミングで、次のインストラクシ
ョンを読込むための信号をオア回路52を介してインス
トラクションレジスフ51へ与エル。
第5図(、)は高級言語要求制御部15の詳細を示すも
ので、上記インストラクションデコーダ53からの信号
によってセット、リセットされる要求フリップフロツノ
61、指定プログラム屋がセットされるレジスタ62、
式及び変数がセットされるレジスタ63を備えている。
そして、上記要求フリッグ70ツブ61の出方及びレジ
スタ62.63の保持データは、ダート回路64.〜6
4aを介して高級言語制御部6内の高級言語要求受付部
36へ送出される。上記ダート回路64&〜64cは、
インストラクションデコーダ53からのゲートオーノン
信号(送出〕によってダート制御される。
第6図(a)は高級言語制御部6における簡易言語要求
制御部35の詳細を示すもので、要求フリップ70ツブ
71、ファイル轟がセットされるレジスタ72、レコー
ド應がセットされるレジスタ73、アイテム屋がセット
されるレジスメア4、演算結果データがセットされるレ
ジスタ75を備えている。そして、上記要求フリップフ
ロッグ71の出刃及び各レジスタ72〜75の保持デー
タは、ダート回路76a〜76e を介して簡易言語制
御部5内の簡易言語要求受付部16へ送られる。上記ダ
ート回路76a〜76tsは、命令解読部34がらのダ
ートオープン信号によってダート制御される。
第5図(b)は簡易言語要求受付部16の詳細を示すも
ので、第6図(、)に示す簡易言語要求制御部35内の
各レジスタ72〜75に対応するレジスタ81〜84を
備え、ダート回路85a〜1L5dを介して簡易言語要
求制御部35からのデータを受入れるようになっている
。この場合、簡易言語要求受付部16は、簡易言語要求
制御部35の7リツノフロツf71から送られてくる起
動要求信号については、ダート回路を介さすに直ちに簡
易言語管理部12へ入力する。この簡易言語管理部12
は、上記要求信号を受付けると、受付は信号を出力し、
命令解読部14を介してダート回路85th〜85dの
ダートを開き、簡易言語要求制御部35からのデータを
受入れる。
第6図(b)は高級言語要求受付部36の詳細を示すも
ので、−第5図(a)に示す高級1語要求制御部15内
の各レジスタ62.63に対応するレジスタ91.92
を備え、ダート回路93a。
93b”f、介して高級言語要求制御部15からのデー
タを受入れるようになっている。この場合、高級言語要
求受付部36は、高級言語要求制御部15の7リツプフ
ロツプ61から送られてくる起動要求信号についてはダ
ート回路を介さずに無条件に高級言語管理部32へ入力
する。この高級言語管理部32は、上記要求信号を受付
けると、受付は信号を出力し、命令解読部34を介して
ダート回路93 a 、 9.9 bのダートを開き、
高級1語要求制御部15からのデータを受入れる。
次に上記実施例の動作砺註明する。まず、第1図の全体
的な概略動作について第7図のフローチャートに従って
説明する。処理動作を寒行する場合、最初にステソゲA
1に示すように簡易言語による処理モードか、高級1飴
による処理モードかを判断する。例えば第8図(、)〜
(c)に示すような表を簡易言語によ)作成する場合で
、簡易言語の処理モードが指定されていれは、ステラf
A1からステップ入2に示すフェッチサイクルを経てス
テップA3に進む。このステラfA3では、簡易言語に
よル作表処理を行なっている際に、高級言語による処理
を必要としているか否か、つまシ、高級言語処理要求が
出されているか否かを判断し、要求が出されていなけれ
ばステップA4に進み、ステップA2でフェッチされた
命令を実行する。また、このステップA9では、高級言
語制御部6から出されている簡易言語処理要求を簡易1
語制御部5が受付けた場合に、その要求に対する命令を
実行する。次いでステップA5へ逆み、命令の実行が高
級言語制御部6からの要求に基づくものか否か、つ1シ
、晶級言語の処理にリターンする心太があるか否かを判
断し、リターンの必要が無ければ、ステップA6へ進む
。このステップA6では、処理終了か否かを判断し、終
了でなければステップA2へ戻る。
以下同機の処理を繰返し、第8図に示したような表を作
成してRAM 7に記憶する。
一方、例えば高級1゛語を定義したシ、演算処理を行な
う場合で、高級1語による処理モードが指定されている
場合は、上記ステップA1においてそのモード内容が判
別され、ステップA7に示す命令フェッチの段階を経て
ステップA8へ進む。このステップ八8では、簡易言語
を使用する処理要求があるか否かを判断し、簡易言語処
理要求が無けれはステップA9へ進み、ステップA7で
フェッチされた命令を実行する。また、このステツ7’
A9では、簡易言語制御部5から出されている高級言語
処理要求を高級言語制御部6が受付けた場合に、その要
求に対する命令を実行する。次いでステップA、toに
進み、命令の実行が簡易1語制御部5からの要求に基づ
くものか否か、つまフ簡易言語の処理にリターンする必
要があるか否か全判断し、リターンの必要が無けれは、
ステップAllに進む。このステップAllでは処理終
了か否かを判断し、終了でなけれはステップA7へ戻っ
て同様の処理を繰返す。
また、上記ステップAloにおいてリターンの指示が検
出された場合は、簡易言語処理フローのステップA6へ
戻る。さらに、簡易言語処理スローのステップA、にお
いてリターンの指示が検出された場合は、高級言語処理
フローのステップAllへ戻る。
次に第8図(a)に示すファイルを作成する場合につい
て、第9図のフローチャートを参照して説明する。ファ
イルを作成する場合には、まず、第9図のステップB1
に示すように、キー人力装置2におけるモードスイッチ
によシ、簡易言語モードを指定すると共に、ステツ7″
B2においてファイル作成モードを指定する。上記のモ
ード指定によシ簡易言語制御部5が指定され、以後、簡
易言語によってファイル作成制御が行なわれる。次いで
ステラfB、に進み、キー人力装置2よシフアイル名を
入力する。例えはステレオ関係のファイルを作成する場
合であれは、ファイル名としてrFILE : 5TE
REOjを入力する。その後、ステップB4に示すよう
にレコード数、項目数を入力する。第8図の場合はレコ
ード数(RC)、項目数(IT )が共に「4」である
ので、レコード数rRC: 4J、項目数rIT : 
4Jをキー人力する。
続いてステップB5においてラベルレコードを入力する
。このラベルレコードは、各項目の内容を定義するもの
で、その定義同容を次表に示す。   。
表 上表において項目1(ITI)ii:、項目内容が「品
名」、記憶データは「文字」、記憶文字数が最大「4」
であることを示している。項目2(IT 2 )は、項
目内容が「単価」、記憶データは「数値」、記憶桁数が
最大「4」で1桁の一小数値を含んでいることを示して
いる。項目3(IT3)は、項目内容が「数量」、記憶
データは「数値」記憶桁数が最大「4」であることを示
している。
項目4(IT4)は、項目内容が「合計」、記憶データ
は「数値」、記憶桁数が最大「4」であることを示して
いる。また、上記項目4では、その他、演算内容例えば
項目2と項目3の記憶f−−タによシ乗算を行ない、つ
まシ、「IT2*■T3」の乗費を行ない、その乗算結
果を合計値として記憶するように定義する。この場合、
上記演算は高級1飴を指定して行なわせる。
上記ステップB5においてラベルレコードを入力した後
、ステップB6に進み、項目データを入力する。例えば
レコード1(RCI)においては、ITIの品名として
「アンプ」、IT2の単価として「11.5」万円、I
T3の数量としてrloO」個を入力する。また、他の
レコード2 (RC2)〜レコード4(RC4)につい
ても同様にして各項目データを入力する。上記項目デー
タ入力彼はステラfB7に進み、上記金側項目に対する
演算を高級言語によシ実行し、その演算結果をステップ
B8においてRAM 7に登録する。
次に上記簡易言語処理において、高級1語の処理を要求
し、その処理を実行する場合の動作について説明する。
第8図(、)に示すファイルを作成する場合、項目4の
合計処理において、高級言語による演算が必要になる。
この場合、第7図に示す処理フローのステラfAsにお
いて、第4図のインストラクションデコーダ53から高
級言語要求信号が出力され、第5図(a)に示す高級言
語要求制御部15へ送られる。これにょ)第10図のス
テップ自に示すように高級言語要求制御部15内の7リ
ツプ70ツ7”Elがセットされる。次いで簡易言語制
御部5は、ステラfC,に示すように第5図(a)にお
けるグログラムレジスタ62にプログラムナをセットし
、続いてステラfC3に示すように式、変数を変数レジ
スタ63にセットする。第8図(a)に示すファイルを
作成する場合は、高級言語のプログラムは指定せず、計
算式rIT2*IT3J  を指定するのみで合計金額
を求めることができるので、上記ステップC,において
変数レジスタ63に計算式rIT2*IT3J  っ’
I D、vコ−)’RC117)場合はrll、5X1
00Jをセットする。次いでステップC4において、イ
ンストラクションデコーダ53よシ高級言語要求制御部
15ヘダートオープン信号を送って第5図(a)におけ
るダート回路64a〜64cのダートを開き、フリップ
フロップ61、レジスタ62.63の内容を第6図(b
)に示す高級1−語要求受付部36へ出力する。高級言
語要求受付部36は、7リツプフロツグ61からの起動
要求信号については無条件で受入れ、ステップCsに示
すように高級言語管理部32を起動させる。これにより
高級言語管理部32は、制御動作を開始し、まず、命令
解読部34を介して第6図(b)に示す高級言語要求受
付部36にダートオープン信号を与え、ゲート回路93
a。
93bのダートを開いて高級言語要求制御部15のレジ
スタ62.63からのデータをレジスタ91.92にセ
ットする。次いで高級言語管理部32はステップC6に
示すように、レジスタ91゜92のセット同容に従って
RAM 8に対する初期アドレスをセットし、ステラf
C7において簡易言語制御部5からの要求に対する処理
を実行する。この場合には簡易言語制御部5からrIT
2*IT3Jの式つまシレコードRCIの場合はrll
、5×100」が与えられているので、その式に対する
計算を行なう。計算終了後はステラfC,に進み、高級
言語要求制御部15から要求信号が送られてきているか
否かを判断し、要求信号が無ければ第7図のステラ7°
A□□へ進むが、上記のように要求信号が送られてきて
いる場合には、第10図のステラfC9へ進む。このス
テラfC。
では、簡易言語要求制御部35のフリソゾフロッ7”7
1をセットし、簡易言語要求信号を発止させる。次いで
ステップC1oに進み、ステップC7で求めた計算結果
をデータレジスタ75にセットする。他のレジスタ72
〜74は、高級言語制御部6が簡易言語の処理を必要と
する場合に使用されるもので、この場合には使用芒れな
い。その後、ステップC1lにおいてダート回路76a
〜76eのダートを開き、フリップフロッグ7ノの出力
及びレジスタ72〜25の保持データを第5図(b)に
示す簡易1語要求受付部16へ送出する。この簡易言語
要求受付部16は、7リツグフロツプ71からの要求信
号を無条件で受入れ、ステラfC12に示すように簡易
言語管理部12を起動する。これによシ簡易言語管理部
12は制御動作を開始し、簡易言語要求受付部16のゲ
ート858〜85dを開いて簡易言語要求制御部35の
レジスタ72〜75からのデータをレジスタ81〜84
にセットする。その後、ステンプ自3に示すように高級
言語要求制御部15のフリップフロノf61をリセット
し、高級I Bによる処理から簡易言語の処理に戻る。
また、高級言語管理部32も簡易言語要求制御部35の
フリップ70ツブ?1をリセットする。
そして、簡易言語管理部12は、高級言語の処理によっ
て求めた計算結果を第8図(a) K示すファイルの項
目4に省込む。上記高級言語による計q処理は、各レコ
ードのデータ入力毎に行なわれるもので、上記の処理を
繰返すことによって第8図(a)に示すファイルが作成
される。上記第8図(a)に示すファイルでは、ラベル
に計q一式を定義したが、各レコードで計算式が異なる
場合PCは、各レコード毎に定義するようにしてもよい
次に第8図(b)に示すファイルを作成する場合につい
て説明する。第8図(bJは三角関数のファイル作成例
を示すもので、レコード0にラベルレコードを壱′込む
場合、項目1にレコード番号を指定する「RC」、項目
2に計算式rs IN(RC*45)j。
項目3に高級り語におけるプログラムA r PROG
4−O」及び変数「AJを定義する。この変数rAJは
、上記rRCJによシ指定される値である。そして、項
目1(ITI)に書込む項目データrRCJは、レコー
ドRCIには「1」、RC2には「2」、RC3には「
3」を書込む。そして、レコード1、項目2にデータを
書込む場合、ラベルに定義した式「5IN(RC*45
)Jが上記したようにして簡易言語制御部5から高級言
語制御部6へ送られる。例えはレコード1では、「RC
=1」であるので、上記式はr 5IN(RC* 45
) −8IN(1*45) Jとなシ、高級言語制御部
6でrSIN45°=0.70711Jの計算が行なわ
れる。そして、その計算結果が簡易言語制御部5へ戻さ
れ、レコード1、項目2の位置に書込まれる。そして、
レコードl1項目3にデータを書込む場合、ラベルに定
義した内容r PROG≠0;A」が高級言語制御部6
へ送られる。高級1飴制御部6は、簡易言語制御部5に
よってプログラムが指定されると、そのプログラムを読
出してそれを実行する。例えばr PROGすO」に 10   A=CO8(RC*45) 0END のプログラムか設定されていたとすると、「RC−1」
の場合には上記プログラムによってrcO845°=0
.70711Jの計算を行なう。この計算結果は簡易言
語制御部5へ戻され、レコード1、項目3の位置に書込
まれる。以下同様にしてRC2,RC3について高級言
語制御部6で計算が行なわれ、その計算結果が所定の位
置に書込まれ、第8図(b)のファイルが作成される。
第8図(c)は高級言語制御部6がプログラム実行中に
PROG + 1において簡易言語制御部5を指定し、
ファイルナ2におけるレコード1、項目3の位置に計咎
結果を書込む場合の例について示したものである。上記
PROG≠1はライン10において、簡易言語制御部5
に対し、第8図(b)に示すファイル4P1を指定して
レコード1、項目2の内容rO,70711Jを読出し
、その値をrBJと定義している。そして、ライン2o
において、r C= 5IN(B) * C08(B)
 J ノ式全定義し、その式によシrc=o、0123
4jの計算結果を求めている。さらに、ライン3oにお
いて簡易言語制御部5に要求信号を送ってファイル≠2
を指定し、レコード1、項目3にrc=o、o1234
Jを壱込んでいる。以下同様にしてファイル+2には、
高級言語制御部6によって所定のデータが書込まれる。
第8図(d)は、項目データとして命令のシーケンス全
1込んだ場合のファイル作成例を示したものである。こ
のファイルにおいては、命令を実行する場合にそのステ
ップに計算式が含凍れていれは、高級言語制御部6に要
求信号を出力して指定の計算を実行する。
〔発明の効果〕
以上述べたようにこの発明によれは、高級言語による処
理実行中に作表処理を行なう場合、高級言語側よシ簡易
百語め実行機能を指定して作表処理を実行させるように
したので、高級言語の汎用性を保持し、かつ、特定のプ
ログラムを組むことなく作表処理を容易に行なうことが
できるプログラマブル電子計算機を提供することができ
る。
【図面の簡単な説明】
図面は本発明の一実施例を示すもので、第1図は全体の
構成を示すブロック囚、第2図は第1図における簡易言
語制御部の詳細を示す構成図、第3図は第1図における
高級言語制御部の詳細を示す構成図、第4図は第2図に
おける命令解読部14の詳細を示す構成図、第5図(a
)は第2図における高級言語要求制御部の詳細を示す構
成図、第5N(b)は第2図における簡易言語要求受付
部16の詳細を示す構成図、第6図(a)は第2図にお
ける簡易言語要求制御部35の詳細を示す構成図、第6
図(b)は高級言語要求受付部の詳細を示す構成図、第
7図は全体の動作を示すフローチャート、第8図(、)
〜(d)は作表例を示す図、第9図は作表動作を示すフ
ローチャート、第10図は簡易言語制御部が高級言語制
御部に要求信号を出力して高級1語によ多処理を実行す
る場合の動作を示す70−ナヤートである。 1・・・システム制御部、2・・・キー人力装置、3・
・・表示装置、4・・・外部記憶装置、5・・・簡易言
語制御部、6・・・高級言語制御部、7,8・・・RA
M 。 12・・・簡易言語管理部、14・・・命令解読部、1
5・・・高級言語要求制御部、16・・・簡易言語要求
受付部、35・・・簡易1飴要求制御部、3り・・・高
級言語要求受付部。 出願人代理人  弁理士 鈴 江 武 彦第2図 第3図 ム 第5図 (a) 1ら 第5図 (b) 第6図 (a) 5

Claims (1)

    【特許請求の範囲】
  1. プログラム言語により組まれたプログラム金実行するた
    めのインストラクションを記憶する高級言語管理部と、
    プログラムを組まずにパラメータ入力のみで作表を実行
    するためのインストラクション全記憶する簡易言語管理
    部と、上記高級1語管理部に記憶されているインストラ
    クションを解読する命令解読部と、この命令解読部によ
    る解読結果が簡易言語要求であるとき上記簡易言語管理
    部を起動する簡易言語要求部とを具備してなるプログラ
    マブル電子計算機。
JP6403283A 1983-04-12 1983-04-12 プログラマブル電子計算機 Pending JPS59189450A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6403283A JPS59189450A (ja) 1983-04-12 1983-04-12 プログラマブル電子計算機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6403283A JPS59189450A (ja) 1983-04-12 1983-04-12 プログラマブル電子計算機

Publications (1)

Publication Number Publication Date
JPS59189450A true JPS59189450A (ja) 1984-10-27

Family

ID=13246375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6403283A Pending JPS59189450A (ja) 1983-04-12 1983-04-12 プログラマブル電子計算機

Country Status (1)

Country Link
JP (1) JPS59189450A (ja)

Similar Documents

Publication Publication Date Title
US4044334A (en) Database instruction unload
Arnold Finite transition systems: semantics of communicating systems
US4130867A (en) Database instruction apparatus for determining a database record type
US4482953A (en) Computer with console addressable PLA storing control microcode and microinstructions for self-test of internal registers and ALU
Salmon et al. Computer graphics: systems & concepts
Hennessy Algebraic theory of processes
Goldberg et al. Succeeding with objects: Decision frameworks for project management
Blaauw et al. Computer architecture: Concepts and evolution
Van Leeuwen Handbook of theoretical computer science (vol. A) algorithms and complexity
US4025901A (en) Database instruction find owner
Wise Prolog multiprocessors
US3548384A (en) Procedure entry for a data processor employing a stack
US4024508A (en) Database instruction find serial
US4539635A (en) Pipelined digital processor arranged for conditional operation
Cook et al. System design of a dynamic microprocessor
US4042912A (en) Database set condition test instruction
Agrawala et al. Microprogramming: Perspective and status
US4396979A (en) Microprocessor with improved arithmetic logic unit data path
US4412283A (en) High performance microprocessor system
US4598358A (en) Pipelined digital signal processor using a common data and control bus
JPH0721793B2 (ja) 表処理装置
US3480917A (en) Arrangement for transferring between program sequences in a data processor
JPS59189450A (ja) プログラマブル電子計算機
CN110222123A (zh) 用于教育平台的Hive动态分区加载的方法及电子设备
Asaad A Study on Instruction Formats on Computer Organization and Architecture