JPS59185461A - 課金パルス電圧制御回路 - Google Patents
課金パルス電圧制御回路Info
- Publication number
- JPS59185461A JPS59185461A JP5998483A JP5998483A JPS59185461A JP S59185461 A JPS59185461 A JP S59185461A JP 5998483 A JP5998483 A JP 5998483A JP 5998483 A JP5998483 A JP 5998483A JP S59185461 A JPS59185461 A JP S59185461A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- transistor
- capacitor
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M15/00—Arrangements for metering, time-control or time indication ; Metering, charging or billing arrangements for voice wireline or wireless communications, e.g. VoIP
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Meter Arrangements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、通信用交換機の局間を接続するトランク回路
における課金パルス電圧制御回路に関する。
における課金パルス電圧制御回路に関する。
局間を接続するトランクの着信側においては、発信側ト
ランクへ課金パルスを送出する場合がある。この場合、
通話中の加入者への雑音とならない様に、課金パルスの
波形を鈍らせて、送出する必要がある。
ランクへ課金パルスを送出する場合がある。この場合、
通話中の加入者への雑音とならない様に、課金パルスの
波形を鈍らせて、送出する必要がある。
従来、この種の課金パルス送出回路には、第１図に示す
ように、リレー接点（ｒｖ） １０ 、１１及びリレー
接点（ｍｐ） １２ 、１３から成る反転回路１４と、
コンデンサ１〜４及びコイル５〜８から成るＬＣ回路９
とを備えて成り、反転回路１４によシ反転パルスを形成
して課金パルスとすると共に、ＬＣ回路９によって該パ
ルスの波形を鈍らせて送出している。
ように、リレー接点（ｒｖ） １０ 、１１及びリレー
接点（ｍｐ） １２ 、１３から成る反転回路１４と、
コンデンサ１〜４及びコイル５〜８から成るＬＣ回路９
とを備えて成り、反転回路１４によシ反転パルスを形成
して課金パルスとすると共に、ＬＣ回路９によって該パ
ルスの波形を鈍らせて送出している。
この従来の課金パルス送出回路の動作について、第１図
及び第２図を参照して説明する。
及び第２図を参照して説明する。
今、リレー接点（ｒｖ） １０ 、１１とリレー接点（
ｒｌ’ｌ） １２ 、１３とが、第１図に示す状態にあ
るとすると、出力端子１５．１６間には、出力Ｖ。
ｒｌ’ｌ） １２ 、１３とが、第１図に示す状態にあ
るとすると、出力端子１５．１６間には、出力Ｖ。
としてＶボルト（端子１５側十）が出力される。
ここで、リレー接点（ｍＰ） １２ 、１３−Ａ！開と
なると、出力端子１５．１６間の電圧が下がシ、０ポル
トになる。一方、上記リレー接点（ｍｐ） １２ 。
なると、出力端子１５．１６間の電圧が下がシ、０ポル
トになる。一方、上記リレー接点（ｍｐ） １２ 。
１３の開に引続いてリレー接点（ｒｖ） ｉ ｏ 、
１１の接点が切換わシ、その後、接点（ｍｐ）１２，１
３が閉成すると、出力端子１５．１６間の電圧は、極性
が反転し、−Ｖボルトに達する。ついで、リレー接点（
ｍｐ） １２ 、１３が開となると、上記と同様に１出
力端子１５．１６間の出力ＶＯが−■から０になる。一
方、引続いてリレー接点（ｒｖ）１０．１１の接点が切
換わシ、その後、接点（ｍ ｐ＞１２．１３が閉成する
と、出力端子１５．１６間の電圧は、再び＋となってＶ
ボルトに達する。
１１の接点が切換わシ、その後、接点（ｍｐ）１２，１
３が閉成すると、出力端子１５．１６間の電圧は、極性
が反転し、−Ｖボルトに達する。ついで、リレー接点（
ｍｐ） １２ 、１３が開となると、上記と同様に１出
力端子１５．１６間の出力ＶＯが−■から０になる。一
方、引続いてリレー接点（ｒｖ）１０．１１の接点が切
換わシ、その後、接点（ｍ ｐ＞１２．１３が閉成する
と、出力端子１５．１６間の電圧は、再び＋となってＶ
ボルトに達する。
このようＫして課金パルスが形成されるが、該課金パル
スには、通常−４８Ｖの反転パルスが使用されるため、
コイル及びコンデンサに加わる電流、電圧は小さくなく
、かなり大きいコイル及びコンデンサを必要とする。そ
の為、トランク回路におけるＬＣ回路は、その占める割
合が過大であｐ１高価かつ実装回路数の低下となる欠点
があった。
スには、通常−４８Ｖの反転パルスが使用されるため、
コイル及びコンデンサに加わる電流、電圧は小さくなく
、かなり大きいコイル及びコンデンサを必要とする。そ
の為、トランク回路におけるＬＣ回路は、その占める割
合が過大であｐ１高価かつ実装回路数の低下となる欠点
があった。
本発明は、斯かる欠点に艦みてなされたもので、課金パ
ルスを鈍らせる回路を、能動素子であるトランジスタ及
び増幅器から構成される電圧制御回路を使用して構成す
ることによシ、上記欠点を解決し、課金パルス送出回路
を安価且つ小型化できるようにした、課金パルス電圧制
御回路を提供するものである。
ルスを鈍らせる回路を、能動素子であるトランジスタ及
び増幅器から構成される電圧制御回路を使用して構成す
ることによシ、上記欠点を解決し、課金パルス送出回路
を安価且つ小型化できるようにした、課金パルス電圧制
御回路を提供するものである。
即ち、本発明は、課金パルス送出回路において、課金パ
ルスを形成する反転回路と接続されて該課金パルスを鈍
らせる回路であって、エミツタ７オロア回路を構成する
と共に上記反転回路と接続されるトランジスタと、充放
電回路を構成するコンデンサ及び抵抗と、上記トランジ
スタのコレクタ電圧と上記コンデンサの充放電電圧とを
比較してその出力を該トランジスタのペースに付与する
増幅器とを備え、上記コンデンサの充放電電圧とトラン
ジスタのコレクタ電圧を比例させて変化させることによ
シ、課金パルスを鈍らせるよう構成したことを特徴とす
る。
ルスを形成する反転回路と接続されて該課金パルスを鈍
らせる回路であって、エミツタ７オロア回路を構成する
と共に上記反転回路と接続されるトランジスタと、充放
電回路を構成するコンデンサ及び抵抗と、上記トランジ
スタのコレクタ電圧と上記コンデンサの充放電電圧とを
比較してその出力を該トランジスタのペースに付与する
増幅器とを備え、上記コンデンサの充放電電圧とトラン
ジスタのコレクタ電圧を比例させて変化させることによ
シ、課金パルスを鈍らせるよう構成したことを特徴とす
る。
以下、本発明を図面に示す実施例に基づいて説明する。
第３図に本発明課金パルス電圧制御回路の一実施例の回
路図を示す。同図に示す課金パルス電圧制御回路は、エ
ミツタフオ四ア回路を構成するトランジスタ２９及びそ
のベース電流制限抵抗２５と、充放電回路を構成するコ
ンデンサ２７及び抵抗２２．２３と、該充放電回路を制
御するスイッチＳＷ２１と、上記コンデンサ２７の充放
電電圧と上記トランジスタ２９のコレクタ電圧とを比較
する増幅器２８と、バイアス用抵抗２６及び入力抵抗２
４と、極性反転用リレー接点（ｍｐ）３０゜３１を有す
る反転回路３２とを備えて構成される。
路図を示す。同図に示す課金パルス電圧制御回路は、エ
ミツタフオ四ア回路を構成するトランジスタ２９及びそ
のベース電流制限抵抗２５と、充放電回路を構成するコ
ンデンサ２７及び抵抗２２．２３と、該充放電回路を制
御するスイッチＳＷ２１と、上記コンデンサ２７の充放
電電圧と上記トランジスタ２９のコレクタ電圧とを比較
する増幅器２８と、バイアス用抵抗２６及び入力抵抗２
４と、極性反転用リレー接点（ｍｐ）３０゜３１を有す
る反転回路３２とを備えて構成される。
上記充放電回路のコンデンサ２７は、その一端が増幅器
２８の（ハ）個入力に接続されると共に、抵抗２３．２
２を介して直流電源−■に接続されている。そして、該
コンデンサ２７及び抵抗２３と並列にスイッチＳＷ２１
が接続されている。
２８の（ハ）個入力に接続されると共に、抵抗２３．２
２を介して直流電源−■に接続されている。そして、該
コンデンサ２７及び抵抗２３と並列にスイッチＳＷ２１
が接続されている。
上記トランジスタ２９は、コレクタが反転回路３２の一
方のリレー接点（ｍｐ） ３０の入力端に接続されると
共に、抵抗２４を介して増幅器２８の（ト）個入力に接
続され、更に、抵抗２６を介して接地されている。又、
該トランジスタ２９のエミッタは、直流電源−■に接続
されている。更に、ベースは、抵抗２５を介して増幅器
２８の出力に接続されている。
方のリレー接点（ｍｐ） ３０の入力端に接続されると
共に、抵抗２４を介して増幅器２８の（ト）個入力に接
続され、更に、抵抗２６を介して接地されている。又、
該トランジスタ２９のエミッタは、直流電源−■に接続
されている。更に、ベースは、抵抗２５を介して増幅器
２８の出力に接続されている。
上記反転回路３２は、入力端を上記トランジスタ２９の
コレクタと接続したリレー接点（ｍｐ）３゜の出力端と
、入力端を接地したリレー接点（ｍｐ ）３１の出力端
とを各々出力端子３３．３４に接続しである。
コレクタと接続したリレー接点（ｍｐ）３゜の出力端と
、入力端を接地したリレー接点（ｍｐ ）３１の出力端
とを各々出力端子３３．３４に接続しである。
次に１本発８Ａ課金パルス電圧制御回路の動作について
、上記第３図を第４図を参照して説明する。
、上記第３図を第４図を参照して説明する。
第４図は上記実施例の各部の動作を示す波形図である。
スイッチＳＷ ２ ｉがオフの状態では、コンデンサ２
７には、−■の電圧が充電されている。増幅器２８は、
トランジスタ２９のコレクタ電圧が−Ｖの電圧となる様
、トランジスタ２９０ベース電流を制御する。この時、
出力電圧ＶＯは、トランジスタ２９のコレクタエミッタ
間の電圧をＶＯＥとすると、Ｖ−Ｖｏｘの電圧が出てい
る。
７には、−■の電圧が充電されている。増幅器２８は、
トランジスタ２９のコレクタ電圧が−Ｖの電圧となる様
、トランジスタ２９０ベース電流を制御する。この時、
出力電圧ＶＯは、トランジスタ２９のコレクタエミッタ
間の電圧をＶＯＥとすると、Ｖ−Ｖｏｘの電圧が出てい
る。
課金パルスを送出する場合、まずスイッチ５Ｗ２１をオ
ンする。するとコンデンサ２７に充電されていた電荷は
、抵抗２３を通して放電される。
ンする。するとコンデンサ２７に充電されていた電荷は
、抵抗２３を通して放電される。
増幅器２８は、コンデンサ２７の放電電圧に比例したト
ランジスタ２９のコレクタ電圧を得る様トランジスタ２
９のベース電流を制限する。そして、コンデンサ２７の
充電電圧がなくなるにつれ、トランジスタ２９は、オフ
していく。トランジスタ２９がオフすると、出力電圧Ｖ
ｏ は、Ｏｖとなる。
ランジスタ２９のコレクタ電圧を得る様トランジスタ２
９のベース電流を制限する。そして、コンデンサ２７の
充電電圧がなくなるにつれ、トランジスタ２９は、オフ
していく。トランジスタ２９がオフすると、出力電圧Ｖ
ｏ は、Ｏｖとなる。
この時、ｍｐ接点で極性を反転してやシ、スイッチ５Ｗ
２１をオフする。スイッチ５Ｗ２１をオフすることによ
シ、再び、コンデンサ２７は抵抗２２を通して充電を開
始する。増幅器２８は、コンデンサ２７の充電とともに
、トランジスタ２９めベース電流を制御し、コンデンサ
２７の充電電圧と同じ電圧がトランジスタ２９のコレク
タ電圧に得られる様トランジスタ２９をオンしていく。
２１をオフする。スイッチ５Ｗ２１をオフすることによ
シ、再び、コンデンサ２７は抵抗２２を通して充電を開
始する。増幅器２８は、コンデンサ２７の充電とともに
、トランジスタ２９めベース電流を制御し、コンデンサ
２７の充電電圧と同じ電圧がトランジスタ２９のコレク
タ電圧に得られる様トランジスタ２９をオンしていく。
コンデンサ２７が充電し終えると、トランジスタ２９、
は飽和し、出力電圧ＶＯは、−（Ｖ−ＶＯＥ）となる。
は飽和し、出力電圧ＶＯは、−（Ｖ−ＶＯＥ）となる。
出力電圧Ｖｏ を再び極性反転させる場合も、上記手順
で行なえば、波形の鈍った極性反転パルスを得、課金パ
ルス送出時の通話中加入者への雑音をなくすことができ
る。
で行なえば、波形の鈍った極性反転パルスを得、課金パ
ルス送出時の通話中加入者への雑音をなくすことができ
る。
以上説明したように本発明は、エミッタフォロア回路を
構成するトランジスタのコレクタ電圧と、コンデンサ及
び抵抗で構成される充放電回路の電圧とを増幅器で比較
し、その出力をトランジスタのベースに与え、上記コン
デンサの充放電電圧とトランジスタのコレクタ電圧を比
例させて変化させて課金パルスを鈍らせる構成としたこ
とによシ、コイル及びコンデンサで構成する従来のＬＣ
回路に代って、同等の機能を持った、小型で安価な課金
パルス送出回路を構成することができゑ効果がある。
構成するトランジスタのコレクタ電圧と、コンデンサ及
び抵抗で構成される充放電回路の電圧とを増幅器で比較
し、その出力をトランジスタのベースに与え、上記コン
デンサの充放電電圧とトランジスタのコレクタ電圧を比
例させて変化させて課金パルスを鈍らせる構成としたこ
とによシ、コイル及びコンデンサで構成する従来のＬＣ
回路に代って、同等の機能を持った、小型で安価な課金
パルス送出回路を構成することができゑ効果がある。
第１図は従来の課金パルス送出回路を示す回路図、第２
図はその動作を示す波形図、第３図は本発明課金パルス
電圧制御回路の一実施例を示す回路図、第４図は上記実
施例の各部の動作を示す波形図である。 １〜４・・・コンデンサ ５〜８・・・コイル９
・Ｌ Ｃ回路 １０〜１３・・・リレー接点（
ｍｐ）１４・・・反転回路 １５．１６・・・出
力端子２１・・・スイッチＳＷ ２２〜２６・・・
抵抗２７・・・コンデンサ ２８・・・増幅器２
９・・・トランジスタ ３０．３１・・・リレー接点
（ｍｐ ）３２・・・反転回路 ３３．３４・・
・出力端子出願人 日本電気株式会社 第１図 ｒ′４９’ ′ 第２図 ｒｖ＃□、乞 ゛ニー： ！：：： 第３図 第４図
図はその動作を示す波形図、第３図は本発明課金パルス
電圧制御回路の一実施例を示す回路図、第４図は上記実
施例の各部の動作を示す波形図である。 １〜４・・・コンデンサ ５〜８・・・コイル９
・Ｌ Ｃ回路 １０〜１３・・・リレー接点（
ｍｐ）１４・・・反転回路 １５．１６・・・出
力端子２１・・・スイッチＳＷ ２２〜２６・・・
抵抗２７・・・コンデンサ ２８・・・増幅器２
９・・・トランジスタ ３０．３１・・・リレー接点
（ｍｐ ）３２・・・反転回路 ３３．３４・・
・出力端子出願人 日本電気株式会社 第１図 ｒ′４９’ ′ 第２図 ｒｖ＃□、乞 ゛ニー： ！：：： 第３図 第４図
Claims (1)
- 【特許請求の範囲】 課金パルス送出回路において、課金パルスを形成する反
転回路と接続されて該課金パルスを鈍らせる回路であっ
て、 エミッタフォロア回路を構成すると共に上記反転回路と
接続されるトランジスタと、充放電回路を構成するコン
デンサ及び抵抗と、上記トランジスタのコレクタ電圧と
上記コンデンサの充放電電圧とを比較してその出力を該
トランジスタのベースに付与する増幅器とを備え、上記
コンデンサの充放電電圧とトランジスタのコレクタ電圧
を比例させて変化させることによシ、課金パルスを鈍ら
せるよう構成したことを特徴とする課金パルス電圧制御
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5998483A JPS59185461A (ja) | 1983-04-07 | 1983-04-07 | 課金パルス電圧制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5998483A JPS59185461A (ja) | 1983-04-07 | 1983-04-07 | 課金パルス電圧制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59185461A true JPS59185461A (ja) | 1984-10-22 |
Family
ID=13128938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5998483A Pending JPS59185461A (ja) | 1983-04-07 | 1983-04-07 | 課金パルス電圧制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59185461A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5084117A (ja) * | 1973-11-26 | 1975-07-07 |
-
1983
- 1983-04-07 JP JP5998483A patent/JPS59185461A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5084117A (ja) * | 1973-11-26 | 1975-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6244597Y2 (ja) | ||
| US4626808A (en) | Electrical filter circuit for processing analog sampling signals | |
| US5162759A (en) | Piezoelectric filter stage selectably connectable in series with another piezoelectric filter stage | |
| US4550295A (en) | Switched capacitor integrator | |
| US4460953A (en) | Signal voltage dividing circuit | |
| JPS59185461A (ja) | 課金パルス電圧制御回路 | |
| JP2677633B2 (ja) | 遅延回路の読出し回路 | |
| JPH0218631B2 (ja) | ||
| US5905397A (en) | Switching circuit and switched capacitor circuit including the switching circuit | |
| US4383305A (en) | Simulation circuit employing switched capacitors | |
| JPH06209244A (ja) | 線形変換装置 | |
| JPH04252969A (ja) | ピークホールド回路 | |
| JPS6247385B2 (ja) | ||
| JPS6029218Y2 (ja) | ミュ−ティング回路 | |
| JPH024520Y2 (ja) | ||
| JPS63231800A (ja) | サンプル・ホ−ルド回路 | |
| JPH0432820Y2 (ja) | ||
| JPS6336277Y2 (ja) | ||
| JPH06283982A (ja) | スイッチ回路及びこれを用いた波形整形回路 | |
| JPS5811077Y2 (ja) | スイッチング回路 | |
| JPH023240Y2 (ja) | ||
| JPS61242154A (ja) | 電話交換機の平衡型課金パルス送出回路 | |
| JPS62175006A (ja) | スイツチトキヤパシタ形増幅回路 | |
| JPH0367387B2 (ja) | ||
| JPS6438883U (ja) |