JPS5918519Y2 - absolute value circuit - Google Patents

absolute value circuit

Info

Publication number
JPS5918519Y2
JPS5918519Y2 JP1978135831U JP13583178U JPS5918519Y2 JP S5918519 Y2 JPS5918519 Y2 JP S5918519Y2 JP 1978135831 U JP1978135831 U JP 1978135831U JP 13583178 U JP13583178 U JP 13583178U JP S5918519 Y2 JPS5918519 Y2 JP S5918519Y2
Authority
JP
Japan
Prior art keywords
common line
absolute value
signal
circuit
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1978135831U
Other languages
Japanese (ja)
Other versions
JPS5553250U (en
Inventor
進 原田
光雄 石毛
Original Assignee
株式会社千野製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社千野製作所 filed Critical 株式会社千野製作所
Priority to JP1978135831U priority Critical patent/JPS5918519Y2/en
Publication of JPS5553250U publication Critical patent/JPS5553250U/ja
Application granted granted Critical
Publication of JPS5918519Y2 publication Critical patent/JPS5918519Y2/en
Expired legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【考案の詳細な説明】 この考案は、2つの信号の差の絶対値を得るような絶対
値回路に関するものである。
[Detailed Description of the Invention] This invention relates to an absolute value circuit that obtains the absolute value of the difference between two signals.

従来、この種の回路としては、第1図で示されるように
、入力端子1,2に供給された入力信号e1.e2を減
算回路3にて差をとり、さらに整流アンプ4にて、減算
回路3の出力の正負にかかわらず正の信号を出力し、入
力信号e1.e2の絶対値−el−e2−を出力端子5
より得るようにしていた。
Conventionally, in this type of circuit, as shown in FIG. 1, input signals e1 . A subtraction circuit 3 takes a difference between e2 and a rectifying amplifier 4, which outputs a positive signal regardless of whether the output of the subtraction circuit 3 is positive or negative, and input signals e1. Output the absolute value of e2 -el-e2- to terminal 5
I was trying to get more.

しかしながら、このような回路では、減算回路の他に、
必ず性能のよい整流アンプを必要とし、この整流アンプ
をつくるには部品点数を多く必要とし、どうしても回路
が複雑で高価なものになってしまい、又、高精度に絶対
値信号を得ることが困難で゛あった。
However, in such a circuit, in addition to the subtraction circuit,
A rectifying amplifier with good performance is always required, and creating this rectifying amplifier requires a large number of parts, which inevitably results in a complicated and expensive circuit, and it is difficult to obtain an absolute value signal with high precision. It was.

この考案の目的は、以上の点に鑑みてなされたもので、
理想化ダイオード回路とスイッチ手段に減算回路を組合
わせるという極めて簡単な回路構成にて、高精度に2人
力信号の差の絶対値を得るようにした絶対値回路を提供
することである。
The purpose of this idea was made in view of the above points.
To provide an absolute value circuit capable of obtaining the absolute value of the difference between two human input signals with high precision using an extremely simple circuit configuration in which an idealized diode circuit, a switch means, and a subtraction circuit are combined.

以下図面に従って、この考案を説明する。This invention will be explained below with reference to the drawings.

第2図は、この考案の一実施例を示す接続図である。FIG. 2 is a connection diagram showing an embodiment of this invention.

図において、1,2はそれぞれ入力信号e1.e2が供
給される入力端子で、それぞれ演算増幅器OP1.OP
2の非反転入力端子に接続されている。
In the figure, 1 and 2 are input signals e1. e2 are supplied to the respective operational amplifiers OP1. OP
2 non-inverting input terminal.

そして各演算増幅器OP1.OP2の出力端子は、ダイ
オードD1.D2のアノード側と接続されており、各ダ
イオードD1.D2のカソード側はそれぞれ演算増幅器
OP1.OP2の反転入力端子に接続して負帰還がほど
こされ、いわゆる理想化ダイオード回路となっている。
And each operational amplifier OP1. The output terminal of OP2 is connected to the diode D1. D2 is connected to the anode side of each diode D1. The cathode side of D2 is connected to an operational amplifier OP1. Negative feedback is applied by connecting it to the inverting input terminal of OP2, forming a so-called idealized diode circuit.

更に、各ダイオードD1.D2のカソード側は共通に第
1の共通ライン11に接続されており、その一端は抵抗
Rを介してアースされている。
Furthermore, each diode D1. The cathode sides of D2 are commonly connected to the first common line 11, and one end thereof is grounded via a resistor R.

又、第2の共通ライン12と各演算増幅器OP1゜O1
2の入力端子1.2の間に、MO3形電界効果トランジ
スタ等からなるスイッチ手段FET1. FET2が接
続されており、各演算増幅器OP1.OP2の出力端子
は各FET1.FET2のゲートに接続し、このゲート
に加わる各演算増幅器OP1.OP2の出力信号により
FET1.FET2は駆動されるようになっている。
Also, the second common line 12 and each operational amplifier OP1°O1
Between the input terminals 1.2 of 2, switch means FET1.2 consisting of an MO3 field effect transistor or the like is connected. FET2 is connected to each operational amplifier OP1. The output terminal of OP2 is connected to each FET1. Each operational amplifier OP1. The output signal of OP2 causes FET1. FET2 is adapted to be driven.

そして、各共通ライン1□、1□は、それぞれ減算回路
3の正、負の入力端子に接続されており、減算回路3の
出力は出力端子5より取り出されるようになっている。
The common lines 1□ and 1□ are respectively connected to the positive and negative input terminals of the subtraction circuit 3, and the output of the subtraction circuit 3 is taken out from the output terminal 5.

次に、このように構成されたこの考案の絶対値回路の動
作の説明を行う。
Next, the operation of the absolute value circuit of this invention constructed in this way will be explained.

(1)el〈e2の場合 この場合、演算増幅器OP2を介してダイオードD2が
オンとなり、このオン電圧e2が第1の信号ライン11
に取り出すことができる。
(1) When el<e2 In this case, the diode D2 is turned on via the operational amplifier OP2, and this on-voltage e2 is applied to the first signal line 11.
can be taken out.

この電圧e2はダイオードD1を逆バイアスしてカット
オフし、演算増幅器OP1の反転入力端子に加えられる
This voltage e2 reverse biases the diode D1 to cut it off and is applied to the inverting input terminal of the operational amplifier OP1.

ここでel〈e2なので、演算増幅器OP1の出力はマ
イナス電位で大となり、このマイナス電位はFET1の
ゲートに加えられこのためFET1はオンとなり、つま
り人力信号e1がFET1を介して第2の共通ライン1
2に取り出すことができる。
Here, since el<e2, the output of the operational amplifier OP1 is large at negative potential, and this negative potential is applied to the gate of FET1, which turns on FET1, that is, the human input signal e1 passes through FET1 to the second common line. 1
It can be taken out in 2.

この時、演算増幅器022両入力端子に加わる電圧は同
定イ立e2なので゛その出力はゼロとなり、FET2は
オフとなっている。
At this time, since the voltage applied to both input terminals of the operational amplifier 022 is in the identification state e2, its output becomes zero, and the FET2 is turned off.

そして、このようにして第1の共通ライン11には大き
い方の入力信号e2、第2の共通ライン12には小さい
方の入力信号e1が取り出される。
In this way, the larger input signal e2 is taken out to the first common line 11, and the smaller input signal e1 is taken out to the second common line 12.

これら両信号e2.e1はそれぞれ減算回路3の正、負
の入力端子に加えられるので、減算の結果、e2−el
が出力され、出力端子5より取り出すことかで゛きる。
Both signals e2. Since e1 is added to the positive and negative input terminals of the subtraction circuit 3, the result of subtraction is e2−el
is output and can be taken out from the output terminal 5.

(2)el〉e2の場合 この場合、前述と全く同様にして、ダイオードD1がオ
ンして、第1の共通ライン11には大きい方の入力信号
e1が取り出せ、第2の共通ライン1□には小さい方の
入力信号e2が取り出せる。
(2) Case where el>e2 In this case, in exactly the same way as described above, the diode D1 is turned on, the larger input signal e1 is taken out to the first common line 11, and the larger input signal e1 is output to the second common line 1□. can extract the smaller input signal e2.

これら両信号e1.e2はそれぞれ減算回路3の正、負
の入力端子に加えられるので、減算の結果、el−e2
が出力され、出力端子5より取り出すことかで゛きる。
Both signals e1. Since e2 is added to the positive and negative input terminals of the subtraction circuit 3, the result of subtraction is el-e2
is output and can be taken out from the output terminal 5.

つまり、(1)、 (2)の場合をあわせて考えると、
入力かe1〈e2の場合、出力はe2−e1人力がel
〉e2の場合、出力はel−e2となり、つまり、出力
信号は、入力信号e1.e2の差の絶対値−el−e2
−に相当するものとなる。
In other words, considering cases (1) and (2) together,
If the input is e1 < e2, the output is e2-e1 human power is el
> e2, the output is el-e2, that is, the output signal is the input signal e1. Absolute value of difference in e2 - el - e2
- corresponds to -.

又、この考案の別の実施例として、ダイオードの向きを
逆とし、第1の共通ライン11に抵抗を介してバイアス
するようにすれば、第1の共通ラインには小さい方の入
力信号、第2の共通ライン12には大きい方の入力信号
が取り出せるので、これら共通ライン11,12の信号
を減算回路にて減算すれば同様にして絶対値信号が得ら
れることとなる。
In another embodiment of this invention, the direction of the diode is reversed and the first common line 11 is biased through a resistor, so that the first common line receives the smaller input signal, the first common line. Since the larger input signal can be extracted from the two common lines 12, if the signals on these common lines 11 and 12 are subtracted by a subtraction circuit, an absolute value signal can be obtained in the same way.

なお、減算回路の入力極性を逆にすれば、常にマイナス
の絶対値信号を得ることができる。
Note that by reversing the input polarity of the subtraction circuit, a negative absolute value signal can always be obtained.

又、両共通ラインに出力端子を設けるようにすれば、絶
対値信号の他に、最大値信号、最小値信号も取り出すこ
とかで゛きる。
Further, by providing an output terminal on both common lines, it is possible to extract not only the absolute value signal but also the maximum value signal and the minimum value signal.

以上、詳述したように、この考案は、2個の理想化ダイ
オード回路と、スイッチ手段により取り出された最大、
最小信号を減算して2人力信号の差の絶対値信号を得る
ようにした絶対値回路である。
As detailed above, this invention consists of two idealized diode circuits and a maximum
This is an absolute value circuit that obtains the absolute value signal of the difference between two human input signals by subtracting the minimum signal.

従って、極めて少ない部品点数ですむので安価で、信頼
性が向上し、しかも誤差要因が少ないので高精度に絶対
値信号を得ることができる。
Therefore, since the number of parts is extremely small, it is inexpensive and reliability is improved, and since there are few error factors, it is possible to obtain an absolute value signal with high precision.

又、必要に応じて常時、最大値信号、および最少値信号
も取り出すことができるので、−回路にて、絶対値、最
大値、最少値の三種の信号を得ることができ、非常に便
利である。
In addition, since the maximum value signal and minimum value signal can be taken out at any time as needed, it is possible to obtain three types of signals, the absolute value, maximum value, and minimum value, with the -circuit, which is very convenient. be.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、絶対値回路の従来例を示す接続図、第2図は
、この考案の一実施例を示す接続図である。
FIG. 1 is a connection diagram showing a conventional example of an absolute value circuit, and FIG. 2 is a connection diagram showing an embodiment of this invention.

Claims (1)

【実用新案登録請求の範囲】 1 入力端子に入力信号が供給される演算増幅器とこの
演算増幅器の出力端子にダイオードを接続して負帰還が
ほどこされてなる2個の理想化ダイオード回路と、各理
想化ダイオード回路の出力側を共通に接続する第1の共
通ラインと、各理想化ダイオード回路の入力端子と第2
の共通ラインとの間に接続され各演算増幅器の出力によ
り各ダイオードがカットオフのときオン駆動される各理
想化ダ、イオード回路に1個設けられたスイッチ手段と
、前記第1の共通ラインの大きい方の出力信号を正の入
力端子に供給し第2の共通ラインの小さい方の出力信号
を正の入力端子に供給し第2の共通ラインの小さい方の
出力信号を負の入力端子に供給して両信号の減算をする
減算回路とを備えたことを特徴とする絶対値回路。 2 前記第1の共通ラインから最大値信号を取り出すと
ともに第2の共通ラインから最小値信号を取り出すよう
に構成したことを特徴とする実用新案登録請求の範囲第
1項記載の絶対値回路。
[Claims for Utility Model Registration] 1. An operational amplifier to which an input signal is supplied to its input terminal, two idealized diode circuits in which a diode is connected to the output terminal of this operational amplifier to provide negative feedback, and each A first common line that commonly connects the output sides of the idealized diode circuits, and a second common line that connects the input terminals of each idealized diode circuit in common.
a switch means provided in each idealized diode circuit connected between the first common line and driven on when each diode is cut off by the output of each operational amplifier; providing the larger output signal to the positive input terminal; providing the smaller output signal of the second common line to the positive input terminal; and providing the smaller output signal of the second common line to the negative input terminal. and a subtraction circuit for subtracting both signals. 2. The absolute value circuit according to claim 1, wherein the absolute value circuit is configured to take out the maximum value signal from the first common line and take out the minimum value signal from the second common line.
JP1978135831U 1978-10-03 1978-10-03 absolute value circuit Expired JPS5918519Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1978135831U JPS5918519Y2 (en) 1978-10-03 1978-10-03 absolute value circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1978135831U JPS5918519Y2 (en) 1978-10-03 1978-10-03 absolute value circuit

Publications (2)

Publication Number Publication Date
JPS5553250U JPS5553250U (en) 1980-04-10
JPS5918519Y2 true JPS5918519Y2 (en) 1984-05-29

Family

ID=29106496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1978135831U Expired JPS5918519Y2 (en) 1978-10-03 1978-10-03 absolute value circuit

Country Status (1)

Country Link
JP (1) JPS5918519Y2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5216329U (en) * 1975-07-23 1977-02-04

Also Published As

Publication number Publication date
JPS5553250U (en) 1980-04-10

Similar Documents

Publication Publication Date Title
JPS5915216B2 (en) voltage level shifter
JPS5918519Y2 (en) absolute value circuit
JPS6313509A (en) Current mirror circuit
JPH01134985U (en)
SE7905604L (en) CIRCUIT TO LIMIT THE DIFFERENTIAL POWER DIFFERENCE IN DIFFERENTIAL AMPLIFIER
JPH0749423Y2 (en) Conductivity measurement detection circuit
KR910005553A (en) Amplifier with determined input impedance and various transconductance values
JPH021408B2 (en)
JPH0349469Y2 (en)
JPH0385804A (en) Amplifier
JPS6220078Y2 (en)
JPS584327Y2 (en) amplifier circuit
JPH0717012Y2 (en) Reference potential conversion circuit
JPS6349826B2 (en)
JPH0520795B2 (en)
JPH0535611Y2 (en)
JPH0138654Y2 (en)
JPS6336747Y2 (en)
JPS60675Y2 (en) Signal addition circuit
JP2549477Y2 (en) Grid pulse power supply
JPS6259485B2 (en)
JPH0550885B2 (en)
JPS6261528U (en)
JPH05343923A (en) Semiconductor device
JPS61105918A (en) Differential amplifier circuit