JPH0520795B2 - - Google Patents
Info
- Publication number
- JPH0520795B2 JPH0520795B2 JP29440085A JP29440085A JPH0520795B2 JP H0520795 B2 JPH0520795 B2 JP H0520795B2 JP 29440085 A JP29440085 A JP 29440085A JP 29440085 A JP29440085 A JP 29440085A JP H0520795 B2 JPH0520795 B2 JP H0520795B2
- Authority
- JP
- Japan
- Prior art keywords
- input signal
- circuit
- differential circuit
- input
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000002730 additional effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Processing Of Color Television Signals (AREA)
- Amplitude Modulation (AREA)
- Control Of Amplification And Gain Control (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、二つのアナログ信号の乗算を行う乗
算回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a multiplication circuit that multiplies two analog signals.
本発明は、第一の入力信号を負荷ダイオードを
有する第一の差動回路に、第二の入力信号を第二
の差動回路にそれぞれ入力し、それらの出力を双
差動回路に入力して、第一、第二の入力信号の乗
算出力を得る。アナログ信号の乗算回路におい
て、
第一の入力信号が低レベルのときに、上記第一
の差動回路に替わつて差動増幅する第三の差動回
路とその切替制御手段とを設けることにより、
低レベルの入力信号に対しても、十分に動作す
るようにしたものである。
The present invention inputs a first input signal to a first differential circuit having a load diode, a second input signal to a second differential circuit, and inputs their outputs to a bidifferential circuit. Then, the multiplication output of the first and second input signals is obtained. In the analog signal multiplication circuit, by providing a third differential circuit that performs differential amplification in place of the first differential circuit and its switching control means when the first input signal is at a low level, It is designed to operate satisfactorily even with low-level input signals.
従来の乗算回路は、第2図に示すように差動回
路22,27、負荷ダイオード6,7、レベルシ
フト回路19、双差動回路23、負荷回路17,
18から構成されており、第一の入力信号源20
からの第一の入力信号20aは、差動回路22の
入力端子24に入力され、差動回路22はトラン
ジスタ1,2、差動エミツタ抵抗3,4および定
電流源5からなり、差動回路22の出力は、トラ
ンジスタ1,2のコレクタより取り出され、双差
動回路23の入力端に入力される。
The conventional multiplier circuit, as shown in FIG.
18, a first input signal source 20
The first input signal 20a is input to the input terminal 24 of the differential circuit 22, and the differential circuit 22 consists of transistors 1 and 2, differential emitter resistors 3 and 4, and a constant current source 5. The output of 22 is taken out from the collectors of transistors 1 and 2 and input to the input terminal of a double differential circuit 23.
双差動回路23は、トランジスタ8,9,10
および11からなり、第2の入力信号源21から
の第二の入力信号21aは差動回路27の入力端
子25に入力され、差動回路27は、トランジス
タ12および13、差動エミツタ抵抗14および
15、定電流源16よりなり、出力端子26から
は、第1の入力信号20aと第2の入力信号21
aとの積である乗算出力26aが出力される。な
お、28は電源端子である。 The double differential circuit 23 includes transistors 8, 9, 10
and 11, a second input signal 21a from a second input signal source 21 is input to an input terminal 25 of a differential circuit 27, which includes transistors 12 and 13, a differential emitter resistor 14 and 15, consists of a constant current source 16, and outputs a first input signal 20a and a second input signal 21 from an output terminal 26.
A multiplication output 26a, which is the product of a and a, is output. Note that 28 is a power supply terminal.
〔発明が解決しようとする問題点〕
上記の従来のアナログ信号の乗算回路は、差動
回路22の負荷が負荷ダイオード6,7であるた
めに、乗算出力のリニアリテイを入力信号レベル
に対して広い範囲で保つために、入力信号のレベ
ルはある範囲の大きさに限定される。[Problems to be Solved by the Invention] In the conventional analog signal multiplication circuit described above, since the load of the differential circuit 22 is the load diodes 6 and 7, the linearity of the multiplication output is wide with respect to the input signal level. In order to remain within a range, the level of the input signal is limited to a certain range of magnitude.
ところで、この従来例の回路を用いて、4相位
相検波によるFM復調などの検波動作を実現する
には、双差動回路23のトランジスタ8,9,1
0および11を完全にスイツチングさせるに十分
なレベルの入力信号を供給しなければならない。
しかし、入力信号が小さい場合にはこのレベルを
満足しないことがある。従つて上記のように入力
信号レベルの範囲が限定される従来例の回路で
は、低レベルでの動作が不十分となり、上記のよ
うなスイツチング動作による検波ができない欠点
があつた。 By the way, in order to realize a detection operation such as FM demodulation using four-phase phase detection using this conventional circuit, transistors 8, 9, 1 of the double differential circuit 23 must be
An input signal of sufficient level must be provided to cause complete switching of 0 and 11.
However, if the input signal is small, this level may not be satisfied. Therefore, the conventional circuit in which the input signal level range is limited as described above has the disadvantage that operation at low levels is insufficient and detection cannot be performed by the switching operation as described above.
本発明の目的は、上記の欠点を除去することに
より、入力信号のレベルにかかわらず十分に動作
可能な乗算回路を提供することにある。 An object of the present invention is to provide a multiplication circuit that can operate satisfactorily regardless of the level of the input signal by eliminating the above-mentioned drawbacks.
本発明は、負荷ダイオードを有し入力に第一の
入力信号が接続された第一の差動回路と、入力に
第二の入力信号が接続された第二の差動回路と、
入力に上記第一および第二の差動回路の出力が共
に接続され上記第一の入力信号と上記第二の入力
信号との乗算出力を出力する双差動回路とを含む
乗算回路において、入力に上記第一の入力信号が
接続され出力が上記双差動回路の入力に接続され
上記第一の差動回路の上記負荷ダイオードとは異
なる特性の負荷回路を有する第三の差動回路と、
上記第一の差動回路と上記第三の差動回路とを上
記第一の入力信号のレベルにより切り替え使用す
る切替制御手段とを含むことを特徴とする。
The present invention includes: a first differential circuit having a load diode and having an input connected to a first input signal; a second differential circuit having an input connected to a second input signal;
A multiplication circuit including a double differential circuit to which the outputs of the first and second differential circuits are connected together and outputs a multiplication output of the first input signal and the second input signal, a third differential circuit having a load circuit connected to the first input signal and having an output connected to the input of the bi-differential circuit and having a characteristic different from that of the load diode of the first differential circuit;
The present invention is characterized in that it includes a switching control means for switching between the first differential circuit and the third differential circuit depending on the level of the first input signal.
本発明は、負荷ダイオードを有する第一の差動
回路と、上記負荷ダイオードの特性と異なりそれ
よりも低レベル側に伸びたレベル特性と、大きな
負荷の負荷回路を有する第三の差動回路を、第一
の入力信号のレベルに対応させて切替えて動作さ
せる。すなわち、第一の入力信号が低レベルの時
は第三の差動回路を動作させ、高レベルの時は従
来どおり第一の差動回路を動作させる。
The present invention includes a first differential circuit having a load diode, a third differential circuit having a level characteristic that is different from the characteristic of the load diode and extends to a lower level side, and a load circuit with a large load. , are switched and operated in accordance with the level of the first input signal. That is, when the first input signal is at a low level, the third differential circuit is operated, and when the first input signal is at a high level, the first differential circuit is operated as before.
これにより、従来、動作不十分であつた入力信
号が低レベル時にも十分に動作させることが可能
となる。 This makes it possible to operate sufficiently even when the input signal, which has conventionally been insufficiently operated, is at a low level.
なお、上記負荷回路は、第一の差動回路の負荷
ダイオードの負荷特性に対して低レベル側に伸び
て負荷が大きければよく、例えば、抵抗、ダイオ
ードと抵抗の直列接続回路もしくは特性の異なる
ダイオードなどのいずれの回路でも同様の作用を
行う。 The load circuit described above only needs to have a large load extending to the low level side with respect to the load characteristics of the load diode of the first differential circuit, for example, a resistor, a series connection circuit of a diode and a resistor, or a diode with different characteristics. Any of these circuits performs the same function.
以下、本発明の実施例について図面を参照して
説明する。
Embodiments of the present invention will be described below with reference to the drawings.
第1図は、本発明の一実施例を示すブロツク構
成図である。本実施例は、負荷ダイオード106
および107を有し入力端子124に第一の入力
信号源120からの第一の入力信号120aが接
続された第一の差動回路122と、
入力端子125に第二の入力信号源121から
の第二の入力信号121aが接続された第二の差
動回路127と、
入力に第一および第二の差動回路122および
127の出力が共に接続され第一の入力信号12
0aと第二の入力信号121aとの乗算出力12
6aを出力端子126から出力する双差動回路1
23と、
入力に第一の入力信号120aが接続され出力
が双差動回路123の入力に接続され第一の差動
回路122の負荷ダイオード106および107
とは異なる特性の負荷回路131および132を
有する第三の差動回路138と、
第一の差動回路12と第三の差動回路127と
を第一の入力信号120aのレベルにより切替え
使用する切替制御手段としての制御回路130と
を含んでいる。 FIG. 1 is a block diagram showing one embodiment of the present invention. In this embodiment, the load diode 106
and 107, and a first input signal 120a from a first input signal source 120 is connected to an input terminal 124; a second differential circuit 127 to which a second input signal 121a is connected; and a first input signal 12 to which the outputs of the first and second differential circuits 122 and 127 are connected.
Multiplication output 12 of 0a and second input signal 121a
6a from the output terminal 126
23, the first input signal 120a is connected to the input, the output is connected to the input of the double differential circuit 123, and the load diodes 106 and 107 of the first differential circuit 122 are connected.
A third differential circuit 138 having load circuits 131 and 132 with different characteristics, and a first differential circuit 12 and a third differential circuit 127 are switched and used depending on the level of the first input signal 120a. It also includes a control circuit 130 as a switching control means.
なお、128は電源端子、129は制御端子で
あり、制御回路の二つの出力はそれぞれ第一の差
動回路122の定電源を構成するトランジスタ1
05のベース、および第三の差動回路138の定
電源を構成するトランジスタ137のベースに接
続される。 Note that 128 is a power supply terminal, 129 is a control terminal, and the two outputs of the control circuit are respectively connected to the transistor 1 that constitutes the constant power supply of the first differential circuit 122.
05 and the base of a transistor 137 that constitutes a constant power source of the third differential circuit 138.
本発明の特徴は、第1図において、負荷回路1
31および132を有する第三の差動回路と、制
御回路130とを設けたことにある。 The feature of the present invention is that in FIG.
This is because a third differential circuit having circuits 31 and 132 and a control circuit 130 are provided.
次に、本実施例の動作について説明する。一方
の入力信号源120からの第一の入力信号120
aは、入力端子124から差動回路122および
138に入力され、差動回路122の出力は、ト
ランジスタ101および102のコレクタより取
り出され、負荷回路131および132を通つて
双差動回路132の入力に入力され、他方の入力
信号源121からの第二の入力信号121aは、
差動回路127の入力端子125に入力され、双
差動回路123と差動回路127とで第一の入力
信号120aと第二の入力信号121aとの乗算
が行われ、出力端子126より乗算出力123a
が取り出される。 Next, the operation of this embodiment will be explained. A first input signal 120 from one input signal source 120
a is input to the differential circuits 122 and 138 from the input terminal 124, and the output of the differential circuit 122 is taken out from the collectors of the transistors 101 and 102, and is input to the bidifferential circuit 132 through the load circuits 131 and 132. and the second input signal 121a from the other input signal source 121 is
The signal is input to the input terminal 125 of the differential circuit 127, the first input signal 120a and the second input signal 121a are multiplied by the bi-differential circuit 123 and the differential circuit 127, and the multiplication output is output from the output terminal 126. 123a
is taken out.
制御回路130は、外部の制御端子129に入
力される制御信号に応じて、トランジスタ105
および137のいずれか一方をオン、オフさせる
ように動作する。いま、第一の入力信号120a
のレベルが高レベルのときに、トランジスタ10
5がオンし、トランジスタ137がオフになると
すると、上記のように、従来どおり第一の入力信
号120aと第二の入力信号121aの乗算が行
われる。 The control circuit 130 controls the transistor 105 in response to a control signal input to an external control terminal 129.
and 137 is turned on or off. Now, the first input signal 120a
When the level of transistor 10 is high level,
5 is turned on and the transistor 137 is turned off, the first input signal 120a and the second input signal 121a are multiplied as before, as described above.
次に、第一の入力信号120aのレベルが低レ
ベルのときに、トランジスタ137がオンし、ト
ランジスタ105がオフになるとすると、差動回
路138が動作する。差動回路138は、トラン
ジスタ133,134および137、差動エミツ
タ抵抗135および136より構成され、差動回
路138の出力は負荷回路131および132に
依存し、そのレベル特性を低レベル側に伸ばすと
ともに、負荷回路131および132を大きくと
ることができる。従つて差動回路138の出力を
大きくとることができる。従つて差動回路138
からは大きな出力が双差動回路123に入力さ
れ、十分に、第一の入力信号120aと、第二の
入力信号121aとの乗算出力126aが出力端
子126より取り出される。 Next, if the transistor 137 is turned on and the transistor 105 is turned off when the first input signal 120a is at a low level, the differential circuit 138 operates. The differential circuit 138 is composed of transistors 133, 134, and 137, and differential emitter resistors 135 and 136. , the load circuits 131 and 132 can be made larger. Therefore, the output of the differential circuit 138 can be increased. Therefore, the differential circuit 138
A large output is input to the bi-differential circuit 123, and a sufficiently multiplied output 126a of the first input signal 120a and the second input signal 121a is taken out from the output terminal 126.
この時、双差動回路123のトランジスタ10
8,109,110および111は互いにスイツ
チング動作を行い、差動回路127に入力される
第二の信号121aを、差動回路138に入力さ
れる第一の入力信号120aの周波数で検波する
動作を行う。 At this time, the transistor 10 of the double differential circuit 123
8, 109, 110, and 111 mutually perform a switching operation to detect the second signal 121a input to the differential circuit 127 at the frequency of the first input signal 120a input to the differential circuit 138. conduct.
以上説明したように本発明は、第一の入力信号
が低レベルのときに、第一の差動回路に替つて差
動増幅する第三の差動回路とその切替制御手段と
を設けることにより、第一の入力信号のレベルの
大きさにかかわらず乗算出力が得られる効果があ
る。
As explained above, the present invention provides a third differential circuit that performs differential amplification in place of the first differential circuit when the first input signal is at a low level, and a switching control means therefor. , there is an effect that a multiplication output can be obtained regardless of the level of the first input signal.
従つて、本発明による乗算回路は、4相位相検
波器としても使用することができるので、例えば
VTR信号処理回路の録画モードにて、クロマ信
号の位相検波を行わせ、画生モードにおいては再
生クロマ信号のAGCアンプの一部に使用できる
など、多機能の乗算回路が得られる効果がある。 Therefore, the multiplier circuit according to the present invention can also be used as a four-phase phase detector, so that, for example,
In the recording mode of the VTR signal processing circuit, the phase detection of the chroma signal can be performed, and in the video mode, it can be used as part of the AGC amplifier for the reproduced chroma signal, resulting in a multifunctional multiplication circuit.
さらに、本発明を半導体集積回路に適用すれ
ば、素子の共用化が図れると共に、外部端子の共
用化も可能となり集積回路化が容易である効果も
付加される。 Furthermore, if the present invention is applied to a semiconductor integrated circuit, elements can be shared, and external terminals can also be shared, which has the additional effect of facilitating integrated circuit implementation.
第1図は本発明の一実施例を示す回路図。第2
図は従来例を示す回路図。
1,2,8〜13,101,102,105,
108〜113,133,134,137…トラ
ンジスタ、3,4,14,15,103,10
4,114,116,135,136…差動エミ
ツタ抵抗、5,16,116…定電流源、6,
7,106,107…負荷ダイオード、17,1
8,117,118,131,132…負荷回
路、19,119…レベルシフト回路、20,2
1,120,121…入力信号源、20a,21
a,120a,121a…入力信号、22,2
7,122,127,138…差動回路、23,
123…双差動回路、24,25,124,12
5…入力端子、26,126…出力端子、26
a,126a…乗算出力、28,128…電源端
子、129…制御端子、130…制御回路。
FIG. 1 is a circuit diagram showing an embodiment of the present invention. Second
The figure is a circuit diagram showing a conventional example. 1, 2, 8-13, 101, 102, 105,
108-113,133,134,137...transistor, 3,4,14,15,103,10
4,114,116,135,136... Differential emitter resistance, 5,16,116... Constant current source, 6,
7, 106, 107...Load diode, 17, 1
8,117,118,131,132...Load circuit, 19,119...Level shift circuit, 20,2
1, 120, 121...input signal source, 20a, 21
a, 120a, 121a...input signal, 22, 2
7, 122, 127, 138...differential circuit, 23,
123...double differential circuit, 24, 25, 124, 12
5...Input terminal, 26, 126...Output terminal, 26
a, 126a... Multiplier output, 28, 128... Power supply terminal, 129... Control terminal, 130... Control circuit.
Claims (1)
が接続された第一の差動回路と、 入力に第二の入力信号が接続された第二の差動
回路と、 入力に上記第一および第二の差動回路の出力が
共に接続され上記第一の入力信号と上記第二の入
力信号との乗算出力を出力する双差動回路と を含む乗算回路において、 入力に上記第一の入力信号が接続され出力が上
記双差動回路の入力に接続され上記第一の差動回
路の上記負荷ダイオードとは異なる特性の負荷回
路を有する第三の差動回路と、 上記第一の差動回路と上記第三の差動回路とを
上記第一の入力信号のレベルにより切替え使用す
る切替制御手段と を含むことを特徴とする乗算回路。[Claims] 1. A first differential circuit having a load diode and having an input connected to a first input signal; a second differential circuit having an input connected to a second input signal; A multiplication circuit including a double differential circuit whose inputs are connected to both the outputs of the first and second differential circuits and which outputs a multiplication output of the first input signal and the second input signal, the input comprising: a third differential circuit having a load circuit connected to the first input signal and having an output connected to the input of the bi-differential circuit and having a characteristic different from that of the load diode of the first differential circuit; A multiplication circuit comprising switching control means for switching between the first differential circuit and the third differential circuit depending on the level of the first input signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29440085A JPS62152087A (en) | 1985-12-26 | 1985-12-26 | Multiplication circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29440085A JPS62152087A (en) | 1985-12-26 | 1985-12-26 | Multiplication circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62152087A JPS62152087A (en) | 1987-07-07 |
JPH0520795B2 true JPH0520795B2 (en) | 1993-03-22 |
Family
ID=17807245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29440085A Granted JPS62152087A (en) | 1985-12-26 | 1985-12-26 | Multiplication circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62152087A (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0825894B2 (en) * | 1987-06-18 | 1996-03-13 | 呉羽化学工業株式会社 | Antiviral agent |
JPH0825892B2 (en) * | 1987-06-18 | 1996-03-13 | 呉羽化学工業株式会社 | Antiviral agent |
JPH02147953A (en) * | 1988-11-30 | 1990-06-06 | Yokogawa Electric Corp | Liquid sending apparatus |
-
1985
- 1985-12-26 JP JP29440085A patent/JPS62152087A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS62152087A (en) | 1987-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0369469B1 (en) | Variable gain amplifier | |
EP0938188B1 (en) | Variable gain amplifier circuit | |
US20020021174A1 (en) | Variable gain amplifier with high linearity and low noise | |
US4041409A (en) | Automatic gain control circuit | |
US3660679A (en) | Transistor circuit | |
JPH0520795B2 (en) | ||
US4092552A (en) | Bipolar monolithic integrated push-pull power stage for digital signals | |
JPH0141045B2 (en) | ||
US3513404A (en) | Mode-switchable amplifier stabilized against drift | |
US4316107A (en) | Multiplier circuit | |
JPH0287810A (en) | Differential amplifying circuit | |
JPH0234072B2 (en) | ||
JPH0257372B2 (en) | ||
US3916293A (en) | Signal clipping circuit utilizing a P-N junction device | |
GB1513448A (en) | Single-ended to push-pull converter | |
JPH0516691B2 (en) | ||
JP2921029B2 (en) | Phase modulation circuit | |
JPH0630422B2 (en) | Electronic switch | |
US4859966A (en) | Current amplifier circuit and a current amplifying type differential current converter circuit | |
JPH0451787B2 (en) | ||
JPH0339927Y2 (en) | ||
JPS59147514A (en) | Gain variable amplifier circuit | |
KR800001108B1 (en) | Amplifier | |
JP2600890B2 (en) | Pulse edge extension circuit | |
JPH0328585Y2 (en) |