JPS59181B2 - 受信機 - Google Patents

受信機

Info

Publication number
JPS59181B2
JPS59181B2 JP10579578A JP10579578A JPS59181B2 JP S59181 B2 JPS59181 B2 JP S59181B2 JP 10579578 A JP10579578 A JP 10579578A JP 10579578 A JP10579578 A JP 10579578A JP S59181 B2 JPS59181 B2 JP S59181B2
Authority
JP
Japan
Prior art keywords
channel
display
counter
frequency
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP10579578A
Other languages
English (en)
Other versions
JPS5531390A (en
Inventor
育亮 鷲見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Original Assignee
Tottori Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tottori Sanyo Electric Co Ltd, Sanyo Denki Co Ltd filed Critical Tottori Sanyo Electric Co Ltd
Priority to JP10579578A priority Critical patent/JPS59181B2/ja
Priority to DE7979103177T priority patent/DE2966791D1/de
Priority to EP79103177A priority patent/EP0009617B1/en
Publication of JPS5531390A publication Critical patent/JPS5531390A/ja
Publication of JPS59181B2 publication Critical patent/JPS59181B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03JTUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J1/00Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
    • H03J1/02Indicating arrangements
    • H03J1/04Indicating arrangements with optical indicating means
    • H03J1/045Indication of the tuning band, the bandwidth, tone control, the channel number, the frequency, or the like

Landscapes

  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Superheterodyne Receivers (AREA)
  • Circuits Of Receivers In General (AREA)

Description

【発明の詳細な説明】 本発明は受信周波数をディジタル表示すると共に、受信
周波数に対応したチャンネル番号表示により放送局を識
別するよう構成した受信機に関する。
ヨーロッパ地域特にドイツ地方に於いては、FM放送バ
ンド帯に於いて87.0MH2の周波数をoチャンネル
と設定し、300KH2間隔で1チャンネル増加するチ
ャンネル表示方式が用いられておわ、放送局を識別する
のに桁数の少ないチャンネル表示の方が記憶し易い為好
まれている。
ところで放送局の周波数は100KH2間隔で配置され
ているが、1チャンネルのチャンネル占有帯域は300
KHである為、1つのチャンネル数字の表示では全ての
放送局を十分識別することが出来ない。そこで実際はチ
ャンネルの中心周波数より±100KH2偏移した周波
数には、チャンネル表示に士のチャンネル指標を付加し
全ての局を識別するよう設定されている。即ち、第2チ
ャンネルを例にとると87.6MH2を中心周波数とレ
875MH2が2−チャンネル、877MH2が2+
チャンネルとなる。したがつて最低のチャンネル表示は
0−チャンネルすなわち86.9MH2となる。而して
このようなチャンネル表示に関して、スーパーヘテロダ
イン受信機の局部発振周波数を計数することにより、チ
ャンネル及び受信周波数をディジタル的に表示する技術
が特開昭50−93513号公報に開示されている。
本発明は上記公報のように局部発振周波数を計数するこ
となく、チヤンネル及び周波数をデイジタル表示するよ
う構成したもので、最近脚光を浴びているPLLシンセ
サイザーに適合させることが可能なディジタル表示装置
を具備した受信機を提供するものである。
ここで本発明の原理につき説明する。
前述のようにチヤンネル表示は870MHzがOチヤン
ネルと設定され、各周波数にチヤンネル番号が付記され
ているが、O及び1チヤンネルには警察無線等の周波数
が配置されており、大衆放送は第2チヤンネル以上即ち
87.5MHz〜108.5MHzと規定されている点
に着目し、各周波数に第2チヤンネルをOと[71チヤ
ンネル増加する毎に1ずつ増加する特定数Nを設定する
ことにより、チヤンネル番号及び周波数が特定数Nの関
係式で表わされることから、この特定数Nを基に演算し
チヤンネル番号及び周波数に変換するものである。即ち
チヤンネル表示はN+2の演算を行ない、チヤンネル指
標の士の表示は特定数Nを設定する設定手段の前段に設
けた3進計数手段の数値を判定し、0のときは11−!
!、1のときは表示なしで、2のとき11+11を表示
するよう構成する。一方周波数表示はチヤンネル占有帯
域の0.3MHz、最低チヤンネル周波数の86.9M
Hzを用い、(N+2)×0.3+86.9+(0,0
.1,0.2)の演算を行ない表示するものである。以
下本発明の実施例を図面と共に具体的に説明する。
1は選局キー2,3の操作によるキー入力制御回路4か
らの制御信号で、選局パルスを発生するパルス発生回路
、5は1段目が3進カウンター6、2段目、3段目が1
0進カウンター7,8で構成された前述の特定数Nの設
定手段で、パルス発生回路1よりの選局パルスを計数す
ることにより数値Nを変更するよう構成されて}り、3
進カウンター6は直接特定数Nには関係せず、チヤンネ
ル指標の士表示に用いられ、10進カウンター7,8の
値が特定数Nを示しチヤンネル番号表示用として作用し
ている。
周前記カウンター6,7,8をアツプ ダウンカウンタ
ーで構成し、選局キー2,3の操作で切換えるよう構成
すれば、数値Nを任意に増加、減少させることができる
。9は設定手段5の3進カウンター6の値を検出する数
値検出回路で、3進カウンタ一6の値がOのとき11−
112のとき11+11を表示するよう出力がチヤンネ
ル指標表示器10に加えられている。
斯る表示器10は一般に表示器内部のランプを点灯させ
ることにより、表面に設けられたチヤンネル指標の士を
浮き上がらせて表示するよう構成される。11は10進
カウンター7,8の出力を一方の入力とし、定数112
11が設定された第1定数設定回路12の出力を他方の
入力とした第1加算回路で、N+2の演算を行ない出力
がチヤンネル表示器13と乗算回路14に導かれている
この乗算回路14は第1加算回路11の出力を3倍にす
る乗算機能を有し、出力が第2加算回路15の一方の人
力に導かれ、他方の入力に導かれた、最低チヤンネル周
波数の86.9MHzに対応した定数1186911が
設定された第2定数設定回路16の出力1186911
と加算演算される。更にこの加算出力は第3加算回路1
7に導かれ、前述の3進カウンター6の出力と加算演算
されるよう構成さへ出力が周波数表示器18に導かれて
いる。伺前述の周波数表示の演算式では、乗数係数は1
10.31加算定数は1186.911及び(0,0.
1,0.2)であつたが、小数点については周波数表示
器18に於いてその位置を考慮すれば良い為、何れも小
数点を無視した数値となつている。次に斯る構成よりな
る本発明の動作につき説明する。
先ず、設定手段旦のカウンター6,7,8が何れも11
011のとき、即ちNが1101!のとき第1加算回路
11の出力は11211となリチヤンネル表示器13に
は!1211が表示され、3進カウンター6の値が11
011であるから数値検出回路9の出力により、チヤン
ネル指標表示器10は11−11を表示し、2−チヤン
ネルであることを示す。一方第1加算回路11の出力!
1211が乗算回路14で×3が行なわれ!!611と
なつた後、第2加算回路15で11869!1と加算さ
れることにより1:87511となり、更に第3加算回
路1rで3進カウンター6の値と加算されるが、この時
3進カウンター6の値は110!!の為、周波数表示器
18には118751!が入力され87.5MHzを表
示する。かくして87.5MHzは2−チヤンネルであ
ることが分る。次にアツプ方向の選局キー3が操作され
ると、キー入力制御回路4からの図示せぬ制御信号によ
り夫々のカウンター6,7,8がアツプカウンタ一に切
換えられると共に、パルス発生器1から選局パルスが発
生されカウンター6,7,8が計数を開始する。
先ず第1発目の選局パルスが入力されると、3進カウン
ター6は111になるが10進カウンター7,8は変化
されない為、チヤンネル表示器13は依然第2チヤンネ
ルを表示しているが、数値検出回路9の作用により、今
迄表示していたチヤンネル指標の!:一11表示は消え
チヤンネル指標表示器10には何も表示されない。一方
周波数表示の方は、第2加算回路15の出力は前述と同
一の118751!であるが、3進カウンター6の値が
1111になつていることにより、第3加算回路17で
加算され、!!876!!となり表示器18に87.6
MHzが表示される。即ち現在第2チヤンネルで87,
6MHzであることを示す。次いで第2発目の選局パル
スが入力されると、3進カウンター6が11211にな
るが、依然10進カウンター7,8は変化しない為、チ
ャンネル表示は2チヤンネルが表示され、3進カウンタ
ー6が11211になつたことにより、今度は指標の1
1+IIが表示される。そして第3加算回路17で第2
加算回路15の出力1187511と11211が加算
され、周波数表示器18に87.7MHzが表示される
。続いて第3発目の選局パルスが入力されると、3進カ
ウンター6が101になりキヤリーパルスが発生するこ
とにより、10進カウンター7の値が11111になる
したがつて第1加算回路11の出力は13!1となり、
チヤンネル表示器13に第3チヤンネルを表示する。こ
の時3進カウンター6の値はI●0!1であり、チヤン
ネル指標表示器10には前述のように1−11が表示さ
れる。一方第1加算回路11の出力が113表に変化し
たことによレ、第2加算回路15の出力は!1878と
なり第3加算回路17に入力される力\他方の入力は1
101である為周波数表示器18には87.8MHzの
表示が行なわれる。かくして周波数の300KHzの変
化で1チヤンネル変化されたことになる。以後は同様に
して選局パルスカ仄力される度に、周波数表示が100
KHz間隔で変更され、チヤンネル表示が300KHz
間隔で変更されていく。周受信機の局部発振回路をPL
Lシンセサイザーで構成し、第3加算回路17の出力を
PLLを構成するプログラマブル分周器の分周比として
利用し、受信検出信号Sによりパルス発生器1のパルス
発生を停止するよう構成すれば、自動掃引選局を容易に
達成することができるものである。
上述の如く本発明のデイジタル表示装置を具備した受信
機は、第2チヤンネルを!!011とする特定数Nを設
定し、チヤンネル番号と受信周波数が特定数Nの関係式
で表わされる点に着目へ特定数Nを基に演算することに
より、チヤンネル番号及び周波数を表示するよう構成し
たもので、簡単なる演算回路で構成されるものであリ、
又PLLシンセサイザーと容易に組み合せることができ
るもので、最近脚光を浴びているマイコン匍脚によるP
LLシンセサイザー受信機等に好適なるものである。
【図面の簡単な説明】
図面は本発明の構成を示すプロツク図である。 1・・・パルス発生器、5・・・設定手段、6・・・3
進カウン汐− 7,8・・・10進カウンター、9・・
・数値検出回路、10・・・チヤンネル指標表示器、1
1・・・第1加算回路、12・・・第1定数設定回路、
13・・・チヤンネル表示虱 14・・・乗算回路、1
5・・・第2加算回路、16・・・第2定数設定回路、
17・・・第3加算回洛、18・・・周波数表示器。

Claims (1)

  1. 【特許請求の範囲】 1 1チャンネルに割り当てられた放送局の数nに対応
    するn進カウンタと、このn進カウンタの出力を計数す
    るカウンタ手段と、該カウンタ手段の計数内容を特定数
    Nと設定し、前記n進カウンタ及び前記カウンタ手段の
    リセット時の計数内容と大衆放送チャンネルの最低チャ
    ンネル番号との差を補正する第1加算手段と、該加算手
    段の数値内容を前記チャンネルの占有帯域に対応する数
    値で乗算する乗算手段と、該乗算手段の数値内容と前記
    チャンネルの最低周波数値に対応する値とを加算する第
    2加算手段と、該第2加算手段の数値内容と前記n進カ
    ウンタの数値内容とを加算する第3加算手段とよりなり
    、チャンネル番号を前記第1加算手段の計数内容でチャ
    ンネル表示すると共に受信周波数を前記第3加算手段の
    数値内容で表示するよう構成したことを特徴とする受信
    機。 2 前記n進カウンタの値によりチャンネル指標を区別
    して表示するよう構成したことを特徴とする特許請求の
    範囲第1項記載の受信機。 3 前記特定数Nが同一チャンネルでは同一値になるよ
    う構成したことを特徴とする特許請求の範囲第1項記載
    の受信機。 4 前記特定数Nが第2チャンネルを“0”として設定
    されたことを特徴とする特許請求の範囲第1項記載の受
    信機。 5 チャンネル表示はN+2の演算で表示したことを特
    徴とする特許請求の範囲第1項記載の受信機。 6 前記n進カウンタを3進カウンタとしたことを特徴
    とする特許請求の範囲第1項記載の受信機。
JP10579578A 1978-08-28 1978-08-28 受信機 Expired JPS59181B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP10579578A JPS59181B2 (ja) 1978-08-28 1978-08-28 受信機
DE7979103177T DE2966791D1 (en) 1978-08-28 1979-08-28 Circuit for controlling a receiving frequency and a channel display in a superheterodyne receiver
EP79103177A EP0009617B1 (en) 1978-08-28 1979-08-28 Circuit for controlling a receiving frequency and a channel display in a superheterodyne receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10579578A JPS59181B2 (ja) 1978-08-28 1978-08-28 受信機

Publications (2)

Publication Number Publication Date
JPS5531390A JPS5531390A (en) 1980-03-05
JPS59181B2 true JPS59181B2 (ja) 1984-01-05

Family

ID=14417053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10579578A Expired JPS59181B2 (ja) 1978-08-28 1978-08-28 受信機

Country Status (1)

Country Link
JP (1) JPS59181B2 (ja)

Also Published As

Publication number Publication date
JPS5531390A (en) 1980-03-05

Similar Documents

Publication Publication Date Title
US4061882A (en) Quadrature multiplying four-channel demodulator
JPS59181B2 (ja) 受信機
JPS59230330A (ja) 車両用公衆放送受信機
JPS5824046B2 (ja) 受信放送局探知装置
JPS6211052Y2 (ja)
EP0009617B1 (en) Circuit for controlling a receiving frequency and a channel display in a superheterodyne receiver
JPS5612133A (en) Synthesizer type receiver
JPS5829633Y2 (ja) 受信機
RU29817U1 (ru) Многотрактовое радиоприемное устройство
Wilson Computer Tuning Applied to AM-FM Radios
JP2965691B2 (ja) デジタル周波数入力部を有するラジオ受信機
JPS561630A (en) Broadcast receiver
JPS55669A (en) Receiving device
JPH0837446A (ja) 受信機
JPS5813639Y2 (ja) トランシ−バ
JPS58206224A (ja) 受信装置
SU678688A1 (ru) Передающее устройство синхронных сигналов с частотным разнесением
JPS6241480Y2 (ja)
JPS5834978B2 (ja) ジユシンシユウハスウノデジタルヒヨウジソウチ
JPS58114621A (ja) 電子同調式ラジオ受信機
JPS5484401A (en) Fm-am receiver with frequency counter
JP2502064Y2 (ja) シンセサイザチュ―ナ
JPS5847895B2 (ja) ラジオ受信機
EP0009618A1 (en) Circuit and method for controlling a channel display in a superheterodyne receiver
JPH08316867A (ja) 可変分周回路