JPS59181696A - Semiconductor device and method of producing same - Google Patents
Semiconductor device and method of producing sameInfo
- Publication number
- JPS59181696A JPS59181696A JP58055869A JP5586983A JPS59181696A JP S59181696 A JPS59181696 A JP S59181696A JP 58055869 A JP58055869 A JP 58055869A JP 5586983 A JP5586983 A JP 5586983A JP S59181696 A JPS59181696 A JP S59181696A
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- circuit board
- multilayer printed
- conductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
(1)発明の技術分野
本発明は、多層プリント基板に半導体素子等を搭載し、
高密度実装に適したものとした半I−キ体装置及びその
製造方法に関する。DETAILED DESCRIPTION OF THE INVENTION (1) Technical field of the invention The present invention provides a method for mounting semiconductor elements and the like on a multilayer printed circuit board,
The present invention relates to a half-I-key body device suitable for high-density packaging and a method for manufacturing the same.
(2)技術の背景
半導体装置をi庸密度実装し、電子機器の小型化を図る
ために、複数の半導体集積回路素子やコンデンサ等の電
子部品を多層配線の施されたプリント基板上に搭載しモ
ソユール化することが行われている。(2) Background of the technology In order to package semiconductor devices with high density and miniaturize electronic equipment, electronic components such as multiple semiconductor integrated circuit elements and capacitors are mounted on printed circuit boards with multilayer wiring. Modifications are underway.
(3)従来技術と問題点
このようムモシュール化された半導体装置としては、1
jL米第米国1示すような構造が考えられている。同図
において、1ばプリント基板、2ばプラスチックチップ
ギヤリヤ(以下チップキャリヤと称ず)、3はコンデン
サ、4はリードピンである。(3) Prior art and problems As such a mumosur semiconductor device, there are 1
A structure as shown in jL US No. 1 is being considered. In the figure, 1 is a printed circuit board, 2 is a plastic chip gear carrier (hereinafter referred to as a chip carrier), 3 is a capacitor, and 4 is a lead pin.
第1図においてプリント基板1は、内部に多jガ配線層
が設iJられた多層プリン(・基板であり、その表面に
ナツプキャリヤ2およびコンデンサ3を半B:+ (’
Jり等で接続するための電極パッド5が形成されている
。またリードピン4は、プリント基板1にリート接11
εパターン6を形成し、それに例えば半BJ (=Jけ
で接続される。In FIG. 1, a printed circuit board 1 is a multilayer printed circuit board with multiple wiring layers provided inside, and a nap carrier 2 and a capacitor 3 are mounted on its surface.
Electrode pads 5 are formed for connection by J-ri or the like. Further, the lead pin 4 is connected to the printed circuit board 1 by the lead pin 11.
An ε pattern 6 is formed and connected to it, for example, by half BJ (=J).
2132図は上記半導体装置の側面図で、チップキャリ
ヤ2のり−f”2aの半田伺げ状態を誇張的に示しくな
お図において2bは半田を示す)、またリートピン4ば
プリント基板1をはさむように接続し、この接続する部
分は第3図に示す如く中火部4bを打ち抜かれた2股部
4aを横り字状に折り曲げて形成されている(以下この
形状のリードピン4をクランプリートと称ず)。第2図
には、プリント基板1の片方にのみチップキャリヤが装
着された状態が示される。FIG. 2132 is a side view of the semiconductor device, in which the solder-covered state of the chip carrier 2 glue-f'' 2a is exaggeratedly shown (note that 2b indicates solder in the figure), and the lead pin 4 is used to sandwich the printed circuit board 1. As shown in Fig. 3, this connecting part is formed by bending the bifurcated part 4a punched out of the medium heat part 4b into a horizontal shape (hereinafter, this shaped lead pin 4 will be referred to as a clamp leat). FIG. 2 shows a state in which a chip carrier is attached to only one side of the printed circuit board 1.
またプリント基板においては、スルーホールか貫通孔゛
でしか形成できないため、符号7で示す部分にはスルー
ホールが形成できない。よってごの部分には内部配線を
形成することができず、スペースの有効利用かできない
。Further, in a printed circuit board, only a through hole or a through hole can be formed, so a through hole cannot be formed in the portion indicated by the reference numeral 7. Therefore, it is not possible to form internal wiring in the area, and the space cannot be used effectively.
(4)発明の目的
本発明は上記従来の問題点に渇め、余分なスペースを出
すことなくリードピンの接合がでさる半導体装置および
その製造方法の提供を目的とする。(4) Object of the Invention The present invention solves the above-mentioned conventional problems and aims to provide a semiconductor device and a method for manufacturing the same, in which lead pins can be joined without taking up extra space.
(5)発明の構成
そしてこの目的は本発明によれば、表面に半専体素子取
イ;」げ用導体バットを有し、且つ内部に配線j膏を有
する多層プリント基板と、該多層プリント基板上に搭載
される複数の半導体素子と、該多層プリント基板の側面
に取り付りられる複数のリートピンとを備え、該多層プ
リント基板の側面には複数の四部が形成され、且つ該凹
部内には該配線層と電気的に接続された導体バットが形
成され、該リートピンが該導体パッドに取り付けられζ
成ることを特徴とする半導体装置、および表面に半2R
体素子取付り用導体バットを有し、且つ内部に配線層1
を有する多層プリント基板と、該多層プリント基板上に
搭載される複数の半導体素子と、該多層プリンi・基板
の側面に取り付けられる複数のリートピンとを備え、該
多層プリント基板の側面には複数の四部が形成され、且
つ該凹部内には該配線j−と電気的に接続された導体パ
ッドが形成され、該リートピンが該導体パッドに取りイ
マ1けられて成る′4−埠体装置の製造方法であって、
複数組の該半導体素子数句は用導体バットを多層プリン
ト基板上に形成する」二程と、
該多層プリンI・基板の該リートピンの取イ【]り位置
に貫通孔を形成する工程と、
該N通孔の内壁面に該リードピン取付は用の導体)模を
形成する工程と、それぞれの該貫通孔を2分するように
して該多層プリント基板を複数個に切断分離する工程と
、
分離されたそれぞれの多層プリンI・基板に該り−トピ
ン及び該半導体素子奄取り付ける工程とを含むごとを特
徴とする半導体装置の製造方法を提供することによって
達成される。(5) Structure and object of the invention According to the present invention, there is provided a multilayer printed circuit board having a conductor bat for semi-dedicated elements on its surface and a wiring board inside, and The multilayer printed circuit board has a plurality of semiconductor elements mounted on the board and a plurality of lead pins attached to the side surface of the multilayer printed circuit board. A conductor bat electrically connected to the wiring layer is formed, and the lead pin is attached to the conductor pad.
A semiconductor device characterized in that
It has a conductor butt for mounting the body element, and has a wiring layer 1 inside.
a multilayer printed circuit board, a plurality of semiconductor elements mounted on the multilayer printed circuit board, and a plurality of lead pins attached to the side surface of the multilayer printed circuit board; 4. Manufacture of a '4-pier device, in which four parts are formed, a conductive pad electrically connected to the wiring j- is formed in the recessed part, and the lead pin is taken in and imprinted on the conductive pad. A method,
forming conductor butts for a plurality of sets of the semiconductor elements on a multilayer printed circuit board; forming a through hole at the position of the lead pin of the multilayer printed circuit board; A step of forming a conductor pattern for attaching the lead pin on the inner wall surface of the N through-hole, and a step of cutting and separating the multilayer printed circuit board into a plurality of pieces so as to divide each through-hole into two, and separation. This is achieved by providing a method for manufacturing a semiconductor device, which is characterized in that it includes a step of attaching a mounting pin and the semiconductor element to each multilayer printed circuit board.
(6)発明の実施例 以下本発明実施例を図面により詳説する。(6) Examples of the invention Embodiments of the present invention will be explained in detail below with reference to the drawings.
第4図は本発明実施例を説明するだめの半導体装置の一
部切欠した平面図で、多層配線を施された例えばガラス
エボキンまたは紙フェノールからなるプリント基板11
の例えば長手方向片側の側壁に第5図に符号15で示す
円MJ状内壁側■1をもつリード取付は部を形成し、こ
こにソー1−ピン14を半田(−1りによって接合する
。なお、当該リート取付は部15の而はメッキされてい
て、また14・号12およひ13はそれぞれ千ノブキャ
リヤおよびコンデンサを示す。FIG. 4 is a partially cutaway plan view of a semiconductor device for explaining an embodiment of the present invention, in which a printed circuit board 11 made of, for example, glass evoquin or paper phenol, is provided with multilayer wiring.
For example, a lead mounting portion having a circular MJ-shaped inner wall side 1 shown by reference numeral 15 in FIG. It should be noted that part 15 of the leat attachment is plated, and numbers 14 and 12 and 13 indicate a 1000-knob carrier and a capacitor, respectively.
第6図(a)は、上記プリント基板11に接合するリー
ドピン17I(1り斜視図で、当該リートピン14は該
半導体装置を他の大きなプリンl−基板等に実装するた
めのピン14aと前記リート取付り部15に半田付りす
る接合部14bとから構成され、両者は互いに直角に曲
げて形成され、かつ、接合部Mbはリート取(lけ部1
5の壁面形状と合致するように湾曲して形成されている
。FIG. 6(a) is a perspective view of a lead pin 17I (1) connected to the printed circuit board 11, and the lead pin 14 is connected to the pin 14a for mounting the semiconductor device on another large printed board, It consists of a joint part 14b that is soldered to the mounting part 15, and both parts are bent at right angles to each other, and the joint part Mb is connected to the reed part (the bent part 1
It is curved to match the wall shape of 5.
」二記リートピンはプリント基板11と位置ぎめを行う
ための治具(図示せず)を介し“ζ例えは/容融平1−
1」に浸ず方法で接合する。なお、プリント基1投1」
の素4Aは、上述ガラスエボキンまたは紙フコ−ノール
に限られるものではなく、メッキできるものであればそ
の他のものでもよい。”2 The lead pin is connected to the printed circuit board 11 through a jig (not shown) for positioning.
1" method without soaking. In addition, 1 print base 1 throw
The element 4A is not limited to the above-mentioned glass evoquin or paper fuconol, but may be any other material as long as it can be plated.
第7図は本発明の他の実施例を示すプリンl−基板の一
部乎面図で、プリント基板11の側壁に第8図に示す凹
形状のリード取付は部17を形成する。FIG. 7 is a partial plan view of a printed circuit board showing another embodiment of the present invention, in which a recessed lead attachment portion 17 shown in FIG. 8 is formed on the side wall of the printed circuit board 11.
この場合、接合するり−トピン16は、第6図(b)に
示す形状のものとし、当該リードピン16はピン部16
aと、これを直角に折り曲げた形状の接合部16bから
構成される。上記構成のリートピン16において、同図
(C)に示す如くピン部16aの幅と接合部16bとの
幅は必ずしも同じである必要はない。In this case, the lead pin 16 to be joined has the shape shown in FIG. 6(b), and the lead pin 16 is connected to the pin portion 16.
a and a joint portion 16b which is bent at a right angle. In the lead pin 16 having the above configuration, the width of the pin portion 16a and the width of the joint portion 16b do not necessarily have to be the same, as shown in FIG. 2(C).
しかし、接合部16bの幅ばリート取付げ部17と一致
するように形成した方が望ましい。However, it is preferable that the width of the joint portion 16b is formed to match the width of the REET attachment portion 17.
本発明実施例は上述した構成の半導体装置であるから、
従来のように余分なスペースが化じることなくプリン1
〜基板面を有9Jlに使用することができる。Since the embodiment of the present invention is a semiconductor device having the above-described configuration,
Pudding 1 without the extra space turning into a mess like in the past
- The substrate surface can be used for approximately 9Jl.
ff19図は上記プリンl−基板11の製造方法を説明
するための図で、同図において21はプリン!・基板の
素材、22ばプリント基板を示す。同図を参照すると、
プリント基1にの素材21」二に複数(図では9枚)の
プリンi・基板22のプリントパターンを形成し、次い
でリート取付は用の例えは円?iii形のスルーホール
23aまたは角柱形のスルーボール23bを形成する。ff Figure 19 is a diagram for explaining the manufacturing method of the pudding l-substrate 11, and in the same figure, 21 is the pudding!・The material of the board, 22 indicates the printed circuit board. Referring to the same figure,
Form the print pattern of multiple (nine in the figure) printed circuit boards 22 on the printed circuit board 1, and then attach the lead to the material 21. A iii-shaped through hole 23a or a prismatic through ball 23b is formed.
当該スルーボール2 :3 aおよo:23hはその形
状の半分か1枚のプリントg&22、他の半分か隣のプ
リンl−基板に位置する如く形成する。The through balls 2:3a and o:23h are formed so that one half of the shape is located on one print g&22, and the other half is located on the adjacent print board.
なお、隣にプリント基扱かない端の場合においても同様
にし−(、スルーボール23aもしくは231)の半分
のみがプ1戸ント基板22に位置するように形成する。Note that in the case of the adjacent end which is not treated as a printed board, it is formed in the same manner so that only half of the through ball (through ball 23a or 231) is located on the printed board 22.
次い一乙上記スルーボール23a 、 23bに通常の
技術てメッキを行う。このメッキは、例えば無電解ニソ
ケルメソギを行った後、半田メッキによってスルーボー
ル
ことによってノ、スされる。メッキ終了後は線25、2
6に沿っ”C切断機により切り別し、第10図にンバず
プリント基板22を形成する。Next, the through balls 23a and 23b are plated using a conventional technique. This plating is performed, for example, by performing electroless nitriding and then solder plating through a ball. After plating, wires 25, 2
The printed circuit board 22 is cut along the line 6 using a "C" cutter to form a printed circuit board 22 as shown in FIG.
第10図は」二記方法によっ゛ζ形成されるプリント基
1に22を説明するための図で、同図(alはその平面
図、(blは同図FatにおけるA−A線に沿ッtv
ilr ilij図である。リート取イζ1り部24a
および24bの壁面は上述し〕こ如くメッキされている
。ごのシリンド基1に22を線27に沿って切断し、切
断したものを第4図に示す如くに使用する。FIG. 10 is a diagram for explaining the printed base 1 and 22 formed by the method described in ``2''. tv
ilr ilij diagram. Leat take-off part 24a
The walls of 24b and 24b are plated as described above. The cylindrical base 1 is cut 22 along the line 27, and the cut piece is used as shown in FIG.
」二記プリント基板22のスルーボールの形状ば第9図
に符号23aおよび23bで示ずものにliftiらず
他の形状のものであゲζもよく、ま人口その場合接合す
るり一トピンの接合の形状もそれに合致するものに形成
する。なお、上述のめ法ではスルーボールをプリント基
板22の両側壁に形成するものであるが、片側のみに形
成するものであゲ(もよく、また両側に同じ形状のスル
ーボールを形成しζもよいことはいうまでもない。The shape of the through ball of the printed circuit board 22 shown in FIG. The shape of the joint is also formed to match that. In addition, in the above-mentioned method, through balls are formed on both sides of the printed circuit board 22, but it is also possible to form through balls of the same shape on both sides. Needless to say, it's a good thing.
本発明の史に他の実施例は第11図の平面図。こ示され
、゛ごの実施例においてプリン1−基板3jにはフラッ
トパッケージ32が搭載される。リ−1・取イ;]け部
33およQ・リートピン34は前記した本発明の実施例
と同様に形成する。第12図(alは第11図のXll
−Hlわにに沿う断面図である。Another embodiment of the present invention is shown in the plan view of FIG. In the illustrated embodiment, a flat package 32 is mounted on the printer 1-substrate 3j. The recess 33 and Q ret pin 34 are formed in the same manner as in the embodiment of the present invention described above. Figure 12 (al is Xll in Figure 11)
- It is a sectional view along Hl alligator.
第11図と第12図(alに示した実施例の変型例にお
いては、フラ・7トパノケーシ32をプリン1基扱31
の一方側上のめならず、両側上に搭載する。第12図[
b)は第12図(il+に頬似の断面図であり、同図に
プリン1−基板の両側」二に搭載されたフラソトバ・ノ
ケージ32が示される。この変型例は半導体装M′Jl
のriot密度天装に史Qこ効果的である。In the modified example of the embodiment shown in FIGS. 11 and 12 (al), one pudding 31
Mount it on both sides, not on one side. Figure 12 [
b) is a cross-sectional view similar to FIG.
This is effective against the Riot Density Tensou.
(7)発明の、JJ果
辺土詳細に説明した如く、本発明によれば、プリント基
、17ijにプラソチノクチソプキャリャやこlンテン
ザその他の電子部品を搭載した半導体装置において、余
分なスペースをなくし、スペースの自りJ利用かできる
プリント基板の製造方法および当該プリン!・基1kを
用いた半導体装置を提供することかできるため、プリン
ト)JS板の生産性向上および半導体装置の悶留度実装
にりノ果大゛ζある。(7) According to the present invention, as explained in detail, extra space can be saved in a semiconductor device in which printed circuit boards, printers, printers, and other electronic components are mounted. A method for manufacturing a printed circuit board that can be eliminated and used for free space, and the pudding!・Since it is possible to provide semiconductor devices using the 1K substrate, there is a great deal of improvement in the productivity of printed JS boards and in the implementation of semiconductor devices.
第1図は従来のプリント基板を用いた半導体装K”11
の斜?Mlン1、t132図ta+とtb+ t−;ノ
当護半導体装置の側面図、第3図はクランブリー1・の
接合部の斜視図、第4図は本発明に係わる半導体装’+
ii+”、の平曲図、第5図はそのリードビン取イく1
り部の拡大斜視図、第6図(、J本発明に係わるリート
ピンの斜視図、第7図は本発明の他の実施例を説明する
ための半導体装置の1)1(分1’ 1jii図、第8
図ばそのリートピン取付げ部の拡大斜視図、第9図は本
発明に係わるプリント基板の製造方法を説明するための
図、第10図は当該プリント基板を説明するための図で
、同図ta+は平面図、同図(blは断面図、第11図
はフッ、・ドパ・ノケーンを搭載するだめの他の実施例
の5ト′而図、第12図(alは第1I図のX1l−X
ll線に沿う断面図、第12図(blは第11図の実施
例の変型例を示す第」2図(+4)に幻゛(似の断面図
である。
1 、LL22.31−プリン、ト基1及、2.12−
プラスナックチップキャリヤ、2a−
リート、2b−半田、3.13− コンデンサ、d 、
14,16.34− リートピン、5−電極パノド、
6−リート接続パターン、
15、 i、7.24a、24b、33−−−リード取
イ=t LJ−Nl!、21−プリント基板素材、23
a、23b −スルーホール、32−フラ、トパソケー
シヘ
一 ぐ
OQ
() q)
(。) 第10図
、A
L、A
第11図
第12図
4
(b)Figure 1 shows a semiconductor device K”11 using a conventional printed circuit board.
Oblique? Mln 1, t132 Figures ta+ and tb+ t-; Fig. 3 is a side view of the semiconductor device for protection; Fig. 3 is a perspective view of the joint part of Crumbly 1; Fig. 4 is a semiconductor device according to the present invention.
ii+”, flat curve diagram, Figure 5 is the lead bin taken 1
FIG. 6 is an enlarged perspective view of the recessed portion, FIG. 7 is a perspective view of the lead pin according to the present invention, FIG. , 8th
Figure 9 is an enlarged perspective view of the lead pin attachment part, Figure 9 is a diagram for explaining the method of manufacturing a printed circuit board according to the present invention, and Figure 10 is a diagram for explaining the printed circuit board. 1 is a plan view, the same figure (BL is a sectional view, FIG. -X
A sectional view taken along the line ll, FIG. 12 (bl is a sectional view similar to FIG. 2 (+4) showing a modification of the embodiment of FIG. 11. to groups 1 and 2.12-
Plus snack chip carrier, 2a-reet, 2b-solder, 3.13-capacitor, d,
14,16.34-Leat pin, 5-electrode panod,
6-Lead connection pattern, 15, i, 7.24a, 24b, 33---Lead connection i=t LJ-Nl! , 21-Printed circuit board material, 23
a, 23b - Through hole, 32 - Fuller, connect to topaso case OQ () q) (.) Fig. 10, A L, A Fig. 11 Fig. 12 Fig. 4 (b)
Claims (2)
」、つ内i41りに配線層を有する多層プリン1基板と
、該多層プリ刈・基板上に搭載される複数の半導体素子
と、該多1+5プリント基扱の側面に取り付&フられる
複数のリートピンとを01にえ、該多層プリント基板の
側面には複数の四部が形成され、且っ該凹部内には該配
線j−と7b気的に接続された導体バットか形成され、
該’J −トビンが該導体バットに取りfすげられて成
ることを特徴とする半導体装置。(1) The surface has conductor pads for mounting semiconductor elements, and J
", a multilayer printed circuit board with a wiring layer on the inner side, a plurality of semiconductor elements mounted on the multilayer pre-cut board, and a plurality of semiconductor elements mounted on the side surface of the multilayer printed circuit board. A plurality of four parts are formed on the side surface of the multilayer printed circuit board, and a conductor bat electrically connected to the wiring j- is formed in the recess,
A semiconductor device characterized in that the 'J-tobin is attached to the conductor bat.
J↓つ内部に配線層を自する多層プリン1〜基板と、該
多層シリンド基板上に搭載される複数の半導体素子と、
該多層プリント基板の側面に取り付りられる複数のり一
トピンとを備え、該多層プリント基板の側面には複数の
凹部が形成され、且つ該四部内には該配線1=iと電気
的に接続された導体パットが形成され、該リードピンが
該導体バットに取り付けられて成る半導体装置の製造方
法であっ°C1複数組の該半導体素子取付は用導体パッ
ドを多層プリン1−基板上に形成する工程と、 該多層プリント基板の該リードピンの取付は位置に貫通
孔を形成する工程と、 該貫通孔の内壁面に該リートピン取伺&J用の導体膜を
形成する工程と、それぞれの該貫通孔を2分するように
して該多層プリント基板を枚数個に切断分離す、る工程
と、 分離されたそれぞれの多層プリン1〜基板に該IJ−ト
ピン及び該半導体素子を取り付ける工程とを含むことを
特徴とする半導体装置の製造方法。(2) Has a conductor butt for mounting semiconductor elements on the surface;
A multilayer printed circuit board 1 to a board having a wiring layer therein, and a plurality of semiconductor elements mounted on the multilayer cylinder board,
a plurality of glue pins attached to the side surface of the multilayer printed circuit board, a plurality of recesses are formed in the side surface of the multilayer printed circuit board, and electrically connected to the wiring 1=i in the four parts. A method for manufacturing a semiconductor device, in which conductor pads are formed, and lead pins are attached to the conductor bats. The mounting of the lead pins on the multilayer printed circuit board includes a step of forming a through hole at a position, a step of forming a conductive film for the lead pin receiving &J on the inner wall surface of the through hole, and a step of forming a conductive film for the lead pin in each of the through holes. It is characterized by comprising the steps of: cutting and separating the multilayer printed circuit board into several pieces so as to divide it into two; and attaching the IJ-top pin and the semiconductor element to each of the separated multilayer printed circuit boards 1 to 1. A method for manufacturing a semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58055869A JPS59181696A (en) | 1983-03-31 | 1983-03-31 | Semiconductor device and method of producing same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58055869A JPS59181696A (en) | 1983-03-31 | 1983-03-31 | Semiconductor device and method of producing same |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59181696A true JPS59181696A (en) | 1984-10-16 |
Family
ID=13011084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58055869A Pending JPS59181696A (en) | 1983-03-31 | 1983-03-31 | Semiconductor device and method of producing same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59181696A (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5623320A (en) * | 1979-08-01 | 1981-03-05 | Haemmerle Ag Maschf | Clamping device |
JPS5715495A (en) * | 1980-07-01 | 1982-01-26 | Matsushita Electric Ind Co Ltd | Method of producing printed circuit board |
JPS5752187A (en) * | 1980-09-12 | 1982-03-27 | Mitsubishi Electric Corp | Method of producing circuit board |
JPS5720172B2 (en) * | 1974-04-22 | 1982-04-27 | ||
JPS58186995A (en) * | 1982-04-26 | 1983-11-01 | 株式会社小糸製作所 | Multilayer thick film integrated circuit board and method of producing same |
-
1983
- 1983-03-31 JP JP58055869A patent/JPS59181696A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5720172B2 (en) * | 1974-04-22 | 1982-04-27 | ||
JPS5623320A (en) * | 1979-08-01 | 1981-03-05 | Haemmerle Ag Maschf | Clamping device |
JPS5715495A (en) * | 1980-07-01 | 1982-01-26 | Matsushita Electric Ind Co Ltd | Method of producing printed circuit board |
JPS5752187A (en) * | 1980-09-12 | 1982-03-27 | Mitsubishi Electric Corp | Method of producing circuit board |
JPS58186995A (en) * | 1982-04-26 | 1983-11-01 | 株式会社小糸製作所 | Multilayer thick film integrated circuit board and method of producing same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6205654B1 (en) | Method of manufacturing a surface mount package | |
US4072816A (en) | Integrated circuit package | |
US20050139980A1 (en) | High density integrated circuit module | |
JP3213291B2 (en) | Multilayer substrate and semiconductor device | |
JPS62229896A (en) | Printed wiring board | |
US20080090329A1 (en) | Stacked Modules and Method | |
JPH07109932B2 (en) | Circuit assembly | |
JPH10313157A (en) | Printed board | |
JPH0677644A (en) | Formation of terminal part for electronic component having three-dimensional structure | |
JPS59181696A (en) | Semiconductor device and method of producing same | |
JPH0396266A (en) | Semiconductor integrated circuit module | |
JPH05343602A (en) | High density mounted semiconductor device and semiconductor module using the same | |
US20030099099A1 (en) | Printed wiring board having connecting terminals for electrically connecting conductor layers, circuit module having printed wiring board, and manufacturing method for printed wiring board | |
JPH05102621A (en) | Conductive pattern | |
JP2876789B2 (en) | Semiconductor module | |
JPH05218228A (en) | Substrate for electronic component mounting use | |
JPH0476210B2 (en) | ||
JPH0823163A (en) | Mounting method for substrate | |
JPH05166672A (en) | Composite part | |
JPS60254695A (en) | High density mounting structure | |
JPH0964542A (en) | Multilayered printed wiring board | |
JPS6057999A (en) | Multilayer circuit board | |
JPH0373996B2 (en) | ||
JP2766361B2 (en) | Semiconductor device | |
JPS60180186A (en) | Printed board |