JPS59180872A - Memory bank system - Google Patents

Memory bank system

Info

Publication number
JPS59180872A
JPS59180872A JP58055864A JP5586483A JPS59180872A JP S59180872 A JPS59180872 A JP S59180872A JP 58055864 A JP58055864 A JP 58055864A JP 5586483 A JP5586483 A JP 5586483A JP S59180872 A JPS59180872 A JP S59180872A
Authority
JP
Japan
Prior art keywords
bank
card
memory card
memory
selection signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58055864A
Other languages
Japanese (ja)
Inventor
Nobuo Tanaka
信夫 田中
Junichi Mizuno
水野 淳一
Takahito Noda
野田 敬人
Yasuo Hirota
広田 泰生
Yuji Kamisaka
神阪 裕士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58055864A priority Critical patent/JPS59180872A/en
Publication of JPS59180872A publication Critical patent/JPS59180872A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/12Group selection circuits, e.g. for memory block selection, chip selection, array selection

Abstract

PURPOSE:To eliminate the need for confirmation of the slot position when the number of memory cards is increased with no generation of unnecessary slots and also to eliminate the need for change of wirings, by using a means which produces a selection signal in response to a bank designation switch and the bank designation information. CONSTITUTION:For a memory card to which a bank B2 is designated by a dip switch 14, the card capacity is added with the capacity informtion given from a card preceding by a stage by an adder 10. Then the value added by a signal ''1'' given from a coincidence circuit 13 is sent to a card of the next stage via a multiplexer 11 in the form of the bank capacity. At the same time, the signal on an address signal line 17 exists within an output value range of the adder 10. Then a card selection signal is generated from an AND gate 15 which receives the signals ''1'' from a comparator 16 and a coincidence circuit 13, respectively. In such a way, a memory card 123 is added to the bank B2 for increment of its capacity. This eliminate the need for change of wirings when the slot position is confirmed or the number of memory cards is increased. Thus it is possible to avoid generation of unnecessary slots.

Description

【発明の詳細な説明】 (イ)発明の技術分野 本発明はバンクシステムに係り、腸にメモリカードが構
成するバンク容量の増容量化手段を改善したメモリバン
クシステムに関する。
DETAILED DESCRIPTION OF THE INVENTION (a) Technical Field of the Invention The present invention relates to a bank system, and more particularly, to a memory bank system in which a means for increasing the capacity of a bank constituted by a memory card is improved.

<a>技術の背景 計算機等の情報処理装置の中には、その処理能力を拡大
しうるように構成されているものがある。
<a> Background of the Technology Some information processing devices such as computers are configured so that their processing capabilities can be expanded.

このような場合に、記憶容量の増容量化も必然的に要求
される事柄である。
In such a case, an increase in storage capacity is inevitably required.

このような増容量化に応える1つの手段として、メモリ
カードを増設する方法があるが、その従来の技法はメモ
リカードによって構成されるバンクが固定的に定められ
てしまうので、その容量の増大に際して種々の制約を受
けているのが実情であり、これらの不具合を排除しうる
技術手段の開発が要望されている。
One way to respond to this increase in capacity is to add more memory cards, but in the conventional technique, the banks made up of memory cards are fixed, so when the capacity increases, The reality is that they are subject to various restrictions, and there is a demand for the development of technical means that can eliminate these problems.

(ハ)従来技術と問題点 従来のバンク容量の増容量法の1つとして、第1図に示
される如きものがある。この例はバンクBl、B2.B
3の各メモリカードには、前段のメモリカードの容量情
報61等を受け、この容量情報にカード容量供給器aか
らの自己の容量情報を加算器すで加算して次段のメモリ
カードへ送出すると共に、線Cを通して供給されたアド
レス信号が上記加算された容量情報の範囲内にあるが否
かを比較器dで判定し、その出力があるとき、バンクB
1が指定されたとする場合、線11を通してデコーダf
  (gはバンクレジスタで、バンク指定データが入る
。)がら送られて来るバンクB1指定信号によりアンド
ゲートhがらカード選択信号が発生されてそのメモリカ
ードがアクセスされるように構成されている。そして、
21,31ばバンクB1のメモリカード、22.32は
バンクB2のメモリカード、23,33ばバンクB3の
メモリカードで、41.51はバンクB1の増設スロッ
ト、42.52はバンクB2の増設スロット、43.5
3はバンクB3の増設スロットである。
(c) Prior Art and Problems One of the conventional methods for increasing bank capacity is as shown in FIG. In this example, banks B1, B2. B
Each memory card of 3 receives the capacity information 61 etc. of the previous stage memory card, adds its own capacity information from the card capacity supply device a to this capacity information, and sends it to the next stage memory card. At the same time, comparator d determines whether the address signal supplied through line C is within the range of the added capacitance information, and when there is an output, bank B
1 is specified, the decoder f through line 11
(G is a bank register in which bank designation data is entered.) The memory card is configured such that a card selection signal is generated by an AND gate h in response to a bank B1 designation signal sent from the bank B1 designation signal, and the memory card is accessed. and,
21 and 31 are memory cards for bank B1, 22.32 are memory cards for bank B2, 23 and 33 are memory cards for bank B3, 41.51 is an expansion slot for bank B1, and 42.52 is an expansion slot for bank B2. ,43.5
3 is an expansion slot of bank B3.

上述のように構成されているバンクシステムにおいて、
成るユーザAはバンクB1に2枚のメモリカードを、又
他のユーザBはバンクB、1.B2に夫々1枚ずつのメ
モリカードを増設したい場合、ユーザAについてはバン
クB2.B3に夫々2スロツト、計4スロットが、又ユ
ーザBについてはバンクBl、B2に夫々1スロツト、
バンクB3に2スロツト、計4スロットが無駄になるし
、メモリカードを差し込むべきスロット位置を確認しな
ければならない。
In the bank system configured as described above,
User A has two memory cards in bank B1, and another user B has two memory cards in bank B, 1. If user A wants to add one memory card to each bank B2. 2 slots in each bank B3, 4 slots in total, and for user B, 1 slot each in banks B1 and B2,
Two slots in bank B3, a total of four slots, will be wasted, and you will have to check the slot position where the memory card should be inserted.

又、第2図にように、バンクBl’ 、B2”。Also, as shown in Figure 2, banks Bl' and B2''.

B3’ が第1図のように構成されており、増設スロッ
トを2つだけ有する場合に、メモリカードを2枚増設す
るものとすると、スロットに無駄は生じないが、81’
、82’等で示す如くハードウェアの改造を必要とする
。第2図の各構成要素は第1図の対応する構成要素の参
照番号にダッシュを付して両者を区別しである。
If B3' is configured as shown in Fig. 1 and has only two expansion slots, and two memory cards are to be installed, there will be no waste of slots, but 81'
, 82', etc., requires modification of the hardware. Each component in FIG. 2 is distinguished from the reference number of the corresponding component in FIG. 1 by adding a dash to the reference number.

(ニ)発明の目的 本発明は上述したような従来方式の有する欠点に鑑みて
創案されたもので、その目的はスロット別にバンクを構
成するのではなく、スロットを各バンクに共通に使用し
てメモリカードの増設に際してスロット位置の確認を要
さず、しかも余分なスロットの発生もなく、配線変更も
必要としないメモリバンクシステムを提供することにあ
る。
(D) Purpose of the Invention The present invention was devised in view of the drawbacks of the conventional system as described above, and its purpose is to use slots commonly for each bank, instead of configuring banks by slot. To provide a memory bank system that does not require confirmation of slot positions when adding memory cards, does not generate extra slots, and does not require wiring changes.

け)発明の構成 そして、この目的はバンクレジスタのバンク指定出力に
応答して複数のメモリカードの各々を所定のバンクに属
せしめて構成するメモリバンクシステムにおいて、上記
各カード毎に、 前段メモリカードの容量情報を受ける入力部を有し、自
己メモリカードまでの容量情報を発生する容量情報発生
手段と、バンク指定情報発生手段と、該バンク指定情報
発生手段及び上記バンクレジスタのバンク指定情報に応
答して選択信号を発生する選択信号発生手段と、上記選
択信号を受りて上記前段メモリカード及び容量情報発生
手段からの”容量情報のいづれか一方を選択して出力す
る選択手段と、供給されるアドレス信号、上記容量情報
発生手段からの容量情報及び上記選択信号に応答して自
己メモリカードのためのカード選択信号を発生ずるカー
ド選択手段とを設け、メモリカードの増設に当って、上
記バンクレジスタの出力を増設されるメモリカードの選
択信号発生手段へ接続し、且つ増設されるメモリカード
の入力部を継続接続された既設の最終メモリカードの選
択手段の出力部に接続すると共に、増設されるメモリカ
ードのバンク指定情報発生手段に所定のバンク指定情報
を発生せしめてバンク容量を増大させることによって達
成される。
g) Structure of the Invention The object of the invention is to provide a memory bank system configured by assigning each of a plurality of memory cards to a predetermined bank in response to a bank designation output of a bank register, in which each of the above-mentioned cards has a pre-stage memory card. capacity information generation means for generating capacity information up to the self-memory card, bank specification information generation means, and responsive to the bank specification information of the bank specification information generation means and the bank register; a selection signal generating means for generating a selection signal by selecting the selected memory card, and a selection means for receiving the selection signal and selecting and outputting one of the capacity information from the preceding memory card and the capacity information generating means. card selection means for generating a card selection signal for the own memory card in response to the address signal, capacity information from the capacity information generation means and the selection signal; The output of the memory card to be added is connected to the selection signal generating means of the memory card to be added, and the input part of the memory card to be added is connected to the output part of the selection means of the existing final memory card that is continuously connected. This is achieved by causing the bank designation information generating means of the memory card to generate predetermined bank designation information to increase the bank capacity.

(ハ)発明の実施例 以下、添付図面を参照しながら、本発明の詳細な説明す
る。
(C) Embodiments of the Invention The present invention will now be described in detail with reference to the accompanying drawings.

第3図は本発明の一実施例を示し、第4図は第3図実施
例で用いるメモリカードの本発明に関連する構成を示す
。第3図において、1は中央演算処理装置(図示せず)
に設けられるバンクレジスタで、その出力はバンク指定
信号線2を経て各メモリカード3,4に接続されており
、X線2は増設スロット5,6に差し込まれるメモリカ
ードにも接続されるものである。これらのメモリカード
は共通のスロットに差し込まれる。7,8ば容置情報線
で、9も同様の線で、増設スロット5にメモリカードが
差し込まれたときにそのカードから出力される容量情報
線である。
FIG. 3 shows an embodiment of the present invention, and FIG. 4 shows the configuration of a memory card used in the embodiment of FIG. 3 related to the present invention. In FIG. 3, 1 is a central processing unit (not shown)
The output is connected to each memory card 3, 4 through the bank designation signal line 2, and the X-ray 2 is also connected to the memory card inserted into the expansion slot 5, 6. be. These memory cards are inserted into a common slot. 7 and 8 are capacity information lines, and 9 is a similar line, which is a capacity information line that is output from the memory card when it is inserted into the expansion slot 5.

これらの容量情報線は第4図に示されるように、前段の
メモリカードからのものとして次段のメモリカード、例
えば4の加算器10の一方の入力及びマルチプレクサ1
1の入力へ接続されている。
These capacitive information lines, as shown in FIG.
1 input.

加算器10の他方の入力にはそのカードのカード容量出
力器12の出力が接続されている。加算器の出力は又マ
ルチプレクサ11の入力へ接続されている。
The other input of the adder 10 is connected to the output of the card capacity output device 12 of the card. The output of the adder is also connected to the input of multiplexer 11.

上述したバンク指定信号線2は、第4図の一致回路13
の一方の比較入力へ接続され、この一致回路13の他方
の比較入力へディップスイッチ14の出力が接続されて
いる。ディップスイッチ14はレジスタに置き替えても
よい。
The bank designation signal line 2 described above is connected to the matching circuit 13 in FIG.
The output of the dip switch 14 is connected to the other comparison input of the matching circuit 13. DIP switch 14 may be replaced with a resistor.

一致回路13の出力はマルチプレクサ11の制御入力及
びアンドゲート15の一方の入力へ接続されている。ア
ンドゲート15の他方の入力は比較器16の出力へ接続
されている。比較器16の2つの入力は各別に、加算器
10の出力及びアドレス信号線17に接続されている。
The output of match circuit 13 is connected to the control input of multiplexer 11 and to one input of AND gate 15. The other input of AND gate 15 is connected to the output of comparator 16. The two inputs of comparator 16 are connected separately to the output of adder 10 and to address signal line 17.

上述したような構成要素が各メモリカードに設けられて
いる。
Components such as those described above are provided in each memory card.

次に、上述構成を有するメモリカードを用いてメモリバ
ンクの増容量化が如何にして達成されるかを説明する。
Next, a description will be given of how to increase the capacity of the memory bank using the memory card having the above configuration.

今、共通スロットにメモリカードが6枚、第5図に示す
ように差し込まれ、バンクB1.B2゜B3を構成して
いるメモリバンクシステムのバンクB2の容量を増量す
る必要性が生じたとする。
Now, six memory cards are inserted into the common slot as shown in Figure 5, and bank B1. Assume that it becomes necessary to increase the capacity of bank B2 of the memory bank system configuring B2°B3.

その増量分の容量を有するメモリカードを共通スロット
に差し込み、バンクB3の第2番目のメモリカード(縦
続接続された最終メモリカード)132の容量情報線と
、今差し込んだメモリカード123の加算器lOの入力
とをワンタンチ式のコネクタ等にて接続する。このカー
ドの差し込みに先立って、又は、その後にディップスイ
ッチ14からバンクB2を指定させる。
Insert a memory card with the increased capacity into the common slot, and connect the capacity information line of the second memory card (last memory card in cascade) 132 of bank B3 to the adder lO of the memory card 123 just inserted. Connect to the input using a one-touch connector, etc. Before or after inserting this card, the bank B2 is designated by the dip switch 14.

このようなカード123の加入に先立って、各バンクを
構成する各メモリカードのディップスイッチ14は上述
と同様に対応するバンクを指定しうるようにセントされ
ている。
Prior to the addition of such a card 123, the DIP switch 14 of each memory card constituting each bank is set so that the corresponding bank can be specified in the same manner as described above.

従って、中央演算処理装置がそのバンクレジスタ1に所
要のバンク、例えばバンクB2を指定するデータをセッ
トしたとすると、ディップスイッチ14にバンクB2を
指定するようにしたメモリカードのみが中央演算処理装
置からアクセス可能になる。即ち、ディップスイッチ1
4がバンクB1、B3を指定するようにセットされてい
るメモリカードは、その一致回路13から信号が出力さ
れないので、前段メモリカードからの容量情報をマルチ
プレクサ11を経て単に次段へ送るだけであると共に、
アンドゲート15の入力条件が一致回路13の“0”レ
ベルの信号によって満たされず、そこからカード選択信
号が発生されないのに対して、ディップスイッチ14に
よってバンクB2が指定されたメモリカードは、いづれ
も前段メモリカード即ぢそのバンクに属し、当該メモリ
カードより1つ前のメモリカードからの容量情報と当該
メモリカードのカード容量とを加算器10で加算して、
−数回路13からの“1”の信号により加算された値を
当該メモリカードまでのバンク容量としてマルチプレク
サ11を経て次段のメモリカードへ送ると共に、加算器
10の出力値の範囲内にアドレス信号線17上のアドレ
ス信号があって、比較器16から“1゛″の信号を発生
して、この信号と一致回路13からの“1”の信号とを
受けるアンドゲート15からカード選択信号が発生され
るからである。
Therefore, if the central processing unit sets data specifying a desired bank, for example, bank B2, in its bank register 1, only the memory card whose dip switch 14 is set to specify bank B2 will receive the data from the central processing unit. become accessible. That is, dip switch 1
4 is set to specify banks B1 and B3, no signal is output from the matching circuit 13, so the capacity information from the previous stage memory card is simply sent to the next stage via the multiplexer 11. With,
The input condition of the AND gate 15 is not satisfied by the "0" level signal of the match circuit 13, and no card selection signal is generated therefrom. However, the memory card whose bank B2 is designated by the DIP switch 14 is The capacity information from the previous memory card that belongs to the previous memory card bank and the card capacity of the memory card is added by an adder 10,
- The value added by the "1" signal from the number circuit 13 is sent to the next memory card via the multiplexer 11 as the bank capacity up to the memory card, and the address signal is sent within the range of the output value of the adder 10. There is an address signal on the line 17, a "1" signal is generated from the comparator 16, and a card selection signal is generated from the AND gate 15 which receives this signal and a "1" signal from the matching circuit 13. This is because it will be done.

このようにして、メモリカード123はバンクB2に加
入されてバンクB2の増容量化に供される。このような
関係は各バンクに同一である。
In this way, the memory card 123 is added to bank B2 and used to increase the capacity of bank B2. Such relationships are the same for each bank.

上述のところから明らかなように、各バンクを構成して
いるメモリカードが共通スロットに実装されているにも
拘らず、中央演算処理装置には、中央演算処理装置が指
定したバンクのメモリカードしかみえない。このことは
メモリカードのスロットへの差し込みにおいてスロット
位置を確認する煩わしさを除く。又、メモリカードの増
設において何んらの配線変更も要さず、余分のスロ・ノ
ドも生じない。
As is clear from the above, even though the memory cards that make up each bank are installed in a common slot, the central processing unit can only handle memory cards from banks specified by the central processing unit. Invisible. This eliminates the trouble of checking the slot position when inserting the memory card into the slot. Furthermore, no wiring changes are required when adding memory cards, and no extra slots or slots are generated.

上記実施例においては、−数回路13から“1”又は“
0”の信号を発生してマルチプレクサ11及びアンドゲ
ート15の制御をしているが、−数回路の出力と常時“
l”の信号を発生している手段の出力とを切換え手段に
切換えてマルチプレクサ11及びアンドゲート15に供
給することにより、バンクに無関係の共通メモリとする
ことも可能である。
In the above embodiment, "1" or "
Although the multiplexer 11 and the AND gate 15 are controlled by generating a signal of "0", the output of the minus number circuit and the "
It is also possible to provide a common memory independent of banks by switching the output of the means generating the signal "1" to the switching means and supplying it to the multiplexer 11 and the AND gate 15.

(ト)発明の効果 以上述べたように、本発明によれば、 ■各バンクに属するメモリカードを共通のスロットに差
し込み得る、 ■従って、スロット位置の確認を要しない、■又、メモ
リカードの増設において配線変更を全く要しない、 ■余分のスロ7)が生じない等の効果が得られる。
(G) Effects of the Invention As described above, according to the present invention, ■ Memory cards belonging to each bank can be inserted into a common slot. ■ Therefore, it is not necessary to confirm the slot position. Effects such as no need for wiring changes at all during expansion, and no extra slots 7) are generated.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図及び第2図は従来のメモリバンクシステムの構成
を示す図、第3図は本発明の一実施例を示す図、第4図
は第3図実施例で用いるメモリカートの本発明に関連す
る構成を示す図、第5図はメモリカードの増設例を説明
するための図である。 図中、■はバンクレジスタ、2はバンク指定信号線、3
,4はメモリカード、5.6は増設スロット、?、8.
9は容量情報線、10は加算器、12はカード容量出力
器、13は一致回路、14はディツプスインチ、15は
アンドゲート、16は比較器である。
1 and 2 are diagrams showing the configuration of a conventional memory bank system, FIG. 3 is a diagram showing an embodiment of the present invention, and FIG. 4 is a diagram showing a memory cart according to the present invention used in the embodiment shown in FIG. FIG. 5, which is a diagram showing a related configuration, is a diagram for explaining an example of adding memory cards. In the figure, ■ is a bank register, 2 is a bank designation signal line, and 3 is a bank register.
, 4 is a memory card, 5.6 is an expansion slot, ? , 8.
9 is a capacitive information line, 10 is an adder, 12 is a card capacitor output device, 13 is a matching circuit, 14 is a dip inch, 15 is an AND gate, and 16 is a comparator.

Claims (1)

【特許請求の範囲】 +l)  バンクレジスタのバンク指定出力に応答して
複数のメモリカードの各々を所定のバンクに属せしめて
構成するメモリバンクシステムにおいて、上記各カード
に、 前段メモリカードの容量情報を受ける入力部を有し、自
己メモリカードまでの容量情報を発生する容量情報発生
手段と、バンク指定情報発生手段と、該バンク指定情報
発生手段及び上記バンクレジスタのバンク指定情報に応
答して選択信号を発生する選択信号発生手段と、上記選
択信号に応答して上記前段メモリカード及び容量情報発
生手段からの容量情報のいづれか一方を選択して出力す
る選択手段と、供給されるアドレス信号、上記容量情報
発生手段からの容量情報及び上記選択信号に応答して自
己メモリカードのためのカード選択信号を発生するカー
ド選択手段とを設け、メモリカードの増設に当って、上
記バンクレジスタの出力を増設されるメモリカードの選
択信号発生手段に接続し、且つ増設されるメモリカード
の入力部を縦続接続された既設の最終メモリカードの選
択手段の出力部へ接続すると共に、増設されるメモリカ
ードのバンク指定情報発生手段に所定のバンク指定情報
を発生せしめてバンク容量を増大せしめることを特徴と
するメモリバンクシステム。 (2)上記選択信号発生手段の選択信号出方部が、その
選択信号を有効に出力する手段で構成されたことを特徴
とする特許請求の範囲第1項記載のメモリバンクシステ
ム。 (3)  上記選択信号発生手段の選択信号出方部が、
その選択信号とは無関係に上記選択手段及びカード選択
手段を動作せしめる信号を発生させる手段で構成された
ことを特徴とする特許請求の範囲第1項記載のメモリバ
ンクシステム。
[Claims] +l) In a memory bank system configured by assigning each of a plurality of memory cards to a predetermined bank in response to a bank designation output of a bank register, each card is provided with capacity information of a preceding memory card. capacity information generating means for generating capacity information up to the self-memory card; bank designation information generation means; selection signal generation means for generating a signal; selection means for selecting and outputting either one of the capacity information from the preceding memory card and the capacity information generation means in response to the selection signal; an address signal supplied; and card selection means for generating a card selection signal for the self-memory card in response to the capacity information from the capacity information generation means and the selection signal, and when adding a memory card, the output of the bank register is added. The input section of the memory card to be added is connected to the selection signal generating means of the memory card to be added, and the input section of the memory card to be added is connected to the output section of the selection means of the existing final memory card connected in cascade. A memory bank system characterized in that the bank capacity is increased by causing a designation information generating means to generate predetermined bank designation information. (2) The memory bank system according to claim 1, wherein the selection signal output section of the selection signal generation means is comprised of means for effectively outputting the selection signal. (3) The selection signal output section of the selection signal generation means
2. The memory bank system according to claim 1, further comprising means for generating a signal for operating said selection means and said card selection means regardless of said selection signal.
JP58055864A 1983-03-31 1983-03-31 Memory bank system Pending JPS59180872A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58055864A JPS59180872A (en) 1983-03-31 1983-03-31 Memory bank system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58055864A JPS59180872A (en) 1983-03-31 1983-03-31 Memory bank system

Publications (1)

Publication Number Publication Date
JPS59180872A true JPS59180872A (en) 1984-10-15

Family

ID=13010927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58055864A Pending JPS59180872A (en) 1983-03-31 1983-03-31 Memory bank system

Country Status (1)

Country Link
JP (1) JPS59180872A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5404475A (en) * 1989-03-20 1995-04-04 Fujitsu Limited Memory apparatus comprising memory cards with a side detecting signal pin and address assignment circuitry

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5404475A (en) * 1989-03-20 1995-04-04 Fujitsu Limited Memory apparatus comprising memory cards with a side detecting signal pin and address assignment circuitry

Similar Documents

Publication Publication Date Title
US4899272A (en) Addressing multiple types of memory devices
US5040153A (en) Addressing multiple types of memory devices
JPH0290344A (en) Memory card
JP2549601B2 (en) Register control circuit
US4831513A (en) Memory initialization system
KR0147703B1 (en) Layout circuit for plug/play in pci bus
JPH0713561A (en) Music control device
JPS59180872A (en) Memory bank system
US4594656A (en) Memory refresh apparatus
JP3181301B2 (en) Bus extension system
US4388707A (en) Memory selecting system
US20030149825A1 (en) Clock generation for multiple secondary buses of a PCI bridge
US6874013B2 (en) Data processing arrangement and memory system
JPH07191905A (en) Information processor
JP2001134341A (en) Clock supply system
JPH07334420A (en) Extended memory control circuit
JP3308575B2 (en) Extension memory bank address automatic setting method
KR0147476B1 (en) I/o configuration setting system of computer and method thereof
KR930004901B1 (en) Memory control unit of computer system by using dynamic ram
KR100414922B1 (en) Device for selecting board of communication module
EP1084466B1 (en) Data processing arrangement and memory system
JPS59151371A (en) Semiconductor memory element
JPH04105146A (en) Automatic setting system for extension memory bank
JPS622337A (en) Memory extending system
JP2622553B2 (en) Microcomputer