JPS59178486A - Display control system - Google Patents

Display control system

Info

Publication number
JPS59178486A
JPS59178486A JP58054231A JP5423183A JPS59178486A JP S59178486 A JPS59178486 A JP S59178486A JP 58054231 A JP58054231 A JP 58054231A JP 5423183 A JP5423183 A JP 5423183A JP S59178486 A JPS59178486 A JP S59178486A
Authority
JP
Japan
Prior art keywords
information
memory
display information
display
screen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58054231A
Other languages
Japanese (ja)
Inventor
直人 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58054231A priority Critical patent/JPS59178486A/en
Publication of JPS59178486A publication Critical patent/JPS59178486A/en
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 (1)発明の技術分野 本発明は、ブラウン管等のディスプレイ装置における画
面に特定の表示情報を表示する表示制御方式に関する。
DETAILED DESCRIPTION OF THE INVENTION (1) Technical Field of the Invention The present invention relates to a display control method for displaying specific display information on the screen of a display device such as a cathode ray tube.

(2)技術の背景   。(2) Technology background.

一般に、ディスプレイ装置の使用態様としては、画面全
域に一つの表示情報を表示するものの他、複数の表示情
報を互いに比較したいような場合には一つの画面を区画
して夫々の表示情報を表示するというものがある。
In general, display devices are used to display a single piece of display information over the entire screen, or when it is desired to compare multiple pieces of display information, one screen is partitioned and each piece of display information is displayed. There is such a thing.

(3)従来技術とその問題点 一つの画面に複竺の表示情報を表示するに名って用いら
れる従来における表示制御方式としては、例えば、第1
図に示すように、画面lLの画素数(mX、n、)に等
しい記憶容量のメモリを用意し、このメモリ内の各アド
レスを画素位置にY・め対応させておき、メモリ内の所
定のアドレスに表示情報A、にの各情報ビットを記憶格
納した後、占き込み指令 情報A、Kを画面IJ−1:に表示するようにしたもの
がある。
(3) Prior art and its problems As a conventional display control method used to display multi-line display information on one screen, for example,
As shown in the figure, a memory with a storage capacity equal to the number of pixels (m There is a system in which the fortune-telling command information A, K is displayed on the screen IJ-1: after each information bit of the display information A, is stored in the address.

然しながら、このような従来における表示制御方式にあ
っては、表示情報A、にの画面l上での占有面積に拘ら
ず画面l上の画素数に対応した記憶容量のメモリを必要
とするので、メモリの記憶@量が不必要に嵩むばかりか
、仮に、画面11−で表示情報Kを実線位置から仮想線
位置に移動させて配置する場合には、メモリ山番こおい
て表示情報にの各情報ビットを新たなアドレスに移行さ
せるというメモリ全体の更新が必要になってしまい、そ
の分、画面上での表示情報にの配置変換が面倒なものに
なってしまう。
However, in such a conventional display control method, a memory with a storage capacity corresponding to the number of pixels on the screen l is required, regardless of the area occupied by the display information A, on the screen l. Not only does the storage capacity of the memory increase unnecessarily, but if the display information K is moved from the solid line position to the virtual line position on the screen 11-, each display information It becomes necessary to update the entire memory by moving the information bits to new addresses, which makes rearranging the information displayed on the screen more troublesome.

(4)発明の目的 本発明は以上の観点に立って為されたものであって、そ
の目的とすると・ころは、表示情報を記憶格納するメモ
リの記憶容量を不必要に太きイすることなく、画面上で
め表示情報の配置変換を容易に11なえるようにした表
示制御方式を提供することにある。
(4) Purpose of the Invention The present invention has been made based on the above points of view, and its purpose is to unnecessarily increase the storage capacity of a memory that stores display information. It is an object of the present invention to provide a display control method that allows the arrangement of display information to be easily changed on the screen.

(5)発)!11の構成 そして1本発明の基本的構成は、表示情報を格納するメ
モリと、該表示情報の画面−ヒでの表示位置を定める位
置情報として少なくとも基点アドレスと行数と列数とを
格納する位置情報メモリと、画面上の走査位置を計数す
る主計数回路と、メモリ内の表示情報のアドレスを計数
する副計数回路とを備え、前記基点アドレスと前記主計
数回路の値とが一致したとき、前記副計数回路を起動し
て前記位置情報メモリに格納された位置情報により前記
メモリ内の表示情報を読み出すようにした表示制御方式
にある。
(5) departure)! 11. Configuration and 1. The basic configuration of the present invention is a memory that stores display information, and stores at least a base point address, the number of rows, and the number of columns as position information that determines the display position of the display information on the screen. It comprises a position information memory, a main counting circuit that counts scanning positions on the screen, and a sub-counting circuit that counts addresses of display information in the memory, and when the base point address and the value of the main counting circuit match. , the display control method is configured to start the sub-counting circuit and read display information in the memory based on position information stored in the position information memory.

(6)発明の実施例 以下、添付図面に示す実施例に基づいて本発明の詳細な
説明する。
(6) Embodiments of the Invention Hereinafter, the present invention will be described in detail based on embodiments shown in the accompanying drawings.

第2図に示す実施例においては、表示情報A及び表示情
報Kが画面l上の所定位置に表示されている。
In the embodiment shown in FIG. 2, display information A and display information K are displayed at predetermined positions on the screen l.

今、表示情報Kを例に挙げて表示制御方式の基本原理を
説明すると、表示情報には1列j行の情報ピッ) (C
H・・・C1i・・・C31)を備えたものであり、各
情報ビットは、第3図に示すように、上段性から下段性
にかけて左列から右列に向かう方向において順次連続的
に並べられ、メモリに内の所定のアドレスに予め記憶格
納されている。そして、上記表示情報にの画面l上での
位置を特定する位置情報が品定されており、この位置情
報は、例えば、表示情報にの基点が画面1上のどあ画素
位置から□始まるかを示す基点情報と、表示情報にの画
面上での大きさを示す領域情報とから成る。今、仮に、
表示情報にの基点がXk列Yk行の画素位置から始まる
とすればXk、Ykが」−記基点情報となり、表示情報
にの大きさがΔXkXk列Yk行るとすればΔXkXΔ
Ykが1−記領域情報になる。
Now, to explain the basic principle of the display control method using the display information K as an example, the display information has information pins in column 1 and row j) (C
As shown in FIG. and is stored in advance at a predetermined address in the memory. Then, the position information that specifies the position on the screen 1 of the display information is specified, and this position information indicates, for example, from which pixel position on the screen 1 the base point of the display information starts. The display information consists of base point information indicating the display information, and area information indicating the size on the screen of the display information. Now, hypothetically,
If the base point of the display information starts from the pixel position of Xk columns and Yk rows, then Xk and Yk become "-" base point information, and the size of the display information is ΔXk If Xk columns and Yk rows, ΔXkXΔ
Yk becomes the 1-record area information.

この状態から1画面l上の画素位置と上記位置情報の基
点情報1 、YStとを対応させると、表示情報にの画
面1−にでの基点位置が決定されることになり、領域情
報ΔXkXΔYkを加味すると表示情報にの画面上での
位置が決定される。
From this state, if the pixel position on one screen l is made to correspond to the base point information 1 and YSt of the above position information, the base point position on screen 1- is determined in the display information, and the area information ΔXkXΔYk is Taking this into consideration determines the position of the displayed information on the screen.

この後、1一記位置情報の基点情報Xk、Ykとメモリ
N内の表示情報にの基点情報ピッ) (Cll)とを予
め対応させておけば、メモリN内の表示情報にの各情報
ビー2トは上記位置情報を媒介として画面l上の各画素
位置に表示されることになる。
After this, if the base point information Xk, Yk of the location information described in 1. 2 will be displayed at each pixel position on the screen l using the above position information as a medium.

従って、画面l上で上記表示情報Kを配置変換する場合
には、単に上記位置情報の基点情報Xk、Ykを変換す
ればよい。このとき、乍記基′点情報Xk、Ykは、変
換されることになるが、メモリX内の表示情報にの基点
情報ビットC11に常に対応していることから1位置情
報によって画面1上でめ表示情報にの位置が決定される
と、表示情報にの各情報ビットは位置情報を媒介として
画面上の所定位置に配置される。この場合、メモリに内
において、表示情報にの各情報ビットを新たなアドレス
に移行させる感冒はなく、各情報ビットは常時所定のア
比レスに記憶格納されるほか、メモリにの記憶容量は表
示情報の各情報ビットを記憶格納できるものであればよ
いから、メモリNの記憶容量を画面lFの画素数に対応
させる必要はなくなり、その分、メモリXの記憶容量は
小さいものに設定される。
Therefore, when changing the arrangement of the display information K on the screen l, it is sufficient to simply convert the base point information Xk, Yk of the position information. At this time, the reference point information Xk, Yk will be converted, but since it always corresponds to the reference point information bit C11 in the display information in the memory Once the position of the display information is determined, each information bit of the display information is placed at a predetermined position on the screen using the position information as a medium. In this case, there is no need to move each information bit of the display information to a new address in the memory, and each information bit is always stored in a predetermined address, and the storage capacity of the memory is Since it is sufficient to store each information bit of information, it is not necessary to make the storage capacity of the memory N correspond to the number of pixels of the screen IF, and the storage capacity of the memory X is set to be correspondingly small.

ttS4図は本発明に係る表示制御方式−を実施するだ
めに用いられる制御回路の一例を示してしする。図にお
いて、lは画面であり、この画面1の一部に表示情報K
が表示されるようになっている。2は画面1」二の画素
位置を画面上のラスター走査と同期して順次計数する主
計数回路であって、各画素位置は画面1上の列方向の画
素アドレスXと行方向の画素アドレスYとで特定される
ようになっている。3は表示情報にの画面1 、にでの
位置を特定する位置情報が書き換え可能に記憶格納され
る位置情報メモリであり、表示情報にの基点情報Xk、
Ykは列方向の基点アドレス×k及び行方向の基点アド
レスYkとして格納され1表示情報にの領域情報ΔXk
XΔYkは列数ΔXk及び行数ΔYkとして格納され、
更には、表示情報にの行数ΔYkを順次カウントする行
交数ΔYk′及び表示情[KのメモリMLでの基点アド
レス、汀い換えれば基点情報ピッ) cllが格納され
るアドレスが格納されている。4はアドレスレジスタで
あって、主計数回路2が計数Ykが格納されるようにな
っている。5は比較回路であって、主計数回路2の画素
アドレスX、Yとアドレスレジスタ4の基点アドレスX
k、Ykとを比較し両者が一致したとき出力するもので
ある。6は副計数回路であって、メモリX内の表示情報
にの情報ビットを順次計数するようになっており、副計
数回路制御部(以下制御部という)7で制御される。こ
の副計数回路制御部7は、L記比較回路5からの出力を
受けて作動し1位置情報に基づいて副計数回路8が計数
する範囲を定めるようになっている。即ち、上記制御部
7では、基点アドレスXk、Ykに対応したメモリに」
二の基点アドレスが選定され、この基点アドレスから列
数ΔXk番目のアドレスが副計数回路6の計数範囲とし
て指定されるようになっており、副計数回路6はΔXk
だけ表示情報にの情報ビットを計数した後、各情報ビッ
トをラインバッファ8に格納する。そして、副計数回路
6がΔXkだけ計数し終えると、副計数回路6の計数は
一旦停止されると共に、その制御部7は位置情報メモリ
3内の行交数ΔYk′の値に1を加える。すると、アド
レスレジスタ4には 加算回路4aを介してYk’−Y
k十ΔYk′なるアドレスが新たに設定される。この状
態において、11計数回路2が計数していくと、主計数
回路2の画素アドレスX、Yとアドレスレジスタ4の設
定アドレスXk、Yk′とが一致し、このとき比較回路
5が出力する。すると、上記制御部7では、設定アドレ
スXk、Yk′に対応したメモリN上のアドレスが算出
され、このアドレスから列数ΔXk番目のアドレスまで
が指定されることから、副51数回路6はその範囲で計
数し、各情報ビットをラインバッファ8に格納する。そ
して、副計数回路8の計数が終わると、前記したのと同
様に、制御部7は位置情報格納回路3内の行交数ΔYk
’ の値に1を加え、これに伴って、アドレスレジスタ
4にはアドレスが新たに設定される。このような動作は
、上記行交数ΔYk′がΔYkになるまで続き、この段
階でメモリX内の表示情報にの情報ビットすべては、上
記ラインバッファ8に一時的に記憶された後。
Figure ttS4 shows an example of a control circuit used to implement the display control method according to the present invention. In the figure, l is a screen, and a part of this screen 1 displays information K.
is now displayed. 2 is a main counting circuit that sequentially counts pixel positions on screen 1''2 in synchronization with raster scanning on the screen, and each pixel position is determined by pixel address X in the column direction and pixel address Y in the row direction on screen 1. It is now specified by. Reference numeral 3 denotes a position information memory in which position information for specifying the position on the screen 1 and 2 is rewritably stored and stored in the display information, and base point information Xk,
Yk is stored as the base point address xk in the column direction and the base point address Yk in the row direction, and area information ΔXk in one display information
XΔYk is stored as the number of columns ΔXk and the number of rows ΔYk,
Furthermore, the number of line intersections ΔYk' that sequentially counts the number of lines ΔYk in the display information, and the address where the display information [base point address in the memory ML of K, in other words the base point information pin] cll is stored. There is. 4 is an address register in which the count Yk of the main counting circuit 2 is stored. 5 is a comparison circuit which compares the pixel addresses X and Y of the main counting circuit 2 and the base point address X of the address register 4.
It compares k and Yk and outputs when they match. Reference numeral 6 denotes a sub-counting circuit, which sequentially counts information bits of display information in the memory X, and is controlled by a sub-counting circuit control section (hereinafter referred to as control section) 7. The sub-counting circuit control section 7 operates upon receiving the output from the L comparison circuit 5, and determines the range to be counted by the sub-counting circuit 8 based on the 1-position information. That is, the control unit 7 stores "in the memory corresponding to the base address Xk, Yk".
The second base point address is selected, and the address of column number ΔXk from this base address is designated as the counting range of the sub-counting circuit 6, and the sub-counting circuit 6 is set to ΔXk.
After counting the information bits in the display information, each information bit is stored in the line buffer 8. When the sub-counting circuit 6 finishes counting by ΔXk, the counting of the sub-counting circuit 6 is temporarily stopped, and its control unit 7 adds 1 to the value of the row intersection number ΔYk' in the position information memory 3. Then, the address register 4 receives Yk'-Y via the adder circuit 4a.
A new address of k+ΔYk' is set. In this state, when the 11 counting circuit 2 counts, the pixel addresses X, Y of the main counting circuit 2 and the set addresses Xk, Yk' of the address register 4 match, and at this time the comparator circuit 5 outputs. Then, the control section 7 calculates the address on the memory N corresponding to the setting addresses Xk and Yk', and since the address from this address to the address of the column number ΔXk is specified, the sub-51 number circuit 6 Each information bit is counted in the range and stored in the line buffer 8. Then, when the sub-counting circuit 8 finishes counting, the control section 7 controls the row intersection number ΔYk in the position information storage circuit 3 in the same manner as described above.
1 is added to the value of ', and a new address is set in the address register 4 accordingly. This operation continues until the line intersection number ΔYk' becomes ΔYk, and at this stage all the information bits of the display information in the memory X are temporarily stored in the line buffer 8.

ビットパターンを変換するキャラクタジェネレータ9及
びビデオ信号に変換する変換回路lOを経由して画面l
上の所定位置に表示される。
The screen l passes through a character generator 9 that converts the bit pattern and a conversion circuit lO that converts it into a video signal.
displayed in the specified position above.

尚、本発明に係る表示制御方式を実施する手段としては
、上記実施例で示したものに限定されるものではなく適
宜設計変更できることは勿論である。
It should be noted that the means for implementing the display control method according to the present invention is not limited to that shown in the above embodiments, and it goes without saying that the design can be changed as appropriate.

(7)発明の詳細 な説明してきたように、を発明に係る表示制御方式によ
れば1表示情報を記憶格納するメモリの記憶容1を不必
要に大きくすることなく、画面上での表示情報の配置変
換を極めて容易に行うことが可能となる。
(7) As described in detail of the invention, according to the display control method according to the invention, the display information on the screen can be controlled without unnecessarily increasing the storage capacity of the memory for storing display information. It becomes possible to perform rearrangement conversion extremely easily.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来における表示制御方式を示す説明図、第2
図は本発明に係る表示制御方式を示す説明図、第3図は
表示情報のメモリ内での格納状態を示す説明図、第4図
は本発明に係る表水制御方式を実施するための制御回路
の−・例を示すプロ、り図である。 A、K・・・表示情報    H・・・メモリ■・・・
画面       2・・・1計数回路3・・・位置情
報メモリ  4・・・アドレスレジスタ5・・・比較回
路     6・・・副計数回路7・・・副、il数回
路制御部
Figure 1 is an explanatory diagram showing a conventional display control method;
FIG. 3 is an explanatory diagram showing the display control method according to the present invention, FIG. 3 is an explanatory diagram showing the storage state of display information in memory, and FIG. 4 is a control diagram for implementing the surface water control method according to the present invention. It is a professional diagram showing an example of a circuit. A, K...Display information H...Memory ■...
Screen 2...1 Counting circuit 3...Position information memory 4...Address register 5...Comparison circuit 6...Sub counting circuit 7...Sub, IL number circuit control section

Claims (1)

【特許請求の範囲】[Claims] 表示情報を格納するメモリと、該表示情報り画面」二で
の表示位置を定める位置情報として少なくとも基点アド
レスと行数と列数とを格納する位置情報メモリと、画面
上走査位置を計数する主計数回路と、メモリ内の表示情
報のアドレスを計数する副計数回路とを備え、前記基点
アドレスと前記主計数回路の値とが一致したとき、前記
副λ1数回路を起動して前記位置情報メモリに格納され
た位置情報により前記メモリ内の表示情報を読み出すこ
とを特徴とする表示制御方式。
a memory for storing display information; a position information memory for storing at least a base point address, the number of rows, and the number of columns as position information for determining the display position on the screen of the display information; and a master counter for counting scanning positions on the screen. a λ1 number circuit and a sub-counting circuit for counting the address of display information in the memory, and when the base address and the value of the main counting circuit match, the sub-λ1 number circuit is activated to count the address of the display information in the memory. A display control method characterized in that display information in the memory is read out based on position information stored in the memory.
JP58054231A 1983-03-30 1983-03-30 Display control system Pending JPS59178486A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58054231A JPS59178486A (en) 1983-03-30 1983-03-30 Display control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58054231A JPS59178486A (en) 1983-03-30 1983-03-30 Display control system

Publications (1)

Publication Number Publication Date
JPS59178486A true JPS59178486A (en) 1984-10-09

Family

ID=12964762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58054231A Pending JPS59178486A (en) 1983-03-30 1983-03-30 Display control system

Country Status (1)

Country Link
JP (1) JPS59178486A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61258289A (en) * 1985-05-13 1986-11-15 キヤノン株式会社 Image processor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61258289A (en) * 1985-05-13 1986-11-15 キヤノン株式会社 Image processor

Similar Documents

Publication Publication Date Title
EP0185294A2 (en) Display apparatus
JPS5937512B2 (en) raster display device
EP0279693A2 (en) Multi-plane video ram
JPS6055393A (en) Method and apparatus for generating cursor of color raster graphic system
JPS6362054A (en) Multichannel memory access circuit
US4011556A (en) Graphic display device
JPS592905B2 (en) display device
EP0215984B1 (en) Graphic display apparatus with combined bit buffer and character graphics store
JPS61249086A (en) Image display method and apparatus for adjacent display zone
JPH05191767A (en) Apparatus and method for storing digital video data and reading method
JPS59178486A (en) Display control system
JPS6332392B2 (en)
JPH0361199B2 (en)
EP0231780A2 (en) Vector pattern processing circuit for bit map display system
JPS60102690A (en) Apparatus for generating object on video picture
JPS6329289B2 (en)
JPH0443594B2 (en)
JPS5835592A (en) Display picture divider
JPS607478A (en) Image display
JPS6017485A (en) Image split controller
JP3241769B2 (en) Raster display device
JPH0132956B2 (en)
JPH0443595B2 (en)
JPS58121090A (en) Indication controller for display
JPS61273584A (en) Display unit