JPS5917793B2 - 水晶時計用電池取替催促表示回路 - Google Patents
水晶時計用電池取替催促表示回路Info
- Publication number
- JPS5917793B2 JPS5917793B2 JP51124276A JP12427676A JPS5917793B2 JP S5917793 B2 JPS5917793 B2 JP S5917793B2 JP 51124276 A JP51124276 A JP 51124276A JP 12427676 A JP12427676 A JP 12427676A JP S5917793 B2 JPS5917793 B2 JP S5917793B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- signal
- battery
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electromechanical Clocks (AREA)
- Measurement Of Current Or Voltage (AREA)
- Tests Of Electric Status Of Batteries (AREA)
Description
【発明の詳細な説明】
本発明は、電池電圧が所定値以下まで消耗低下したかど
うかをディジタル回路により無調整で精度高く検知し、
前記電池の交換を指示表示する水・晶時計用電池取替催
促表示回路に関する。
うかをディジタル回路により無調整で精度高く検知し、
前記電池の交換を指示表示する水・晶時計用電池取替催
促表示回路に関する。
従来、この種の表示回路においては、時計回路の最低動
作電圧に対応する電圧に表示回路の動作電圧を設定し、
前記最低動作電圧に電池の電圧が消耗低下し到達すると
き、前記表示回路を動作せしめて前記電池の取替を指示
していた。更に、前記最低動作電圧は、温度依存性が大
であり、表示回路の動作に信頼性が乏しかつた。従つて
、設定電圧の調整を要し、加えて動作が不正確である等
の欠点があつた。本発明は上記の欠点を除去し、無調整
で高精度に作用する表示回路を提供するにある。次に本
発明を図面について説明する。
作電圧に対応する電圧に表示回路の動作電圧を設定し、
前記最低動作電圧に電池の電圧が消耗低下し到達すると
き、前記表示回路を動作せしめて前記電池の取替を指示
していた。更に、前記最低動作電圧は、温度依存性が大
であり、表示回路の動作に信頼性が乏しかつた。従つて
、設定電圧の調整を要し、加えて動作が不正確である等
の欠点があつた。本発明は上記の欠点を除去し、無調整
で高精度に作用する表示回路を提供するにある。次に本
発明を図面について説明する。
第１図は基本回路のブロック図であつて、１は水晶発振
回路で、分周回路２を介してモータ駆動回路３に出力を
与える。
回路で、分周回路２を介してモータ駆動回路３に出力を
与える。
４はモータで、前記モータ駆動回路３により駆動せしめ
られ、更に後続の時計機構を動作せしめる。
られ、更に後続の時計機構を動作せしめる。
第２図は本発明の実施例のブロック図であつて、第１図
の基本回路の分周回路２に検出回路５乃至表示回路６が
接続されている。
の基本回路の分周回路２に検出回路５乃至表示回路６が
接続されている。
７、８、９は夫々判断回路、充電回路、整形回路で、互
いに直列に接続されており、加えて分周回路２から夫々
入力を得ている。
いに直列に接続されており、加えて分周回路２から夫々
入力を得ている。
１０は第１のストロープパルス発生回路で、前記整形回
路９と前■５記分周回路２から入力を得ている第１の記
憶回路１１との間に配置せしめられている。
路９と前■５記分周回路２から入力を得ている第１の記
憶回路１１との間に配置せしめられている。
１２は減算回路で、前記第１の記憶回路１１と前記分周
回路２とから入力を得ている。
回路２とから入力を得ている。
１３は判別回路で、前記減算回路１２と前記判断回路７
に出力を与える第２の記憶回路１４との間に挿入せしめ
られている。
に出力を与える第２の記憶回路１４との間に挿入せしめ
られている。
１５は第２のストローブパルス発生回路で、前記整形回
路９と前記第２の記憶回路１４との間に挿入せしめられ
ている。
路９と前記第２の記憶回路１４との間に挿入せしめられ
ている。
１６はゲート回路で、制御端が前記第２のストローブパ
ルス発生回路１５に接続せしめられ、前記分周回路２等
に電源電圧ＶＢを印加する。
ルス発生回路１５に接続せしめられ、前記分周回路２等
に電源電圧ＶＢを印加する。
１７はりセツト回路で、前記第２の記憶回路１４をりセ
ツトする。
ツトする。
１８は表示器駆動回路で、前記第２の記憶回路１４と表
示器１９との間に挿入せしめられている。
示器１９との間に挿入せしめられている。
第３図に、第２図に示した本発明の実施例の詳細な回路
図を示す。
図を示す。
図示の如く水晶発振回路１は、一端を夫々接地した第１
，第２のコンデンサＣｌ，Ｃ２の他端間に水晶発振器Ｘ
Ｌを挿入し、前記水晶発振器ＸＬの両端間に第１の抵抗
Ｒ，と第１のインバータＡ，との並列回路を挿入してな
る。
，第２のコンデンサＣｌ，Ｃ２の他端間に水晶発振器Ｘ
Ｌを挿入し、前記水晶発振器ＸＬの両端間に第１の抵抗
Ｒ，と第１のインバータＡ，との並列回路を挿入してな
る。
分周回路２は、第１乃至第２３のフリツプフロツプＦＦ
ｌ〜ＦＦ２３を順次カスケード接続し、第１のフリツプ
フロツプの２つの入力端の一方を第２のインバータＡ２
を介して他方を直接に、水晶発振回路１の出力端に接続
してなる。
ｌ〜ＦＦ２３を順次カスケード接続し、第１のフリツプ
フロツプの２つの入力端の一方を第２のインバータＡ２
を介して他方を直接に、水晶発振回路１の出力端に接続
してなる。
尚、第１乃至第４のフリツプフロツプＦＦｌ〜ＦＦ４は
ダィナミツク型で第５乃至第２３のフリツプフロツプＦ
Ｆ５〜ＦＦ２３はスタテイツク型が使用される。回路７
〜１７を包有する検出回路５は下記の如く構成されてい
る。即ち判断回路７は、人力端の一方が分周回路２中の
第２３のフリツプフロツプＦＦ２３の出力端Ｑ２３に接
続された第１のアンド回路ＡＮＤｌからなる。充電回路
８は、入力端が夫夫前記第２０，第２１のフリツプフロ
ツプＦＦ２Ｏ，ＦＦ２，の出力端Ｑ２Ｏ，Ｑ２ｌ及び前
記第１のアンド回路ＡＮＤｌの出力端に接続されている
３入力の第２のアンド回路ＡＮＤ２を含み、前記第２の
アンド回路ＡＮＤ２の出力端が第１のトランスミツシヨ
ンゲートＴＧｌを含む他のゲート回路を介して一端の接
地された第２の抵抗Ｒ２と第３のコンデンサＣ３との並
列回路の他端に接続せしめられている。前記他のゲート
回路は、第１のトランスミツシヨンゲートＴＧｌの一方
のゲート端が前記第２のアンド回路ＡＮＤ２の出力端に
接続せしめられ、前記一方のゲート端と他方のゲート端
間に第３のインバータＡ３が挿入されて、前記第２のア
ンド回路ＡＮＤ２の出力に応じて電池電圧ＶＢを前記第
３のコンデンサＣ３に印加する。整形回路９は、他のフ
リツプフロツプＦＦを使用し、入力端が前記充電回路７
の他端に接続せしめられ、分周回路２中の第７のフリツ
プフロツプＦＦ７の出力端Ｑ７からトリガパルスを得て
いる。
ダィナミツク型で第５乃至第２３のフリツプフロツプＦ
Ｆ５〜ＦＦ２３はスタテイツク型が使用される。回路７
〜１７を包有する検出回路５は下記の如く構成されてい
る。即ち判断回路７は、人力端の一方が分周回路２中の
第２３のフリツプフロツプＦＦ２３の出力端Ｑ２３に接
続された第１のアンド回路ＡＮＤｌからなる。充電回路
８は、入力端が夫夫前記第２０，第２１のフリツプフロ
ツプＦＦ２Ｏ，ＦＦ２，の出力端Ｑ２Ｏ，Ｑ２ｌ及び前
記第１のアンド回路ＡＮＤｌの出力端に接続されている
３入力の第２のアンド回路ＡＮＤ２を含み、前記第２の
アンド回路ＡＮＤ２の出力端が第１のトランスミツシヨ
ンゲートＴＧｌを含む他のゲート回路を介して一端の接
地された第２の抵抗Ｒ２と第３のコンデンサＣ３との並
列回路の他端に接続せしめられている。前記他のゲート
回路は、第１のトランスミツシヨンゲートＴＧｌの一方
のゲート端が前記第２のアンド回路ＡＮＤ２の出力端に
接続せしめられ、前記一方のゲート端と他方のゲート端
間に第３のインバータＡ３が挿入されて、前記第２のア
ンド回路ＡＮＤ２の出力に応じて電池電圧ＶＢを前記第
３のコンデンサＣ３に印加する。整形回路９は、他のフ
リツプフロツプＦＦを使用し、入力端が前記充電回路７
の他端に接続せしめられ、分周回路２中の第７のフリツ
プフロツプＦＦ７の出力端Ｑ７からトリガパルスを得て
いる。
第１のストローブパルス発生回路１０は、３入力の第３
のアンド回路ＡＮＤ３よりなり、１入力端が前記フリツ
プフロツブＦＦの出力端に、他の２入力端が夫々第２１
のフリツプフロツブＦＦ２ｌの出力端Ｑ２ｌ及び第２２
のフリツプフロツプＦＦ２２の出力端Ｑ２２に接続せし
められている。第１の記憶回路１１は、夫々駆動信号の
立下がり時の入力信号を出力信号とする３つの記憶回路
Ｌｌ，−，Ｌ３よりなり、駆動端が夫々前記アンド回路
ＡＮＤ３の出力端に、入力端が夫々前記第８，〜，第１
０のフリツプフロツプＦＦ８，〜，ＦＦｌＯの出力端Ｑ
８，〜，ＱｌＯに接続せしめられている。
のアンド回路ＡＮＤ３よりなり、１入力端が前記フリツ
プフロツブＦＦの出力端に、他の２入力端が夫々第２１
のフリツプフロツブＦＦ２ｌの出力端Ｑ２ｌ及び第２２
のフリツプフロツプＦＦ２２の出力端Ｑ２２に接続せし
められている。第１の記憶回路１１は、夫々駆動信号の
立下がり時の入力信号を出力信号とする３つの記憶回路
Ｌｌ，−，Ｌ３よりなり、駆動端が夫々前記アンド回路
ＡＮＤ３の出力端に、入力端が夫々前記第８，〜，第１
０のフリツプフロツプＦＦ８，〜，ＦＦｌＯの出力端Ｑ
８，〜，ＱｌＯに接続せしめられている。
減算回路１２は、第１群の入力端が夫々前記第８，〜，
第１０のフリツプフロツプＦＦ８，〜，ＦＦｌＯに、第
２群の入力端が夫々前記記憶回路Ｌｌ，〜，Ｌ３の出力
端に接続せしめられており、第１群の入力端からの入力
信号と第２群の入力端からの入力信号との間で減算を行
ない、減算値を２進数の出力信号として出力端ＳＱｌ，
ＳＱ２９ＳＱ３より出力する。判別回路１３は、前記減
算回路１２の出力端ＳＱｌ〜ＳＱ３に夫々入力端の接続
せしめられた３入力の第１のオア回路０Ｒ１と、前記減
算回路１２の出力端ＳＱｌ〜ＳＱ３に夫々入力端の接続
せしめられた３入力の第１のナンド回路ＮＡＮＤｌと、
前記減算回路１２の出力端ＳＱｌに第４のインバータＡ
４を介して１入力端の、他の出力端ＳＱ２，ＳＱ３に直
接に夫々他の入力端の接続せしめられた３入力の第２の
オア回路０Ｒ２と、前記第１，第２のオア回路０Ｒ１，
０Ｒ２の出力端と前記第１のナンド回路ＮＡＮＤｌの出
力端とに夫々入力端の接続せしめられた３入力の第２の
ナンド回路ＮＡＮＤ２とよりなる。
第１０のフリツプフロツプＦＦ８，〜，ＦＦｌＯに、第
２群の入力端が夫々前記記憶回路Ｌｌ，〜，Ｌ３の出力
端に接続せしめられており、第１群の入力端からの入力
信号と第２群の入力端からの入力信号との間で減算を行
ない、減算値を２進数の出力信号として出力端ＳＱｌ，
ＳＱ２９ＳＱ３より出力する。判別回路１３は、前記減
算回路１２の出力端ＳＱｌ〜ＳＱ３に夫々入力端の接続
せしめられた３入力の第１のオア回路０Ｒ１と、前記減
算回路１２の出力端ＳＱｌ〜ＳＱ３に夫々入力端の接続
せしめられた３入力の第１のナンド回路ＮＡＮＤｌと、
前記減算回路１２の出力端ＳＱｌに第４のインバータＡ
４を介して１入力端の、他の出力端ＳＱ２，ＳＱ３に直
接に夫々他の入力端の接続せしめられた３入力の第２の
オア回路０Ｒ２と、前記第１，第２のオア回路０Ｒ１，
０Ｒ２の出力端と前記第１のナンド回路ＮＡＮＤｌの出
力端とに夫々入力端の接続せしめられた３入力の第２の
ナンド回路ＮＡＮＤ２とよりなる。
第２の記憶回路１４は、前記第２のナンド回路ＮＡＮＤ
２の出力端に第５のインパータＡ５を介して１入力端が
接続せしめられた第３のナンド回路ＮＡＮＤ３と、前記
第２のナンド回路ＮＡＮＤ２の出力端に直接１入力端が
接続せしめられた第４のナンド回路ＮＡＮＤ４と、前記
第３のナンド回路ＮＡＮＤ３の出力端に１入力端の接続
せしめられた第５のナンド回路ＮＡＮＤ５と、前記第４
，第５のナンド回路ＮＡＮＤ４，ＮＡＮＤ５の出力端に
夫々入力端が、更に出力端が前記第５のナンド回路ＮＡ
ＮＤ５の入力端及び第１のアンド回路ＡＮＤｌの他の入
力端に接続せしめられた第６のナンド回路ＮＡＮＤ６と
よりなる。
２の出力端に第５のインパータＡ５を介して１入力端が
接続せしめられた第３のナンド回路ＮＡＮＤ３と、前記
第２のナンド回路ＮＡＮＤ２の出力端に直接１入力端が
接続せしめられた第４のナンド回路ＮＡＮＤ４と、前記
第３のナンド回路ＮＡＮＤ３の出力端に１入力端の接続
せしめられた第５のナンド回路ＮＡＮＤ５と、前記第４
，第５のナンド回路ＮＡＮＤ４，ＮＡＮＤ５の出力端に
夫々入力端が、更に出力端が前記第５のナンド回路ＮＡ
ＮＤ５の入力端及び第１のアンド回路ＡＮＤｌの他の入
力端に接続せしめられた第６のナンド回路ＮＡＮＤ６と
よりなる。
第２のストローブパルス発生回路１５は、３入力の第４
のアンド回路ＡＮＤ４よりなり、１入力端が前記フリツ
プフロツプＦＦの出力端に、他の２入力端が夫々第２１
，第２２のフリツプフロツプＦＦ２ｌの出力端Ｑ２ｌ，
Ｑ２２に接続され、出力端が前記第３，第４のナンド回
路ＮＡＮＤ３ラＮＡＮＤ４の入力端に接続せしめられて
いる。
のアンド回路ＡＮＤ４よりなり、１入力端が前記フリツ
プフロツプＦＦの出力端に、他の２入力端が夫々第２１
，第２２のフリツプフロツプＦＦ２ｌの出力端Ｑ２ｌ，
Ｑ２２に接続され、出力端が前記第３，第４のナンド回
路ＮＡＮＤ３ラＮＡＮＤ４の入力端に接続せしめられて
いる。
ゲート回路１６は、一方のゲート端が前記第４のアンド
回路ＡＮＤ４の出力端に接続せしめられ、前記一方のゲ
ート端と他方のゲート端との間に第６のインバータＡ６
が挿入され、前記第４のアンド回路ＡＮＤ４の出力信号
に応じて第３，第４の抵抗Ｒ３，Ｒ４を介して電池電圧
Ｂを接地した第２のトランスミツシヨンゲートＴＧ２よ
りなる。
回路ＡＮＤ４の出力端に接続せしめられ、前記一方のゲ
ート端と他方のゲート端との間に第６のインバータＡ６
が挿入され、前記第４のアンド回路ＡＮＤ４の出力信号
に応じて第３，第４の抵抗Ｒ３，Ｒ４を介して電池電圧
Ｂを接地した第２のトランスミツシヨンゲートＴＧ２よ
りなる。
尚、抵抗Ｒ３，Ｒ４の接続点は水晶発振回路１以下の回
路に電圧を印加するよう接続されている。りセツト回路
１７は、１端が接地され、他端に第５の抵抗Ｒ５を介し
て電池電圧ＶＢの印加せしめられた第４のコンデンサＣ
４からなり、前記第４のコンデンサＣ４と前記第５の抵
抗Ｒ５との接続点が前記第６のナンド回路ＮＡＮＤ６の
りセツト入力端に接続されている。更に表示回路６の構
成を詳述する。
路に電圧を印加するよう接続されている。りセツト回路
１７は、１端が接地され、他端に第５の抵抗Ｒ５を介し
て電池電圧ＶＢの印加せしめられた第４のコンデンサＣ
４からなり、前記第４のコンデンサＣ４と前記第５の抵
抗Ｒ５との接続点が前記第６のナンド回路ＮＡＮＤ６の
りセツト入力端に接続されている。更に表示回路６の構
成を詳述する。
表示器駆動回路１８は、ベースが第７のインバータＡ７
を介して前記第６のナンド回路ＮＡＮＤ６の出力端に接
続され、エミツタが接地されたトランジスタＴｒよりな
る。表示器１９は、ランプ等で、前記トランジスタＴｒ
のコレクタ回路に挿入せしめられている。尚、第３図に
おいては、第２図のモータ駆動回路３及びモータ４が省
略せしめられている。
を介して前記第６のナンド回路ＮＡＮＤ６の出力端に接
続され、エミツタが接地されたトランジスタＴｒよりな
る。表示器１９は、ランプ等で、前記トランジスタＴｒ
のコレクタ回路に挿入せしめられている。尚、第３図に
おいては、第２図のモータ駆動回路３及びモータ４が省
略せしめられている。
第３図に示した本発明の実施例の動作を第４図及び第５
図について説明する。いま第４のアンド回路ＡＮＤ４の
出力がＬレベルであるとすれば抵抗Ｒ３，Ｒ４及びトラ
ンスミフツシヨンゲートＴＧ２を介して電流１が流れず
、分周回路２等にＶＢの電圧ＶＤＤが印加されている。
図について説明する。いま第４のアンド回路ＡＮＤ４の
出力がＬレベルであるとすれば抵抗Ｒ３，Ｒ４及びトラ
ンスミフツシヨンゲートＴＧ２を介して電流１が流れず
、分周回路２等にＶＢの電圧ＶＤＤが印加されている。
分周回路２は水晶発振回路１の出力信号を受けて分周す
る。
る。
この場合、第１のアンド回路Ｍｌｌの他の入力信号がＨ
レベルであるので、第２３のフリツプフロツプＦＦ２３
の出力信号Ｓ４即ちＱ２３が第１のアンド回路ＡＮＤｌ
を介して変形されることなく第２のアンド回路ＡＮＤ２
に与えられる。第２のアンド回路ＡＮＤ２において、第
２０のフリップフロップＦＦ２Ｏの出力信号Ｓ１即ちＱ
２Ｏと、第２１のフリツプフロツプＦＦ２ｌの出力信号
Ｓ２即ちＱ２ｌと、前記信号Ｓ４との間で論理積をとり
信号Ｓ５を出力する。前記信号Ｓ５のＨレベル時にのみ
、電池電圧ＶＢが第３のコンデンサＣ３に印加される。
第３のコンデンサＣ３が所定電圧まで充電せしめられる
と、第７のフリツプフロツプＦＦ７の出力信号Ｓｌｌ即
ちＱ７をトリガ信号としてフリツプフロツプＦＦにおい
て信号Ｓ７が作り出される。第３のアンド回路ＡＮＤ３
において、信号Ｓ７と、信号Ｓ２と、第２２のフリツプ
フロツＡ１しの出力信号Ｓ３即ちＱ２２との間で論理積
をとり第１のストローブパルス即ち信号Ｓ８を出力する
。
レベルであるので、第２３のフリツプフロツプＦＦ２３
の出力信号Ｓ４即ちＱ２３が第１のアンド回路ＡＮＤｌ
を介して変形されることなく第２のアンド回路ＡＮＤ２
に与えられる。第２のアンド回路ＡＮＤ２において、第
２０のフリップフロップＦＦ２Ｏの出力信号Ｓ１即ちＱ
２Ｏと、第２１のフリツプフロツプＦＦ２ｌの出力信号
Ｓ２即ちＱ２ｌと、前記信号Ｓ４との間で論理積をとり
信号Ｓ５を出力する。前記信号Ｓ５のＨレベル時にのみ
、電池電圧ＶＢが第３のコンデンサＣ３に印加される。
第３のコンデンサＣ３が所定電圧まで充電せしめられる
と、第７のフリツプフロツプＦＦ７の出力信号Ｓｌｌ即
ちＱ７をトリガ信号としてフリツプフロツプＦＦにおい
て信号Ｓ７が作り出される。第３のアンド回路ＡＮＤ３
において、信号Ｓ７と、信号Ｓ２と、第２２のフリツプ
フロツＡ１しの出力信号Ｓ３即ちＱ２２との間で論理積
をとり第１のストローブパルス即ち信号Ｓ８を出力する
。
第４のアンド回路ＡＮＤ４において、信号Ｓ７と、信号
Ｓ２と、信号Ｓ３との間で論理積をとり、第２のストロ
ーブパルス即ち信号Ｓ９延いてはＳｌＯを出力する。信
号Ｓ８は、第７のフリツプフロツプＦＦ７の出力信号Ｓ
ｌ，即ちＱ７の立下がり時、延いては第８，第９，第１
０のフリツプフロツプＦＦ８，ＦＦ９，ＦＦｌＯの出力
信号Ｓ，２，Ｓ，３，Ｓｌ４即ちＱ８，Ｑ９，ＱｌＯの
立下がり時に立上がり、充電回路８の出力信号Ｓ６の電
圧レベルが所定値に低下する時点で立下がる。
Ｓ２と、信号Ｓ３との間で論理積をとり、第２のストロ
ーブパルス即ち信号Ｓ９延いてはＳｌＯを出力する。信
号Ｓ８は、第７のフリツプフロツプＦＦ７の出力信号Ｓ
ｌ，即ちＱ７の立下がり時、延いては第８，第９，第１
０のフリツプフロツプＦＦ８，ＦＦ９，ＦＦｌＯの出力
信号Ｓ，２，Ｓ，３，Ｓｌ４即ちＱ８，Ｑ９，ＱｌＯの
立下がり時に立上がり、充電回路８の出力信号Ｓ６の電
圧レベルが所定値に低下する時点で立下がる。
従つて、信号Ｓ８のＨレベル期間中に、第７のフリツプ
フロツブＦＦ７から後続のフリツプフロツプに伝達せし
められるパルス数を知るには、信号Ｓ８の立下がり時点
における第８，第９，第１０のフリップフロップＦＦ８
，ＦＦ９，ＦＦｌＯの出力信号Ｓｌ２，Ｓｌ３，Ｓｌ４
の状態を知ればよいので、信号Ｓ８の立下がり時点にお
ける信号Ｓｌ２，Ｓｌ３，Ｓｌ４の状態を記憶回路Ｌｌ
，Ｌ２，Ｌ３に記憶せしめ、信号Ｓｌ５，Ｓ，６・Ｓｌ
７即ちＱ８＋・Ｑ９Ｆ″，Ｑｌｒとして減算回路１２へ
入力する。一方、信号Ｓ９即ちＳｌＯも、信号Ｓ８と同
様に、第７のフリツプフロツプＦＦ７の出力信号Ｓｌｌ
即ちＱ７の立下がり時、延いては第８，第９、第１０の
フリツプフロツプＦＦ８，ＦＦ９，ＦＦｌＯの出力信号
Ｓｌ２，Ｓｌ３，Ｓｌ４即ちＱ８・Ｑ９・Ｑｌ●の立下
がり時に立上がり、充電回路８の出力信号Ｓ６の電圧レ
ベルが所定値に低下する時点で立下がる。
フロツブＦＦ７から後続のフリツプフロツプに伝達せし
められるパルス数を知るには、信号Ｓ８の立下がり時点
における第８，第９，第１０のフリップフロップＦＦ８
，ＦＦ９，ＦＦｌＯの出力信号Ｓｌ２，Ｓｌ３，Ｓｌ４
の状態を知ればよいので、信号Ｓ８の立下がり時点にお
ける信号Ｓｌ２，Ｓｌ３，Ｓｌ４の状態を記憶回路Ｌｌ
，Ｌ２，Ｌ３に記憶せしめ、信号Ｓｌ５，Ｓ，６・Ｓｌ
７即ちＱ８＋・Ｑ９Ｆ″，Ｑｌｒとして減算回路１２へ
入力する。一方、信号Ｓ９即ちＳｌＯも、信号Ｓ８と同
様に、第７のフリツプフロツプＦＦ７の出力信号Ｓｌｌ
即ちＱ７の立下がり時、延いては第８，第９、第１０の
フリツプフロツプＦＦ８，ＦＦ９，ＦＦｌＯの出力信号
Ｓｌ２，Ｓｌ３，Ｓｌ４即ちＱ８・Ｑ９・Ｑｌ●の立下
がり時に立上がり、充電回路８の出力信号Ｓ６の電圧レ
ベルが所定値に低下する時点で立下がる。
従つて信号Ｓ９のＨレベル期間中に、第７のフリツプフ
ロツプＦＦ７から後続のフリツプフロツブに伝達せしめ
られるパルス数を知るには、信号Ｓ９の立下がり時点に
おける第８，第９，第１０のフリツプフロツプＦＦ８，
ＦＦ９，ＦＦｌＯの出力信号Ｓｌ２，Ｓｌ３，Ｓｌ４の
状態を知ればよいので、信号Ｓ９の立下がり時点におけ
る信号Ｓｌ２９Ｓｌ３，Ｓｌ４の状態を、上述と同様に
減算回路１２に信号Ｑ８＋＋，Ｑ，＋ＴＱｌＯ＋＋とし
て入力する。減算回路１２においては、信号Ｓ８に対応
する信号Ｑ８＋・Ｑ９七ＱｌＯ＋と信号Ｓ９に対応する
信号Ｑ８＋＋，Ｑ９＋＋・ＱｌＯ＋＋との間の差を求め
、出力信号Ｓｌ８，Ｓｌ，，Ｓ２Ｏ即ちＳＱｌ，ＳＱ２
，ＳＱ３を出力する。ここにおいて、信号Ｓ９のＨレベ
ル期間中は、抵抗Ｒ３，Ｒ４及びトランスミツシヨンゲ
ートＴＧ２を介して電流１が流れ、分周回路２等にＢ−
１Ｒ３の電圧ＤＤが印加せしめられるので、電池電圧が
充分に高い期間中は、出力信号Ｓｌ８，Ｓｌ９，Ｓ２Ｏ
の示す値は大きい。
ロツプＦＦ７から後続のフリツプフロツブに伝達せしめ
られるパルス数を知るには、信号Ｓ９の立下がり時点に
おける第８，第９，第１０のフリツプフロツプＦＦ８，
ＦＦ９，ＦＦｌＯの出力信号Ｓｌ２，Ｓｌ３，Ｓｌ４の
状態を知ればよいので、信号Ｓ９の立下がり時点におけ
る信号Ｓｌ２９Ｓｌ３，Ｓｌ４の状態を、上述と同様に
減算回路１２に信号Ｑ８＋＋，Ｑ，＋ＴＱｌＯ＋＋とし
て入力する。減算回路１２においては、信号Ｓ８に対応
する信号Ｑ８＋・Ｑ９七ＱｌＯ＋と信号Ｓ９に対応する
信号Ｑ８＋＋，Ｑ９＋＋・ＱｌＯ＋＋との間の差を求め
、出力信号Ｓｌ８，Ｓｌ，，Ｓ２Ｏ即ちＳＱｌ，ＳＱ２
，ＳＱ３を出力する。ここにおいて、信号Ｓ９のＨレベ
ル期間中は、抵抗Ｒ３，Ｒ４及びトランスミツシヨンゲ
ートＴＧ２を介して電流１が流れ、分周回路２等にＢ−
１Ｒ３の電圧ＤＤが印加せしめられるので、電池電圧が
充分に高い期間中は、出力信号Ｓｌ８，Ｓｌ９，Ｓ２Ｏ
の示す値は大きい。
本発明においては、前記出力信号Ｓｌ８，Ｓｌ９，Ｓ２
Ｏの示す値が１乃至０となる期間に電池の取替を行ない
得るよう、検知動作を中止し、所定の表示を外部に出す
。即ち、信号Ｓｌ８，Ｓｌ，，Ｓ２Ｏの間で、論理和及
び否定的論理積を夫々オア回路０Ｒ１及びナンド回路Ｎ
ＡＮＤｌにおいてとり、出力信号Ｓ２ｌ，Ｓ２２３３を
出力する。
Ｏの示す値が１乃至０となる期間に電池の取替を行ない
得るよう、検知動作を中止し、所定の表示を外部に出す
。即ち、信号Ｓｌ８，Ｓｌ，，Ｓ２Ｏの間で、論理和及
び否定的論理積を夫々オア回路０Ｒ１及びナンド回路Ｎ
ＡＮＤｌにおいてとり、出力信号Ｓ２ｌ，Ｓ２２３３を
出力する。
信号Ｓｌ８，Ｓｌ９，Ｓ２Ｏの間で、論理和をオア回路
０Ｒ２においてとり、出力信号Ｓ２３を出力する。信号
Ｓ２ｌ，Ｓ２２，Ｓ２３の間で否定的論理積をナンド回
路ＮＡＮＤ２においてとり、出力信号″Ｓ２４を出力す
る。信号Ｓ２４のレベルは、信（号Ｓ２ｌ・Ｓ２２，Ｓ
２３の示す値が、２乃至６の場合Ｌレベルで、Ｏ及び１
の場合Ｈレベルである。信号Ｓ２４がＬレベルの場合、
第２の記憶回路１４の出力信号Ｓ２５はＬレベルであり
、後続の表示回路６は動作せしめられることなく、上述
の検知動作を再度反復する。一方、信号Ｓ２４がＨレベ
ルの場合、第２の記憶回路１４の出力信号Ｓ２５はＨレ
ベルであり、検知動作を停止し、後続の表示回路６は動
作せしめる。これに伴ない、表示器１９により電池取替
を要することを知り得、電池取替を行なえばよい。上述
のように、本発明の水晶時計用電池取替催促表示回路は
、分周回路に印加せしめられる電源電圧を低下せしめた
場合と、低下せしめない場合とにおける、前記分周回路
の所定位置を所定期間中に通過するパルス数の差を自動
的に検出し、表示回路を動作せしめるので、イ）無調整
で使用できる ロ）高精度に電池取替催促表示を行なうことができる等
の効果を奏する。
０Ｒ２においてとり、出力信号Ｓ２３を出力する。信号
Ｓ２ｌ，Ｓ２２，Ｓ２３の間で否定的論理積をナンド回
路ＮＡＮＤ２においてとり、出力信号″Ｓ２４を出力す
る。信号Ｓ２４のレベルは、信（号Ｓ２ｌ・Ｓ２２，Ｓ
２３の示す値が、２乃至６の場合Ｌレベルで、Ｏ及び１
の場合Ｈレベルである。信号Ｓ２４がＬレベルの場合、
第２の記憶回路１４の出力信号Ｓ２５はＬレベルであり
、後続の表示回路６は動作せしめられることなく、上述
の検知動作を再度反復する。一方、信号Ｓ２４がＨレベ
ルの場合、第２の記憶回路１４の出力信号Ｓ２５はＨレ
ベルであり、検知動作を停止し、後続の表示回路６は動
作せしめる。これに伴ない、表示器１９により電池取替
を要することを知り得、電池取替を行なえばよい。上述
のように、本発明の水晶時計用電池取替催促表示回路は
、分周回路に印加せしめられる電源電圧を低下せしめた
場合と、低下せしめない場合とにおける、前記分周回路
の所定位置を所定期間中に通過するパルス数の差を自動
的に検出し、表示回路を動作せしめるので、イ）無調整
で使用できる ロ）高精度に電池取替催促表示を行なうことができる等
の効果を奏する。
第１図は本発明の基本回路、第２図は本発明の実施例の
プロツク図、第３図は同詳細図、第４図及び第５図は同
動作説明図である。 １・・・・・・水晶発振回路、２・・・・・・分周回路
、３・・・・・・モータ駆動回路、４・・・・・・モー
タ、５・・・・・・検出回路、６・・・・・・表示回路
、７・・・・・・判断回路、８・・・・・・充電回路、
９・・・・・・整形回路、１０，１５・・・・・・スト
ロープパルス発生回路、１１，１４・・・・・・記滝回
路、１２・・・・・・減算回路、１３・・・・・・判別
回路、１６・・・・・・ゲート回路、１７・・・・・・
りセツト回路、１８・・・・・・表示器駆動回路、１９
・・・・・・表示器、Ａ１〜Ａ７・・・・・・インバー
タ、ＡＮＤｌ〜ＡＮＤ４・・・・・・アンド回路、Ｃ１
〜Ｃ４・・・・・・コンデンサ、ＦＦ，ＦＦｌ〜ＦＦ２
３・・・・・・フリツプフロツプ、Ｌ１ゞＬ３゛゜゛゜
０゜記憶回路）ＮＡＮＤｌ〜ＮＡＮＤ６・・・・・・ナ
ンド回路、０Ｒ１，０Ｒ２・・・・・・オア回路、Ｒ１
〜Ｒ５・・・・・・抵抗、ＴＧｌ，ＴＧ２・・・・・・
トランスミツシヨンゲート、Ｔ「・・・・・トランジス
タ、ＸＬ・・・・・・水晶発振器。
プロツク図、第３図は同詳細図、第４図及び第５図は同
動作説明図である。 １・・・・・・水晶発振回路、２・・・・・・分周回路
、３・・・・・・モータ駆動回路、４・・・・・・モー
タ、５・・・・・・検出回路、６・・・・・・表示回路
、７・・・・・・判断回路、８・・・・・・充電回路、
９・・・・・・整形回路、１０，１５・・・・・・スト
ロープパルス発生回路、１１，１４・・・・・・記滝回
路、１２・・・・・・減算回路、１３・・・・・・判別
回路、１６・・・・・・ゲート回路、１７・・・・・・
りセツト回路、１８・・・・・・表示器駆動回路、１９
・・・・・・表示器、Ａ１〜Ａ７・・・・・・インバー
タ、ＡＮＤｌ〜ＡＮＤ４・・・・・・アンド回路、Ｃ１
〜Ｃ４・・・・・・コンデンサ、ＦＦ，ＦＦｌ〜ＦＦ２
３・・・・・・フリツプフロツプ、Ｌ１ゞＬ３゛゜゛゜
０゜記憶回路）ＮＡＮＤｌ〜ＮＡＮＤ６・・・・・・ナ
ンド回路、０Ｒ１，０Ｒ２・・・・・・オア回路、Ｒ１
〜Ｒ５・・・・・・抵抗、ＴＧｌ，ＴＧ２・・・・・・
トランスミツシヨンゲート、Ｔ「・・・・・トランジス
タ、ＸＬ・・・・・・水晶発振器。
Claims (1)
- 【特許請求の範囲】 １ 水晶発振回路の出力信号を分周回路において分周し
、前記分周回路の出力信号によりモータ駆動回路を介し
てモータを駆動し後続の時計機構を動作せしめる水晶時
計において、分周回路に印加せしめられる電圧を変化さ
せ、前記電圧変化の前後において前記分周回路の所定位
置を所定期間中に通過するパルス数の差を自動的に検出
し、前記差が僅少の場合にのみ表示回路により電池の取
替催促表示してなることを特徴とする水晶時計用電池取
替催促表示回路。 ２ 分周回路の動作に応じて充電回路に電池電圧を印加
充電し、分周回路の所定位置を通過するパルスを整形回
路のトリガ信号として用いて前記充電電圧からストロー
ブパルス発生回路の駆動信号を作り、前記駆動信号によ
り第１、第２のストローブパルス発生回路から第１、第
２のストローブパルスを発生せしめ、前記第１のストロ
ーブパルスのＨレベル期間中に、前記電池電圧を前記分
周回路に印加して前記分周回路の所定位置を通過するパ
ルス数を検出し、前記第２のストローブパルスのＨレベ
ル期間中に前記電池電圧を分圧した電圧を前記分周回路
に印加して前記分周回路の所定位置を通過するパルス数
を検出し、前記第１、第２のストローブパルスに夫々応
じた前記パルス数の差を求め、前記差が１又は０の場合
に表示回路を動作せしめてなることを特徴とする上記特
許請求の範囲第１項記載の水晶時計用電池取替催促表示
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51124276A JPS5917793B2 (ja) | 1976-10-15 | 1976-10-15 | 水晶時計用電池取替催促表示回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51124276A JPS5917793B2 (ja) | 1976-10-15 | 1976-10-15 | 水晶時計用電池取替催促表示回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5348783A JPS5348783A (en) | 1978-05-02 |
| JPS5917793B2 true JPS5917793B2 (ja) | 1984-04-23 |
Family
ID=14881323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51124276A Expired JPS5917793B2 (ja) | 1976-10-15 | 1976-10-15 | 水晶時計用電池取替催促表示回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5917793B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6245017Y2 (ja) * | 1985-07-22 | 1987-11-30 | ||
| JPS6389989U (ja) * | 1986-11-27 | 1988-06-10 |
-
1976
- 1976-10-15 JP JP51124276A patent/JPS5917793B2/ja not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6245017Y2 (ja) * | 1985-07-22 | 1987-11-30 | ||
| JPS6389989U (ja) * | 1986-11-27 | 1988-06-10 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5348783A (en) | 1978-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3859512A (en) | Rate meter | |
| JPS5917793B2 (ja) | 水晶時計用電池取替催促表示回路 | |
| US4686390A (en) | Digital peak-hold circuit | |
| US4095410A (en) | Alarm electronic timepiece | |
| JPS62222183A (ja) | 指針表示式電子時計 | |
| US4247932A (en) | Electronic timepiece | |
| US3842586A (en) | Crystal electronic timepiece | |
| JPH0498769A (ja) | 充電池パック | |
| JPS55157731A (en) | Strobe device | |
| JPS6048025A (ja) | バッテリチェック方式 | |
| JPS6060886A (ja) | 電気シエ−バ | |
| SU659978A1 (ru) | Электронно-счетный частотомер | |
| JPS5619475A (en) | Electronic timepiece with battery life display | |
| SU744387A1 (ru) | Устройство дл измерени характеристических напр жений туннельных диодов | |
| JPS6122785B2 (ja) | ||
| SU1550471A1 (ru) | Измеритель временных интервалов | |
| GB1525657A (en) | Photographic exposure meter | |
| JPS603562A (ja) | 商用電源周波数判別装置 | |
| SU556325A1 (ru) | Устройство дл измерени непрерывных физических величин | |
| SU951681A1 (ru) | Устройство задержки импульсов | |
| SU464841A1 (ru) | Ваттметровый преобразователь счетчика электрической энергии | |
| JPS5917901B2 (ja) | オ−バ−フロ−ケンシユツキオクカイロ | |
| JPS6210715Y2 (ja) | ||
| JPS6349949Y2 (ja) | ||
| JPS59185569A (ja) | 溶接用電源装置 |