JPS59173853A - Testing device - Google Patents

Testing device

Info

Publication number
JPS59173853A
JPS59173853A JP58048185A JP4818583A JPS59173853A JP S59173853 A JPS59173853 A JP S59173853A JP 58048185 A JP58048185 A JP 58048185A JP 4818583 A JP4818583 A JP 4818583A JP S59173853 A JPS59173853 A JP S59173853A
Authority
JP
Japan
Prior art keywords
check
diagnostic program
data
signal data
normal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58048185A
Other languages
Japanese (ja)
Inventor
Akira Oota
明 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Hokushin Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Hokushin Electric Corp filed Critical Yokogawa Hokushin Electric Corp
Priority to JP58048185A priority Critical patent/JPS59173853A/en
Publication of JPS59173853A publication Critical patent/JPS59173853A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing

Abstract

PURPOSE:To enable correct and quick inputting of normal time signal data by commanding writing of normal time signal data used to judge the propriety in each checking step in a memory by utilizing the diagnostic program itself. CONSTITUTION:After completion of inputting of the diagnostic program in a memory MEM, the testing device is connected to a normal device to be tested, and a switch SW is connected to a data taking mode side. In the data taking mode, a microprocessor CPU reads out the diagnostic program, and performs the display of checking position and the generation of controlling output to the first check step. The signal taken in through the program PRO is written in the diagnostic program as normal time signal data in the check step.

Description

【発明の詳細な説明】 本発明゛は、マイクロプロセッサを使用した機器におい
て、マイクロプロセッサにより制御される周辺回路の故
障の状態を診断する試験装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a test device for diagnosing a failure state of a peripheral circuit controlled by a microprocessor in a device using a microprocessor.

一般に、この種の試験装置は、被試@機器に使用された
マイクロプロセッサの代りに機器内につなぎ込まれ、マ
イクロプロセッサに代って一連のチェック用の制御出力
を発生するとともに、この制御出力に対応した周辺回路
の信号状態を予め記憶された正常時の信号データと比較
することによりチェックし、その周辺回路における故障
の有無を検出するようにしたものである。すなわち、試
験装置は各チェックステップについて、チェック箇所の
信号をプローブなどを介して自動的に取り込み、その信
号状態を正常値と比較することにより良否の判断を行な
う。このため、作業員は試験装置の指示に従ってプロー
ブを101次指定された位置に当てて行くだけで、周辺
回路における故障箇所を簡単に発見することができる。
Generally, this type of test equipment is plugged into the device in place of the microprocessor used in the device under test, and generates a series of check control outputs in place of the microprocessor, and The signal state of the peripheral circuit corresponding to the circuit is checked by comparing it with pre-stored normal signal data, and the presence or absence of a failure in the peripheral circuit is detected. That is, for each check step, the test device automatically captures the signal at the check point via a probe or the like, and compares the signal state with a normal value to determine pass/fail. Therefore, a worker can easily find a fault location in a peripheral circuit simply by applying the probe to the 101st designated position according to the instructions of the test device.

ここで、比較を行なうための信号データは、診断プログ
ラムの各チェックステップの一部に記憶されている。
Here, signal data for comparison is stored in a part of each check step of the diagnostic program.

しかしながら、上記のような試験装置において、診断プ
ログラムの各チェックステップに対する正常時の信号デ
ータは、診断プログラムが完成した後に回路図などをも
とにして連成入力されるものであり、1ステツプずつデ
ータを入力しなければならないので、入力作業が面倒で
あるとともに、信号データの入力ミス等を生じてしまう
ことがある。
However, in the above-mentioned test equipment, the normal signal data for each check step of the diagnostic program is coupled and inputted based on the circuit diagram after the diagnostic program is completed, and is input for each check step at a time. Since data must be input, the input work is troublesome and errors in inputting signal data may occur.

本発明は、上記のような従来装置の欠点をなくし、比較
用の信号データを正確にしかも早く入力することができ
る試験装置を簡単な構成により実現することを目的とし
たものである。
SUMMARY OF THE INVENTION An object of the present invention is to eliminate the above-mentioned drawbacks of the conventional apparatus and to realize a test apparatus with a simple configuration that can input signal data for comparison accurately and quickly.

本発明の試験装置は、診断プログラムに従ってチェック
動作を行なう試験装置において、この診断プログラムを
利用して各チェックステップにおける正常時の信号デー
タを取り込むようにしたもので、本試験装置を正常な被
試験装置につなぎ込み°、動作モードをデータ取込みモ
ードとすることにより、診断プログラムの各チェックス
テップに従ってチェック箇所を表示し、そのチェック箇
所に応じた制御出力を発生するとともに、この時にチェ
ック箇所に現われた信号をそのチェックステップにおけ
る正常時の信号データとして取り込み、記憶するように
したものである。
The test device of the present invention is a test device that performs check operations according to a diagnostic program, and uses this diagnostic program to capture normal signal data at each check step. By connecting the device to the device and setting the operation mode to data acquisition mode, it displays the check points according to each check step of the diagnostic program, generates control output according to the check points, and displays the information that appears at the check point at this time. The signal is captured and stored as normal signal data in the check step.

以下、図面を用いて本発明の試験装置を説明する。Hereinafter, the test apparatus of the present invention will be explained using the drawings.

第1図は本発明の試験装置の一実施例を示す構成図であ
る。図において、CPt1は試験装置全体の動作を制御
するマイクロプロセッサ、MEMは診断プログラムおよ
び正常時の信号データを記憶するメモリ、DISは診断
プログラムにおける表示データを表示し、プローブを当
てるべき箇所を指示する表示部、SWは動作モードを切
り換えるスイッチ、RUCはチ″ニック用の制御出力を
一時保持するラッチ、OUTはこの制御出力を送出する
出力端子、INは制御出力に対応した信号状態を取り込
む入力端子、PROはプローブである。ここで、周辺回
路は一般にICを中心として構成されており、表示部D
ISの表示にはICの番号が利用されている。
FIG. 1 is a configuration diagram showing an embodiment of the testing apparatus of the present invention. In the figure, CPt1 is a microprocessor that controls the operation of the entire test equipment, MEM is a memory that stores a diagnostic program and signal data during normal operation, and DIS displays display data in the diagnostic program and instructs where to apply the probe. In the display section, SW is a switch that changes the operating mode, RUC is a latch that temporarily holds the control output for the chinchic, OUT is an output terminal that sends out this control output, and IN is an input terminal that takes in the signal state corresponding to the control output. , PRO is a probe. Here, the peripheral circuit is generally configured mainly around an IC, and the display section D
The IC number is used to display the IS.

このように構成された本発明の試験装置において、通常
の試験モードはスイッチSWを試@モード側に接続する
ことにより設定され、診断プログラムに記憶され゛た手
順に従ってチェックが進められる。例えば、診断プログ
ラムが1番のICからl1flにチェックして行くもの
であるとすると、最初のチェックステップには表示デー
タとして”U−I  P−10″1 の如きデータが記憶されている。これは、[1番のIC
において、10番目のピンにプローブPROを尚てよ]
という指示であり、マイクロプロセッサCPUはこのデ
ータを表示部DISに表示した後、そのチェックステッ
プにおける出力信号データを読み出し、これに応じた出
力信号をラッチRUCを介して出力する。また、これと
同時に、プローブPROを介して1番目のICにおける
信号の状態を取り込み、了めメモリMEMに記憶された
正常時の信号データと比較して、その良否を判断すると
ともば、この判断結果に応じて次のステップにプログラ
ムを進める。
In the test apparatus of the present invention configured as described above, the normal test mode is set by connecting the switch SW to the test@mode side, and the check is performed according to the procedure stored in the diagnostic program. For example, if the diagnostic program is to check from IC No. 1 to l1fl, data such as "U-I P-10"1 is stored as display data in the first check step. This is [No. 1 IC
Attach the probe PRO to the 10th pin]
After displaying this data on the display section DIS, the microprocessor CPU reads out the output signal data in the check step and outputs an output signal corresponding to this data via the latch RUC. At the same time, the state of the signal in the first IC is captured via the probe PRO and compared with the normal signal data stored in the termination memory MEM to determine whether it is good or bad. Depending on the results, advance the program to the next step.

すなわち、上記の1番目のICに対する総合的なチェッ
クの結果、このICが正常であれば、チェックのステッ
プを2番目のICに対するものに進め、もし正常でなけ
れば、1番目のICに対するさらに細かいチェックを行
なう。
In other words, as a result of the comprehensive check for the first IC, if this IC is normal, proceed to the check step for the second IC, and if it is not normal, perform a more detailed check for the first IC. Check.

さて、このように動作する試験装置ゆおいて、正常時の
信号データの書込みは次のようにして行なわれる。メモ
リMEMに対して診断プログラムの入力が終了した後、
本試験装置を正常な被試験装置に接続するとともに、ス
イッチSWをデータ取込みモード側に接続する。データ
取込みモードにおいて、マイクロプロセッサCPUは先
ず前記した試験モードと同様に診断プログラムを読み出
し、最初のチェックステップに対してチェック箇所の表
示および制御出力の発生を行なう。ここで、前記した試
験モードと興なるところは、プローブPROを介して取
り込んだ信号をそのチェックステップにおける正常時の
信号データとして診断プログラム内に書き込むことであ
る。
Now, in a test apparatus operating in this manner, writing of signal data during normal operation is performed as follows. After inputting the diagnostic program to the memory MEM,
Connect this test device to a normal device under test, and connect switch SW to the data acquisition mode side. In the data acquisition mode, the microprocessor CPU first reads out the diagnostic program in the same way as in the test mode described above, and displays the check points and generates a control output for the first check step. Here, the difference from the test mode described above is that the signal taken in via the probe PRO is written into the diagnostic program as normal signal data in the check step.

このように、各チェックステップにおいて使用する正常
時の信号データをその診断プログラム自身を利用して取
り込むようにすると、各チェックステップに対して取り
込むべき信号の位置が表示部DISに逐次表示されるの
で、表示@lIDl5の表示に従ってプローブPRO’
を当てるだけで、正常時の信号データを簡単に、しかも
正確に取り込むことができる。
In this way, if the normal signal data used in each check step is imported using the diagnostic program itself, the position of the signal to be imported for each check step will be sequentially displayed on the display section DIS. , Probe PRO' according to the display @lIDl5
By simply hitting the button, you can easily and accurately capture signal data during normal operation.

第2図は本発明の試験装置の他の宴施例を示す構成図で
ある。図において、前記第1図と同様のものは同一符号
を付して示す。CPU2は被試験装置に使用されていた
マイクロプロセッサである。図に示す試験装置は、マイ
クロプロセッサCPUにお゛ける入出力の一蔀に被試験
装置で使用されていたマイクロプロセッサCI’tJ2
を挿入し、診断プログラムの解釈、実行をマイクロプロ
セッサCPUで行なうとともに、制御出力の発生を被試
験装置に適合したマイクロプロセッサCPU2により行
なうよう・にしたものである。
FIG. 2 is a block diagram showing another embodiment of the testing device of the present invention. In the figure, the same parts as in FIG. 1 are designated by the same reference numerals. CPU2 is a microprocessor used in the device under test. The test equipment shown in the figure is a microprocessor CI'tJ2 used in the equipment under test for one input/output of the microprocessor CPU.
The diagnostic program is interpreted and executed by the microprocessor CPU, and the control output is generated by the microprocessor CPU 2 that is compatible with the device under test.

このようにすると、被試験装置に適合したマイクロプロ
セッサCPU2によりその被試験装置に香った制御出力
を発生することができるので、異なるマイクロプロセッ
サを使用した機器に対しても共通の診断プログラムを使
用することができる。
In this way, the microprocessor CPU2 compatible with the device under test can generate control outputs tailored to the device under test, so a common diagnostic program can be used even for devices using different microprocessors. can do.

なお、上記の説明では、チェック箇所を指示するために
ICの番号を使用した場合を例示したが、この表示はI
Cの番号に限られるものではなく、プリント板に表示さ
れた記号などを使用すれば、ドキュメントなどを参照す
ることなく、チェック箇所を捜し出すことができる。
In addition, in the above explanation, the case where the IC number was used to indicate the check location was exemplified, but this display is
The check location is not limited to the number C, but by using a symbol displayed on the printed board, etc., it is possible to find the check point without referring to a document or the like.

Claims (1)

【特許請求の範囲】[Claims] 複数のチェックステップが任意に組み合わされた診断プ
ログラムに従ってチェック動作を行ない各チェックステ
ップについてチェック箇所を示す表示データを表示する
とともにそのチェック箇所に対するチェーツク用の出力
信号を発生してこの時にチェック箇所に現れる信号を取
り込み了め記憶しいる正常時の信号データと比較するこ
とにより良否の判断を行なうようにした試験装置におい
て、動作モードの一つにデータ取込みモードを設けこの
データ取′込みモードでは本装置を正常な被試験装置に
接続し、診断プログラム中の各チェックステップについ
て表示データを表示するとともにそのチェック箇所に応
じたチェック用の出力信号を発生しこの時チェック箇所
に現われる信号を取り込みこれを当該チェックステップ
における正常時の信号データとして記憶するようにして
なる試験装置。
A check operation is performed according to a diagnostic program in which a plurality of check steps are arbitrarily combined, and display data indicating a check point is displayed for each check step, and an output signal for checking is generated for the check point and appears at the check point at this time. In a test device that is designed to judge pass/fail by comparing signals with normal signal data that has been captured and stored, one of the operating modes is a data capture mode, and in this data capture mode, Connect this device to a normal device under test, display the display data for each check step in the diagnostic program, generate check output signals corresponding to the check points, and capture the signals that appear at the check points. A test device configured to store the signal data as normal signal data in the check step.
JP58048185A 1983-03-23 1983-03-23 Testing device Pending JPS59173853A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58048185A JPS59173853A (en) 1983-03-23 1983-03-23 Testing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58048185A JPS59173853A (en) 1983-03-23 1983-03-23 Testing device

Publications (1)

Publication Number Publication Date
JPS59173853A true JPS59173853A (en) 1984-10-02

Family

ID=12796321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58048185A Pending JPS59173853A (en) 1983-03-23 1983-03-23 Testing device

Country Status (1)

Country Link
JP (1) JPS59173853A (en)

Similar Documents

Publication Publication Date Title
US4763066A (en) Automatic test equipment for integrated circuits
JPS6120816B2 (en)
JPH0314033A (en) Inspection system for microprocessor comparison checking function
US4703482A (en) Universal apparatus for detecting faults in microprocessor systems
JPS59173853A (en) Testing device
JPH0145034B2 (en)
JPH02189476A (en) Measuring method for electronic circuit
JP4035396B2 (en) Semiconductor test apparatus and test method
JPS63281597A (en) Function checking system for distributed control system
JPH0437954B2 (en)
JPH08178278A (en) Repairing method and repair supporting apparatus for gas apparatus or the like
JP3238902B2 (en) Water heater failure diagnosis system
JPH0450777A (en) Fault factor analytic checker for electronic euipment
JPS59173852A (en) Testing device
JP2765096B2 (en) Apparatus and method for diagnosing connection quality of electrical connector
KR100250597B1 (en) Method for testing function of computer and apparatus thereof
JPH02189477A (en) Preparation of measurement specification for electronic circuit
JPH0224583A (en) Measuring apparatus of semiconductor
JP4197756B2 (en) How to display the quality of the shuttle dial
KR100293559B1 (en) Method for automatically searching error of component in automatic test apparatus
JPS6363068B2 (en)
JPH0326459Y2 (en)
JP3227816B2 (en) Testing equipment for boards mounted on central processing units
JPH0755602Y2 (en) Control unit inspection device
JP2920561B2 (en) Test method for one-chip microcomputer