JPS59170965A - Data processing system - Google Patents

Data processing system

Info

Publication number
JPS59170965A
JPS59170965A JP4428883A JP4428883A JPS59170965A JP S59170965 A JPS59170965 A JP S59170965A JP 4428883 A JP4428883 A JP 4428883A JP 4428883 A JP4428883 A JP 4428883A JP S59170965 A JPS59170965 A JP S59170965A
Authority
JP
Japan
Prior art keywords
data
cassette
memory
register
control data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4428883A
Other languages
Japanese (ja)
Inventor
Teruo Inoue
輝雄 井上
Kazuyoshi Haruhara
春原 一義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP4428883A priority Critical patent/JPS59170965A/en
Publication of JPS59170965A publication Critical patent/JPS59170965A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06QINFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q99/00Subject matter not provided for in other groups of this subclass

Landscapes

  • Business, Economics & Management (AREA)
  • Physics & Mathematics (AREA)
  • General Business, Economics & Management (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Cash Registers Or Receiving Machines (AREA)

Abstract

PURPOSE:To process data in a memory automatically on the basis of control data by storing the control data to be set up previously in a data cassette and only charging the data cassette to a device body. CONSTITUTION:Check data M1, control data M2, individual kind data M3, and detailed data are stored in a memory 32 of the data cassette 3. Areas for a usable person on duty, data, time, store No., etc. are formed in the data M1, areas for totalization, setting transfer, etc. which are using purposes of the cassette are formed in the data M2, and areas for each section, group and person on duty are formed in the data M3. When the cassette 3 is to be charged into the body 1, check data are read out at first to be checked with each data in the body 1, and if no error is detected, control data are read out and corresponding processing such as totalization and setting is successively executed in accordance with the control data and displayed on a display part 15 in accordance with each processing.

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、データカセットと、このデータカセットが
着脱自在に装着される本体装置との間で所定の演算処理
を実行するデータ処理方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a data processing method for executing predetermined arithmetic processing between a data cassette and a main unit to which the data cassette is detachably attached.

〔従来技術〕[Prior art]

近年、電子レジスタは、データカセットが着脱自在に装
置されるようになっている。この場合1その装着によっ
てデータカセットとレジスタ本体との間では、「増設」
、「集計−1、「転送」等の処理が実行される。すなわ
ぢ、「増設」は、レジスタ本体のメモリ容量を増やすた
めにデータカセット内のメモリを使用する方法、「集計
」は、レジスタ本体内のメモリに記憶されている売上デ
ータをデータの種別にデータカ七ソトヘ累計させる方法
、「転送」は、レジスタ本体内の売上データを種別にデ
ータカセットへ転送させる方法である。
In recent years, electronic registers have come to be equipped with removable data cassettes. In this case 1. Due to its installation, there is no "expansion" between the data cassette and the register body.
, "Total-1", "Transfer", etc. are executed. In other words, "expansion" is a method of using the memory in the data cassette to increase the memory capacity of the register body, and "aggregation" is a method of dividing the sales data stored in the memory of the register body into data types. The "transfer" method of accumulating data to a separate storage register is a method of transferring sales data in the register body to data cassettes by type.

〔従来技術の問題点〕[Problems with conventional technology]

しかしながら、この種のものは、データの種別が多くな
るに従ってデータカセットの数も必然的に多くなり、デ
ータカセットの管理が煩雑となる。
However, in this type of device, as the types of data increase, the number of data cassettes inevitably increases, making management of the data cassettes complicated.

すなわち、データカセットの数が多くなると、どのデー
タカセットにどのような種別のデータが記憶されている
かを把握することが困難となる。この結果、誤った種別
のデータをデータ力セットヘ転送してしまう危険性があ
った。
That is, as the number of data cassettes increases, it becomes difficult to grasp which data cassette stores what type of data. As a result, there was a risk that data of the wrong type would be transferred to the data set.

また、レジスタ本体からデータカセットへの集計は、明
細精算、FLU(商品登録)別精n〜時間帯別精算、期
間別精算を行うことにより自動的にデータカセット内に
集計されるが、これらの精算を行うには、その都度、各
々の精算に対応して夫々異なる所定のキー操作を必要と
するため、オペレータに負担をかげていた。
In addition, the totals from the register itself to the data cassette are automatically totaled in the data cassette by performing detailed settlement, FLU (product registration)-by-time period, and period-by-period settlement. Each time a payment is made, a different predetermined key operation is required for each payment, which places a burden on the operator.

〔発明の目的〕[Purpose of the invention]

この発明は、上述した事情を背景になされたもので、そ
の目的とするところは、データカセント内のデータがど
のような種別のデータであるかを把握しておかなくても
、データカセントを装着すれば、その内容に応じた処理
が自動的に実行され、データカセットの管理が不要とな
ると共に、確実な処理が可能となり、かつキー操作によ
るオペレータの負担を軽減するようにしたデータ処理方
式を提供することにある。
This invention was made against the background of the above-mentioned circumstances, and its purpose is to create a data drawer without knowing what type of data is in the data drawer. When the data cassette is installed, processing is automatically executed according to the content, eliminating the need to manage data cassettes, ensuring reliable processing, and reducing the burden on the operator due to key operations. The goal is to provide a method.

〔発明の要点〕[Key points of the invention]

この発明は、上述した目的を達成するために、データカ
セットのメモリに予め設定する制御データを記憶させて
おき、データカセントが本体装置に装着された時に、前
記制御データを読み出し、この制御データに従って前記
メモリとの間で所定の演算処理を実行するようにした点
を要旨とするものである。
In order to achieve the above-mentioned object, the present invention stores preset control data in the memory of a data cassette, reads out the control data when the data cassette is attached to the main body, and reads out the control data. The gist of the present invention is that a predetermined arithmetic processing is executed with the memory according to the above.

〔実施例〕〔Example〕

以下、この発明を図面に示す一実施例に基づいて具体的
に説明する。第、1図は1電子レジスタの外観斜視図を
示したもので、レジスタ本体1のスロット2には、デー
タカセット6が着脱自在に装着されるようになっている
。データカセット6の一側部には、液晶表示部4が設け
られている。
Hereinafter, the present invention will be specifically described based on an embodiment shown in the drawings. FIG. 1 shows an external perspective view of an electronic register, in which a data cassette 6 is detachably inserted into a slot 2 of the register body 1. A liquid crystal display section 4 is provided on one side of the data cassette 6.

次に、第2図を参照して回路構成について説明する。レ
ジスタ本体1の入力部11には、置数キー、部門別キー
、グループ別キー等の各種のキーと、担当者を指定する
担当者スイッチ11aと、「登録」、「設定」、「精算
」、「点検」等の各種モードを切換るモードスイッチ1
1b等が備えられているほか、本実施例では、レジスタ
本体1とデータカセット6との間で所定の演算処理を開
始させるデータカセットキーDOが備えられている。
Next, the circuit configuration will be explained with reference to FIG. The input section 11 of the register body 1 includes various keys such as a number key, a department key, a group key, a person in charge switch 11a for specifying a person in charge, and "registration", "setting", and "payment" keys. Mode switch 1 for switching various modes such as , "inspection", etc.
1b, etc., and in this embodiment, a data cassette key DO for starting predetermined arithmetic processing between the register main body 1 and the data cassette 6 is provided.

而して、入力部11から操作キー、操作スイッチに対応
して出力される入力データは、OPU (中央演算処理
回路)12に入力される。0PU12は、予め記憶され
ているマイクロ命令にしたがって各種の動作を制御する
制御部12aと\各種の演算処理を実行する演算部12
bと、データカセット6から読み出された各種のデータ
が書き込まれるA、B、Oレジスタと、X、Y、Zレジ
スタを有する記憶部120と、レジスタ本体1内に設け
られている合計メモリ (後述する)の内容を種別毎に
検索するためのインデックスデータを記憶するDレジス
タと、所定のモードデータを記憶するmレジスタとを有
する構成となっている。
Input data output from the input section 11 in response to the operation keys and operation switches is input to an OPU (central processing unit) 12. The 0PU 12 includes a control unit 12a that controls various operations according to microinstructions stored in advance, and an arithmetic unit 12 that executes various arithmetic processes.
b, A, B, O registers into which various data read from the data cassette 6 are written, a storage unit 120 having X, Y, and Z registers, and a total memory provided in the register body 1 ( (described later) includes a D register that stores index data for searching for each type of content, and an m register that stores predetermined mode data.

一方、データカセット6は、電池61を電源とするもの
で、0PU12との間で端子T1を介してデータの授受
が行なわれるデータカセットメモリ62が設けられてい
る。このデータカセットメモリ62は、第3図に示す内
容を記憶するものである。すなわち、その先頭領域M1
にチェックデータ1次の領域M2に制御データ、更に次
の領域M3に種別データ、そして、この後に、種別毎の
明細データを記憶する構成となっている。而して、上記
領域M1は、使用可能な担当者、日付、時刻、ストアナ
ンバ、マシンナンバを順次記憶するエリアを有している
。また、上記領域1il! 2は、データカセット6の
使用目的である制御データとしての集計、設定、転送、
増設を順次記憶するエリアを有し、上記制御データは全
体として4ビツトデータで、各ビットは、集計、設定、
転送、増設に対応づけられている。また、上記領域M3
は、部門別、グループ別、担当者別、取引別、PLU別
、時間帯別、期間別、部門単価、P L U単価、設定
データを順次記憶するエリアを有し、各エリアには当該
種別を識別するための識別コードを、明細データ内にお
いて、当該種別データが記憶されているアドレス領域を
指定するために、そのアドレス領域の先頭アドレスおよ
び最終アドレスが夫々記憶されている。このように構成
されたデータカセントメモリ62は、上記チェックデー
タ、制御データ、種別データを表示バッファ33を介し
て表示部4に送る。表示バッファ66、表示部4は、表
示制御回路64の出力に応じて制御されるものである。
On the other hand, the data cassette 6 is powered by a battery 61, and is provided with a data cassette memory 62 that exchanges data with the 0PU 12 via a terminal T1. This data cassette memory 62 stores the contents shown in FIG. That is, the leading area M1
First, check data is stored in the first area M2, control data is stored, type data is stored in the next area M3, and after this, detailed data for each type is stored. The area M1 has an area for sequentially storing available personnel, date, time, store number, and machine number. Also, the above area 1il! 2 is the purpose of use of the data cassette 6, which is aggregation, setting, and transfer of control data.
It has an area for sequentially storing expansions, and the above control data is 4-bit data as a whole, and each bit is used for aggregation, setting,
Corresponds to transfer and expansion. In addition, the above area M3
has areas for sequentially storing data by department, group, person in charge, transaction, PLU, time zone, period, department unit price, PLU unit price, and setting data. In order to designate the address area in which the relevant type data is stored, an identification code for identifying the type data is stored in the detailed data, and the start address and the end address of the address area are respectively stored. The data sampling memory 62 configured in this manner sends the check data, control data, and type data to the display section 4 via the display buffer 33. The display buffer 66 and the display section 4 are controlled according to the output of the display control circuit 64.

而して5OPU12は、レジスタ本体1にデータカセッ
ト6が装着されたか否かを検出するために、端子T2に
対して検出信号を出力し、この検出信号がデータカセッ
ト6、端子T3を順次弁して装着信号として入力される
ことによりデータカセット6の装着状態を判断する。ま
た、0PU12には、時計回路16および合計メモリ1
4が夫々相方向に接続されている。これGこより、0P
U12は時計回路16との間でデータの授受を行って時
計回14516内の日付記憶部])ATE、時刻記憶部
OLKから日付データ、時刻データを読み込んだり、合
計メモリ14との間でデータの授受さ行うことにより合
計メモリ14内の売上データを累計する。合計メモリ1
4は、RAM (ランダム・アク′セスーメモリ)によ
って構成され、opty12の制御下で書き込み、読み
出し動作が実行されるもので、データカセットメモリ6
2の上記種別データに対応する種別のメモリ、すなわち
、部門別メモリ14 M 1 、グループ別メモリ14
M2、・・・・・・設定データメモリ14’M10を有
すると共に、その他に、ストアナンバを記憶するメモリ
14Mu、マシンナンバを記憶するメモリ14M12を
有している。
The 5OPU 12 outputs a detection signal to the terminal T2 in order to detect whether the data cassette 6 is attached to the register main body 1, and this detection signal sequentially valves the data cassette 6 and the terminal T3. The mounting state of the data cassette 6 is determined by inputting the data cassette 6 as a mounting signal. In addition, 0PU12 includes a clock circuit 16 and a total memory 1.
4 are connected in phase direction. This is from G, 0P
U12 exchanges data with the clock circuit 16, reads date data and time data from the date storage unit in the clock circuit 14516]) ATE, time storage unit OLK, and exchanges data with the total memory 14. The sales data in the total memory 14 is accumulated by sending and receiving. Total memory 1
4 is composed of RAM (random access memory), and write and read operations are executed under the control of opty12, and data cassette memory 6
Memories of types corresponding to the above type data of No. 2, that is, departmental memory 14 M 1 and group memory 14
M2, . . . has a setting data memory 14'M10, and also has a memory 14Mu for storing a store number and a memory 14M12 for storing a machine number.

また、0PU12は、表示部15に表示データを出力し
、金額等を電気光学的にデジタル表示させる。表示部1
5には、「集計中」、「設定中」、「転送中」、「増設
中」等を対応する処理が実行されている際に点灯表示さ
せるようになっている。
Further, the 0PU 12 outputs display data to the display unit 15, and causes the amount of money, etc. to be digitally displayed electro-optically. Display section 1
5, "Tallying", "Setting", "Transferring", "Expanding", etc. are displayed by lighting when the corresponding process is being executed.

また、σPU12は、印字部16に印字データを出力し
、レシート用紙並びにジャーナル用紙に金額データを印
字させる。
Additionally, the σPU 12 outputs print data to the printing unit 16 to print amount data on receipt paper and journal paper.

次に、上記実施例の動作について説明する。先ず、デー
タカセット6を使用する場合には、レジスタ本体1の電
源を投入する前に、そのスロット2にデータカセット6
を挿入する。この状態において、データカセットキーD
Oを操作すると、第4図の7四−にしたがった動作が実
行される。すなわち、ステップS1では、装着信号の有
無が判断され、無ければ、ステップS2に移行し、エラ
ー表示を行ったのち、データカセットキーDOの入力処
理は、無効とされる。而して、装着信号有りと判断され
ると、次のステップS3に進み、データカセットメモリ
62から先ず最初に、チェックデータが読み出され、A
レジスタに転送される。
Next, the operation of the above embodiment will be explained. First, when using the data cassette 6, insert the data cassette 6 into the slot 2 before turning on the power to the register main body 1.
Insert. In this state, data cassette key D
When O is operated, the operation according to 74- in FIG. 4 is executed. That is, in step S1, it is determined whether there is an attachment signal, and if there is no attachment signal, the process moves to step S2, an error is displayed, and then the input process of the data cassette key DO is invalidated. If it is determined that there is a mounting signal, the process proceeds to the next step S3, where the check data is first read out from the data cassette memory 62, and the A
Transferred to register.

そして、この人レジスタの内容にしたがって次のスステ
ップS5では、データカセット内の担当者、日付、時刻
、ストアNλt1マシンNλ−が本体内の各データと一
致するか否かのチェックが行なわれ、そのいずれか1つ
にエラーが有るか否かの判断が実行され、エラーが有れ
ば、ステップS2の実行に移る。而して、エラーが無け
れば、次のステップ35. S6でデータカセットメモ
リ62からデータを読み出す動作が引き続いて実行され
る。すなわぢ、ステップS5では、制御データ、ステラ
’7’S6では種別データが読み出され、制御データは
Bレジスタ、種別データはCレジスタに転送される。こ
のように読み出した制御データにしたがって、次のステ
ップS7乃至ステップS1oは、制御データの内容が「
集計」、(ステップS7)、「設定」(ステップS8)
、r転送」(ステップ5q)z  「増設」 (ステッ
プ510)であるか否かを順次判断するもので、この場
合の判断は、4ビツト構成の制御データの何れのビット
に“1°がセットされているか否かを判断することによ
り実行され、“l“がセントされているビットに対応す
る処理に移行させる。而して、ステップS7乃至ステッ
プ310が順次実行された結果、「増設」でもなければ
、ステップS2の処理の実行に移る。
Then, in the next step S5, according to the contents of this person register, it is checked whether the person in charge, date, time, store Nλt1 machine Nλ- in the data cassette match each data in the main body, A determination is made as to whether or not there is an error in any one of them, and if there is an error, the process moves to step S2. Then, if there is no error, proceed to the next step 35. The operation of reading data from the data cassette memory 62 is subsequently performed in S6. That is, in step S5, the control data and in Stella '7' S6, the type data are read out, and the control data is transferred to the B register and the type data to the C register. According to the control data read out in this way, the next steps S7 to S1o are performed so that the content of the control data is "
"Tally", (Step S7), "Settings" (Step S8)
, r transfer" (step 5q), z "extension" (step 510). In this case, the judgment is made as to which bit of the 4-bit control data is set to "1°. The process is executed by determining whether or not the bit is marked with "l", and the process moves to the process corresponding to the bit where "l" is marked.Thus, as a result of sequentially executing steps S7 to S310, even if "addition" If not, the process moves to step S2.

また、ステップS7で「ygsJと判断された場合には
、ステップS11乃至ステップS 15の集計処理が順
次実行される。
Further, if it is determined in step S7 that "ygsJ", the aggregation processing in steps S11 to S15 is sequentially executed.

すなわち、ステップS’11では、レジスタ本体1側の
表示部15によって「集計中Jを点灯表示させる。その
後、ステップS12では、レジスタ本体1からデータカ
セット6へ売上データを種別に累計する処理が実行され
る。1なわちS種別に・合計メモリ14の内容とデータ
カセットメモリ62における明細データの内容とを加算
し、その結果データをデータカセットメモリ620当該
種別に対応するアドレス領域に転送し、明細デ・−夕を
累計する。而して、次のステップS13では、合計メモ
リ14の各種別メモリのうち、L述のようにして累計処
理された種別データを記憶するメモリの内容を消去し、
当該メモリの精算処理を実行する。
That is, in step S'11, the display unit 15 on the register main body 1 side lights up and displays "Tallying J". Then, in step S12, a process of accumulating sales data by type from the register main body 1 to the data cassette 6 is executed. 1, that is, the contents of the total memory 14 and the contents of the detailed data in the data cassette memory 62 are added to the S type, the resulting data is transferred to the address area corresponding to the type in the data cassette memory 620, and the detailed data is added to the S type. Then, in the next step S13, the contents of the memory storing the type data cumulatively processed as described in L are erased from among the various types of memories in the total memory 14.
Execute the settlement process for the memory.

この精算処理が終ると、集計表示を消灯(スア゛ノグ5
14)させ、集81’完rマークを印字(ステップ51
5)させる。
When this payment process is completed, the total display will turn off (Scanograph 5
14) and print the collection 81' complete r mark (step 51).
5) Let.

また、上記ステップS8で「Y凡S」と判断された場合
には、ステップS16乃至ステップS19の設定処理が
実行される。すなわち、ステップ51(Sで「設定中」
を点灯表示さぜたのち、ス左ツブS17番こ進む。ここ
では、レジスタ本体10合計メモリ14に、データカセ
ットメモリ62の明細データを種別に設定する処理が実
行される。この設定処理が終ると、設定表示を消灯(ス
テップ518)させ、設定完了マークを印字(ステップ
519)させる。設定完了後にはデータカーしット内の
データは不要となるので、このf−夕牙消去した後Gこ
データカセットを集計用、増設用としてそのまま使用し
てもよい。この場合はデータ力セ−,−1−の制御デー
タを画定のデータに書き換える。
Furthermore, if it is determined in step S8 to be "Y-S", the setting process in steps S16 to S19 is executed. In other words, in step 51 (S is "setting"
After the light is displayed, move forward to step S17 on the left. Here, processing is executed to set the detailed data of the data cassette memory 62 in the register body 10 total memory 14 as the type. When this setting process is completed, the setting display is turned off (step 518), and a setting completion mark is printed (step 519). After the settings are completed, the data in the data cartridge is no longer needed, so after erasing the data, the data cassette may be used as is for tabulation or expansion. In this case, the control data of the data input section -1- is rewritten to the defined data.

また、上記ステップS9で「y E SJと判断された
場合には、ステップ$2【1乃至ステップ32.5の転
送処理が実行される。ずなわら\ステップS2nで1転
送中−Jを点灯表示ざぜたのち、ステー・ブS21&こ
進む。ここでは、レジスタ本体10合計メモリ14に記
憶されているデータを、種別に、−F−タカ七シトメモ
リ62へ転送する処理が実行される。この転送処理が終
ると、転送表示を消灯(ステップ522)させ、転送完
了マークを印字(ステップ523)させる。
In addition, if it is determined in step S9 that "y E SJ", the transfer processing from step $2[1 to step 32.5 is executed. After the display is displayed, the program proceeds to step S21.Here, processing is executed to transfer the data stored in the register body 10 total memory 14 to the -F-Taka7 memory 62 by type.This transfer When the process is completed, the transfer display is turned off (step 522), and a transfer completion mark is printed (step 523).

史Oこ、上記ステップS10で「Y凡SJと判断された
場合には、ステップS24+825の増設処理が実行さ
れる。すなわち、ステップS24で[増設中jを点灯表
示させたのち、ステップS25に進む。ごこでは、増設
モードに設定されると共に、mレジスタの内容にしたが
って合計メモリ14のうち、所定のメモリが指定される
。この場合、mレジスタには一増設すべきメモリを指示
するための7ラグデータが記憶されており、この状態に
おける登録モードでは、mレジスタの内容で指定された
メモリが増設されることになる。
If it is determined in the above step S10 that ``Y or SJ'' is determined, the expansion process in step S24+825 is executed.In other words, in step S24, ``j'' is displayed with lighting, and then the process proceeds to step S25. Here, the expansion mode is set, and a predetermined memory out of the total memory 14 is specified according to the contents of the m register.In this case, the m register has a value for indicating the memory to be expanded. 7 lag data is stored, and in the registration mode in this state, the memory specified by the contents of the m register will be expanded.

なお、上記実施例ではデータカセットキ=DCが操作さ
れた際ら二第4図フローに示す処理を開始させたが、デ
ータカセット装着後の電源ONで処理を開始させてもよ
く、その他上記実施例に限定されず、この発明を逸脱し
ない範囲内において種々変形応用可能である。
In addition, in the above embodiment, when the data cassette key = DC is operated, the process shown in the flowchart in FIG. The present invention is not limited to the examples, and various modifications can be made without departing from the scope of the present invention.

〔発明の効果〕〔Effect of the invention〕

この発明は、以上詳細に説明したように、データカセッ
トのメモリに予め設定する制御データを記憶させておき
、データカセクトが本体装置に装着された時に、前記制
御データを読み出し、この制御データに従って前記メモ
リとの間で所定の演算処理を実行するようにしたから、
データカセットメモリ内のデータがどのような種別のデ
ーターCあるかを把握しておかなくても一データカセッ
トを装着ずれは、それに応じた処理が自動的に実行され
る。したがって蔦データカセットの管理カタ不要となる
と共に、誤った種別のデータを転送してしまうという不
都合を解消することができる0また、自動的Gこ処理さ
れるので、キー操作によるオペレータの負担を軽減ず2
)ことができる。
As explained in detail above, the present invention stores control data set in advance in the memory of a data cassette, reads out the control data when the data cassette is attached to the main unit, and reads out the control data according to the control data. Since the predetermined arithmetic processing is executed with the memory,
Even if one does not know what type of data C is in the data cassette memory, if one data cassette is not installed properly, the corresponding process is automatically executed. Therefore, there is no need to manage the Tsuta data cassette, and the inconvenience of transferring the wrong type of data can be eliminated.In addition, since G is automatically processed, the burden on the operator due to key operations is reduced. Zu2
)be able to.

【図面の簡単な説明】[Brief explanation of the drawing]

図面は、この発明の一実施例を示し、第1図はこの発明
を適用した電子レジスタ本体へデータカセットを装着す
る状態を示した斜視図、第2図はルジスタ本体にデータ
カセットを装着した状態のブロック回路図、第3図は、
データカセットのメモリに記憶される内容を示した図、
第4図は、動作を説明するためのフローチャートである
。 1−・・レジスタ本体、6・・・データカセット、12
・・・CIPU、14・・・合計メモリ、62・・・デ
ータカセットメモリ、DC・・・データカセットキー。
The drawings show one embodiment of the present invention, and FIG. 1 is a perspective view showing a state in which a data cassette is attached to an electronic register body to which the present invention is applied, and FIG. 2 is a state in which a data cassette is attached to a Lugistar body. The block circuit diagram, Figure 3, is
A diagram showing the contents stored in the memory of the data cassette,
FIG. 4 is a flowchart for explaining the operation. 1-...Register body, 6...Data cassette, 12
...CIPU, 14...Total memory, 62...Data cassette memory, DC...Data cassette key.

Claims (1)

【特許請求の範囲】[Claims] 予め設定された制御データを記憶する領域を有すると共
に、その他の各種のデー々を記憶する領域を有するメモ
リを備えたデータカセットと、このデータカセットが着
脱自在に装着され、その装着時に前記制御データを読み
出し、この制御データに従って前記メモリとの間で所定
の演算処理を実行する本体装置とを具備してなるデータ
処理方式。
A data cassette is provided with a memory having an area for storing preset control data and an area for storing various other data, and this data cassette is removably installed, and when it is installed, the control data is A data processing method comprising: a main unit that reads out the control data and executes predetermined arithmetic processing with the memory according to the control data.
JP4428883A 1983-03-18 1983-03-18 Data processing system Pending JPS59170965A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4428883A JPS59170965A (en) 1983-03-18 1983-03-18 Data processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4428883A JPS59170965A (en) 1983-03-18 1983-03-18 Data processing system

Publications (1)

Publication Number Publication Date
JPS59170965A true JPS59170965A (en) 1984-09-27

Family

ID=12687313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4428883A Pending JPS59170965A (en) 1983-03-18 1983-03-18 Data processing system

Country Status (1)

Country Link
JP (1) JPS59170965A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6282455A (en) * 1985-10-07 1987-04-15 Shimizu Constr Co Ltd Workshop management system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6282455A (en) * 1985-10-07 1987-04-15 Shimizu Constr Co Ltd Workshop management system

Similar Documents

Publication Publication Date Title
US4312037A (en) Electronic cash register with single printer for printing receipts and a journal
JPS6013518B2 (en) Electronic register payment method
JPS5827257A (en) Electronic key card
JPS6246904B2 (en)
JPS59170965A (en) Data processing system
JP2977420B2 (en) ID card issuing device and ID card issuing method
JP2713810B2 (en) Electronic cash register
JPS5813940B2 (en) Mode designation device in electronic register
JPH0733256Y2 (en) Copier management device
JPS5839367A (en) Quantity control system
JPS6037642Y2 (en) data terminal
JP2665276B2 (en) Electronic cash register
JP2576042B2 (en) Electronic reading machine with reading time memory function
JPH02112095A (en) Commodity sales data processor
JP2609941B2 (en) Transaction processing equipment
JPH039033Y2 (en)
JPS5853642Y2 (en) Electronic cash register power outage memory
JPS632956Y2 (en)
JPS6349813Y2 (en)
JP2514642Y2 (en) Intelligent card device
JPS5958576A (en) Computer device
JPS5850440Y2 (en) electronic cash register
JPS599340Y2 (en) Automatic ticket vending machine
JPH0710465Y2 (en) Electronic cash register
JPH0248939B2 (en)